集成电路工艺和版图设计参考培训课件
合集下载
专用集成电路设计基础教程(来新泉 西电版)第2章 集成电路的基本制造工艺及版图设计PPT
4
〔3〕 BiCMOS工艺：是一种同时兼容双极和CMOS的工 艺，适用于工作速度和驱动能力要求较高的场合，例如模拟类 型的ASIC。
〔4〕 GaAs工艺：通常用于微波和高频频段的器件制作， 目前不如硅工艺那样成熟。
〔5〕 BCD工艺：即Bipolar+CMOS+DMOS〔高压MOS〕， 一般在IC的控制局部中用CMOS。
第2章 集成电路的基本制造 工艺及版图设计
2.1 集成电路的基本制造工艺 2.2 集成电路的封装工艺 2.3 集成电路版图设计
1
半个多世纪前的1947年贝尔实验室创造了晶体管；1949年 Schockley创造了双极〔Bipolar〕晶体管；1962年仙童公司首家 推出TTL〔Transistor Transistor Logic〕系列器件；1974年 ECL〔Emitter Coupled Logic〕系列问世。双极系列速度快， 但其缺点是功耗大，难以实现大规模集成。
6
2. 深亚微米工艺特点 通常将0.35 μm以下的工艺称为深亚微米〔DSM〕工艺。 目前，国际上0.18 μm工艺已很成熟，0.13 μm工艺也趋成熟。 深亚微米工艺的特点包括： 〔1〕 面积〔Size〕缩小。特征尺寸的减小使得芯片面积 相应减小，集成度随之得到很大提高。例如，采用0.13 μm工 艺生产的ASIC，其芯片尺寸比采用0.18 μm工艺的同类产品 小50％。
除此之外，还有崭露头角的超导〔Superconducting〕工艺 等。
3
1. ASIC主要工艺及选择依据 目前适用于ASIC的工艺主要有下述5种： 〔1〕 CMOS工艺：属单极工艺，主要靠少数载流子工作， 其特点是功耗低、集成度高。 〔2〕 TTL/ECL工艺：属双极工艺，多子和少子均参与导 电，其突出的优点是工作速度快，但是工艺相对复杂。
〔3〕 BiCMOS工艺：是一种同时兼容双极和CMOS的工 艺，适用于工作速度和驱动能力要求较高的场合，例如模拟类 型的ASIC。
〔4〕 GaAs工艺：通常用于微波和高频频段的器件制作， 目前不如硅工艺那样成熟。
〔5〕 BCD工艺：即Bipolar+CMOS+DMOS〔高压MOS〕， 一般在IC的控制局部中用CMOS。
第2章 集成电路的基本制造 工艺及版图设计
2.1 集成电路的基本制造工艺 2.2 集成电路的封装工艺 2.3 集成电路版图设计
1
半个多世纪前的1947年贝尔实验室创造了晶体管；1949年 Schockley创造了双极〔Bipolar〕晶体管；1962年仙童公司首家 推出TTL〔Transistor Transistor Logic〕系列器件；1974年 ECL〔Emitter Coupled Logic〕系列问世。双极系列速度快， 但其缺点是功耗大，难以实现大规模集成。
6
2. 深亚微米工艺特点 通常将0.35 μm以下的工艺称为深亚微米〔DSM〕工艺。 目前，国际上0.18 μm工艺已很成熟，0.13 μm工艺也趋成熟。 深亚微米工艺的特点包括： 〔1〕 面积〔Size〕缩小。特征尺寸的减小使得芯片面积 相应减小，集成度随之得到很大提高。例如，采用0.13 μm工 艺生产的ASIC，其芯片尺寸比采用0.18 μm工艺的同类产品 小50％。
除此之外，还有崭露头角的超导〔Superconducting〕工艺 等。
3
1. ASIC主要工艺及选择依据 目前适用于ASIC的工艺主要有下述5种： 〔1〕 CMOS工艺：属单极工艺，主要靠少数载流子工作， 其特点是功耗低、集成度高。 〔2〕 TTL/ECL工艺：属双极工艺，多子和少子均参与导 电，其突出的优点是工作速度快，但是工艺相对复杂。
集成电路的基本制造工艺PPT培训课件
二氧化硅、氧化铝等是集成电路制造中常用的介质材料，用于隔离不同器件和层间绝缘。
氧化物
氮化硅、氮化硼等是具有高硬度、高熔点和高化学稳定性的介质材料，常用于保护和钝化表面。
氮化物
介质材料
金属材料
铜
铜是目前集成电路中主要的互连材料，具有低电阻、高可靠性等优点。
铝
铝是早期集成电路中常用的互连材料，具有成本低、延展性好等优点。
详细描述
集成电路的发展历程
集成电路的应用领域
总结词：集成电路的应用领域非常广泛，包括通信、计算机、消费电子、工业控制、医疗器械等。随着技术的不断发展，集成电路的应用领域还将不断扩大。
02
集成电路制造工艺流程
前道工艺流程
通过物理或化学气相沉积等方法在衬底上形成薄膜，作为集成电路的基本材料。
利用光刻胶和掩膜板，将设计好的电路图案转移到衬底上。
合金材料
金、银、铂等贵金属和铜、镍等贱金属的合金材料在集成电路制造中也有应用，用于提高器件性能和可靠性。
光刻胶是集成电路制造中最关键的材料之一，用于图形转移和掩膜。
光刻胶
研磨料用于表面处理和研磨，以实现平滑和洁净的表面。
研磨料
其他材料
04
集成电路制造设备与技术
光刻设备
用于将电路图案转移到晶圆片上，包括曝光机和光刻机等。
制造设备
随着集成电路的集成度不断提高，制程技术不断向纳米级别发展，目前已经达到纳米级别。
纳米制程技术
新型材料如碳纳米管、二维材料等在集成电路制造中的应用逐渐增多，为集成电路的发展提供了新的可能性。
新型材料应用
通过将多个芯片堆叠在一起，实现更高速的信号传输和更低的功耗，成为集成电路制造技术的重要发展方向。
集成电路设计3版图设计PPT课件
N阱
P型衬底
24.09.2020 4
硅芯片上的电子世界--电阻
• 电阻：具有稳定的导电能力（半导体、导体）； • 芯片上的电阻：薄膜电阻；
薄膜电阻
宽度：微米
厚度：百纳米 硅片
24.09.2020 5
电阻的版图设计
• 能与CMOS工艺兼容的电阻主要有四种：
• 扩散电阻、多晶硅电阻、阱电阻、MOS电阻
22
硅芯片上的电子世界—晶体管
• 三级管：pnp，npn • 硅芯片上的三极管：
24.09.2020
P+ …N…+. P+
N阱
P型衬底
23
三极管的设计
CMOS工艺下可以做双极晶体管。 以N阱工艺为例说明PNP, NPN如何形成。
（1）多晶硅电阻 最常用，结构简单。在场氧（非薄氧区域）。
多晶硅电阻（poly）
辅助标志层： res_dum
24.09.2020
P型衬底
为什么电阻要做在 场氧区？
6
（2）扩散电阻
在源漏扩散时形成，有N+扩散和P＋扩散电阻。在CMOS N阱 工艺下，N+扩散电阻是做在PSUB上，P＋扩散是在N阱里。
24.09.2020 13
平板电容
辅助标志层： cap_dum
比例电容的版图结构
P型衬底
24.09.2020
C2=8C1
14
平板电容
常见结构：MIM, PIP, MIP；
PIP、MIP结构，传统结构；
MIM结构，使用顶层金属与其下一层金属；
精度好；
下极板与衬底的寄生电容小；
钝化层
第n层金属
MIM 上电级
集成电路CAD设计
P型衬底
24.09.2020 4
硅芯片上的电子世界--电阻
• 电阻：具有稳定的导电能力（半导体、导体）； • 芯片上的电阻：薄膜电阻；
薄膜电阻
宽度：微米
厚度：百纳米 硅片
24.09.2020 5
电阻的版图设计
• 能与CMOS工艺兼容的电阻主要有四种：
• 扩散电阻、多晶硅电阻、阱电阻、MOS电阻
22
硅芯片上的电子世界—晶体管
• 三级管：pnp，npn • 硅芯片上的三极管：
24.09.2020
P+ …N…+. P+
N阱
P型衬底
23
三极管的设计
CMOS工艺下可以做双极晶体管。 以N阱工艺为例说明PNP, NPN如何形成。
（1）多晶硅电阻 最常用，结构简单。在场氧（非薄氧区域）。
多晶硅电阻（poly）
辅助标志层： res_dum
24.09.2020
P型衬底
为什么电阻要做在 场氧区？
6
（2）扩散电阻
在源漏扩散时形成，有N+扩散和P＋扩散电阻。在CMOS N阱 工艺下，N+扩散电阻是做在PSUB上，P＋扩散是在N阱里。
24.09.2020 13
平板电容
辅助标志层： cap_dum
比例电容的版图结构
P型衬底
24.09.2020
C2=8C1
14
平板电容
常见结构：MIM, PIP, MIP；
PIP、MIP结构，传统结构；
MIM结构，使用顶层金属与其下一层金属；
精度好；
下极板与衬底的寄生电容小；
钝化层
第n层金属
MIM 上电级
集成电路CAD设计
集成电路制备工艺培训课件(ppt 30张)
1. 集成电路的基本概念 2. 半导体集成电路的分类 3. 半导体集成电路的几个重要概念
上节课内容 要点
20.02.2019
1
内容概述
双极型集成电路 集 成 电 路
按器件类型分
TTL、ECL I2L等
PMOS NMOS CMOS
按集成度分
BiCMOS集成电路 MOS集成电路 SSI（100以下个等效门） MSI（<103个等效门） LSI （<104个等效门） VLSI（>104个以上等效门）
双极集成电路中元件的隔离
12
§1.1.2
双极集成电路元件的形成过程、结构和寄生效应
集电区 (N型外延层)
E B C S P+ 衬底(P型)
发射区 (N+型)
基区(P 型)
P+
n+
n+-BL
p
n+
n-epi P-Si
四层三结结构的双极晶体管
20.02.2019
13 双极集成电路元件断面图
E
P+ n+
S
刻蚀（等离子体刻蚀）
去胶
n+ n-epi
3．N+掺杂： N+
P+
p
n+-BL
n+
P+
Tepi Tepi
P-Si P-Si N+
As掺杂（离子注入）
20.02.2019
去除氧化膜
19
3:外延层
主要设计参数 外延层的电阻率ρ;
A
E
B C S
外延层的厚度Tepi;
P+
n+
p
n+-BL
上节课内容 要点
20.02.2019
1
内容概述
双极型集成电路 集 成 电 路
按器件类型分
TTL、ECL I2L等
PMOS NMOS CMOS
按集成度分
BiCMOS集成电路 MOS集成电路 SSI（100以下个等效门） MSI（<103个等效门） LSI （<104个等效门） VLSI（>104个以上等效门）
双极集成电路中元件的隔离
12
§1.1.2
双极集成电路元件的形成过程、结构和寄生效应
集电区 (N型外延层)
E B C S P+ 衬底(P型)
发射区 (N+型)
基区(P 型)
P+
n+
n+-BL
p
n+
n-epi P-Si
四层三结结构的双极晶体管
20.02.2019
13 双极集成电路元件断面图
E
P+ n+
S
刻蚀（等离子体刻蚀）
去胶
n+ n-epi
3．N+掺杂： N+
P+
p
n+-BL
n+
P+
Tepi Tepi
P-Si P-Si N+
As掺杂（离子注入）
20.02.2019
去除氧化膜
19
3:外延层
主要设计参数 外延层的电阻率ρ;
A
E
B C S
外延层的厚度Tepi;
P+
n+
p
n+-BL
模拟集成电路版图设计基础专题培训课件
PMOS管，做在N阱中，沟 道为N型，源漏为P型
2) 包括层次：
NWELL，N阱 PIMP，P+注入 DIFF，有源区 Poly，栅 M1，金属 CONT，过孔
3) MOS管的宽长确定
PMOS版图
五、版图的组成
1.1MOS管
反向器
器件剖面图及俯视图
器件版图
五、版图的组成
（1）对P型硅片进行氧化， 生成较 薄的一层Si3N4， 然后进行光刻， 刻出有源区后进行场氧化。
紫外线照射
掩膜版 掩膜版图形
P-Si
Si3 N4
P-Si
Si3 N4
P-Si
SiO2
集成电路工艺基础
P-Si (b)
P-Si (c)
P-Si
N＋ (d )
多晶硅 0.5～ 2m
（2） 进行氧化（栅氧化）， 在暴露的硅表面生成一 层严格控制的薄SiO2层。 （3） 淀积多晶硅， 刻蚀多晶硅以形成栅极及互连线 图形。
模拟集成电路版图设计基础
目录
• 前言 集成电路工艺基础 • 一、什么是版图？ • 二、版图的意义 • 三、版图与线路图、工艺的关系 • 四、版图设计的过程 • 五、版图的组成 • 六、版图的层次 • 七、如何绘制版图 • 八、版图验证与检查 • 九、版图的艺术
集成电路工艺基础
P-Si P-Si
光刻胶 Si3 N4
五、版图的组成
版图其实就是另一种形式的电路图，作为电路图最 基本的有两大组成部分
1.器件(常见)
1 MOS管 2 电阻 3 电容
2.互连
2.2.1金属（第一层金属，第二层金属……） 2.2.2通孔
五、版图的组成
1.1MOS管
2) 包括层次：
NWELL，N阱 PIMP，P+注入 DIFF，有源区 Poly，栅 M1，金属 CONT，过孔
3) MOS管的宽长确定
PMOS版图
五、版图的组成
1.1MOS管
反向器
器件剖面图及俯视图
器件版图
五、版图的组成
（1）对P型硅片进行氧化， 生成较 薄的一层Si3N4， 然后进行光刻， 刻出有源区后进行场氧化。
紫外线照射
掩膜版 掩膜版图形
P-Si
Si3 N4
P-Si
Si3 N4
P-Si
SiO2
集成电路工艺基础
P-Si (b)
P-Si (c)
P-Si
N＋ (d )
多晶硅 0.5～ 2m
（2） 进行氧化（栅氧化）， 在暴露的硅表面生成一 层严格控制的薄SiO2层。 （3） 淀积多晶硅， 刻蚀多晶硅以形成栅极及互连线 图形。
模拟集成电路版图设计基础
目录
• 前言 集成电路工艺基础 • 一、什么是版图？ • 二、版图的意义 • 三、版图与线路图、工艺的关系 • 四、版图设计的过程 • 五、版图的组成 • 六、版图的层次 • 七、如何绘制版图 • 八、版图验证与检查 • 九、版图的艺术
集成电路工艺基础
P-Si P-Si
光刻胶 Si3 N4
五、版图的组成
版图其实就是另一种形式的电路图，作为电路图最 基本的有两大组成部分
1.器件(常见)
1 MOS管 2 电阻 3 电容
2.互连
2.2.1金属（第一层金属，第二层金属……） 2.2.2通孔
五、版图的组成
1.1MOS管
《集成电路工艺》课件
集成电路工艺设备
薄膜制备设备
化学气相沉积设备
用于在硅片上沉积各种薄膜，如氧化硅、氮化硅 等。
物理气相沉积设备
用于沉积金属、合金等材料，如蒸发镀膜机。
化学束沉积设备
通过离子束或分子束技术，在硅片上形成高纯度 、高质量的薄膜。
光刻设备
01
02
03
投影式光刻机
将掩膜板上的图形投影到 硅片上，实现图形的复制 。
降低成本
集成电路工艺能够实现大规模生产，降低了单个电子 元件的成本。
促进技术进步
集成电路工艺的发展推动了半导体制造技术的进步， 促进了微电子产业的发展。
02
CATALOGUE
集成电路制造流程
薄膜制备
物理气相沉积（PVD）和化学气相沉积（CVD ）是最常用的两种沉积技术。
薄膜的厚度、均匀性和晶体结构等特性对集成电路的 性能和可靠性具有重要影响。
分类
按照制造工艺技术，集成电路可分为 薄膜集成电路和厚膜集成电路；按照 电路功能，集成电路可分为模拟集成 电路和数字集成电路。
集成电路工艺的发展历程
小规模阶段
20世纪60年代，晶体管被集成 在硅片上，形成了小规模集成 电路。
大规模阶段
20世纪80年代，微处理器和内 存被集成在硅片上，形成了大 规模集成电路。
02
它通过化学腐蚀和机械研磨的协同作用，将硅片表面研磨得更
加平滑，减小表面粗糙度。
抛光液的成分、抛光压力和抛光时间等参数对抛光效果具有重
03
要影响。
03
CATALOGUE
集成电路工艺材料
硅片
硅片是集成电路制造中最主要的材料之一，其质量直 接影响集成电路的性能和可靠性。
薄膜制备设备
化学气相沉积设备
用于在硅片上沉积各种薄膜，如氧化硅、氮化硅 等。
物理气相沉积设备
用于沉积金属、合金等材料，如蒸发镀膜机。
化学束沉积设备
通过离子束或分子束技术，在硅片上形成高纯度 、高质量的薄膜。
光刻设备
01
02
03
投影式光刻机
将掩膜板上的图形投影到 硅片上，实现图形的复制 。
降低成本
集成电路工艺能够实现大规模生产，降低了单个电子 元件的成本。
促进技术进步
集成电路工艺的发展推动了半导体制造技术的进步， 促进了微电子产业的发展。
02
CATALOGUE
集成电路制造流程
薄膜制备
物理气相沉积（PVD）和化学气相沉积（CVD ）是最常用的两种沉积技术。
薄膜的厚度、均匀性和晶体结构等特性对集成电路的 性能和可靠性具有重要影响。
分类
按照制造工艺技术，集成电路可分为 薄膜集成电路和厚膜集成电路；按照 电路功能，集成电路可分为模拟集成 电路和数字集成电路。
集成电路工艺的发展历程
小规模阶段
20世纪60年代，晶体管被集成 在硅片上，形成了小规模集成 电路。
大规模阶段
20世纪80年代，微处理器和内 存被集成在硅片上，形成了大 规模集成电路。
02
它通过化学腐蚀和机械研磨的协同作用，将硅片表面研磨得更
加平滑，减小表面粗糙度。
抛光液的成分、抛光压力和抛光时间等参数对抛光效果具有重
03
要影响。
03
CATALOGUE
集成电路工艺材料
硅片
硅片是集成电路制造中最主要的材料之一，其质量直 接影响集成电路的性能和可靠性。
集成电路版图设计 ppt课件
WW
top-metal (18 mOhm/sq)
MMeetatal -l1
WW
ILD WW
WW
A-Si
PSD
PSD
PSD
NSD
NSD
VTP PAPT
NAPT
Nwell
Pwell
WW
WW
MMeetatal-l3 WW
WW WW
Poly
NSD
Trench oxide
P Substrate 6
8.2 版图几何设计规则
导电层作为下电极 绝缘层作为平板电容两电极间的介质 导电层作为上电极 电容计算公式：
Ctotal [ fF ] Carea [ fF / m2 ]* area[ m2 ] C fringe[ fF / m ]* perimeter[ m ]
电阻的可变参数：电阻宽度(width)、电阻值(R)。
19
多晶硅电阻
2.0
3.0
2.0
2.0
2.0
Poly
Metal1
Xd
Xd
1.0
1.5
Contact
图8.7 第一层多晶硅电阻俯视图
3.0
Electrode
Metal1
Contact
Xd 1.0
2.0
图8.8 第二层多晶硅电阻俯视图
20
多晶硅电阻（续）
MOS管的可变参数为：栅长(gate_length)、栅宽(gate_width) 和栅指数(gates)。
栅长(gate_length)指栅极下源区和漏区之间的沟道长度，最 小值为2lambda=0.4μm。
栅宽(gate_width)指栅极下有源区(沟道)的宽度，最小栅宽为 3 lambda=0.6μm。
集成电路制备工艺培训课件
样品准备
选取具有代表性的 样品，进行前处理 和后续测试。
结果分析
对测试数据进行统 计和分析，得出评 估结论。
制定评估计划
明确评估目标、评 估范围、评估方法 等。
测试过程
按照评估计划进行 各项测试，记录测 试数据。
问题改进
针对评估中发现的 问题，提出改进措 施并实施改进。
06
安全生产与环境保护要求
安全生产规章制度制定和执行情况介绍
化学气相沉积设备
利用化学反应，在一定温度和压力下，将气态物质转化为固 态薄膜。
光刻设备
接触式光刻机
利用光学投影原理，将掩膜版上的图 形转移到硅片表面。
投影式光刻机
通过透镜或反射镜将掩膜版上的图形 放大，再投影到硅片表面。
刻蚀设备
等离子刻蚀机
利用等离子体进行刻蚀，具有高精度、高速度和高效率等特点。
湿法刻蚀机
利用化学溶液进行刻蚀，适用于大面积、低成本的集成电路制备。
掺杂设备
扩散炉
利用高温扩散原理，将杂质元素掺入硅片中，以改变其导电性质。
离子注入机
利用离子束注入技术，将杂质离子注入到硅片内部，实现精准掺杂。
材料选择与制备
半导体材料
如硅、锗等，具有高纯度、低缺陷等特点，是集 成电路制备的基础。
利用X射线荧光技术测量刻蚀后的硅片表面元素含量，计算刻蚀 深度。
掺杂浓度测量方法
化学分析法
通过化学分析方法测量硅片中的杂质含量，评估掺杂浓度。
原子吸收光谱法
利用原子吸收光谱技术测量硅片中的杂质含量，评估掺杂浓度。
离子选择电极法
利用离子选择电极技术测量硅片中的杂质含量，评估掺杂浓度。
可靠性评估流程设计
应急预案制定和演练活动安排
选取具有代表性的 样品，进行前处理 和后续测试。
结果分析
对测试数据进行统 计和分析，得出评 估结论。
制定评估计划
明确评估目标、评 估范围、评估方法 等。
测试过程
按照评估计划进行 各项测试，记录测 试数据。
问题改进
针对评估中发现的 问题，提出改进措 施并实施改进。
06
安全生产与环境保护要求
安全生产规章制度制定和执行情况介绍
化学气相沉积设备
利用化学反应，在一定温度和压力下，将气态物质转化为固 态薄膜。
光刻设备
接触式光刻机
利用光学投影原理，将掩膜版上的图 形转移到硅片表面。
投影式光刻机
通过透镜或反射镜将掩膜版上的图形 放大，再投影到硅片表面。
刻蚀设备
等离子刻蚀机
利用等离子体进行刻蚀，具有高精度、高速度和高效率等特点。
湿法刻蚀机
利用化学溶液进行刻蚀，适用于大面积、低成本的集成电路制备。
掺杂设备
扩散炉
利用高温扩散原理，将杂质元素掺入硅片中，以改变其导电性质。
离子注入机
利用离子束注入技术，将杂质离子注入到硅片内部，实现精准掺杂。
材料选择与制备
半导体材料
如硅、锗等，具有高纯度、低缺陷等特点，是集 成电路制备的基础。
利用X射线荧光技术测量刻蚀后的硅片表面元素含量，计算刻蚀 深度。
掺杂浓度测量方法
化学分析法
通过化学分析方法测量硅片中的杂质含量，评估掺杂浓度。
原子吸收光谱法
利用原子吸收光谱技术测量硅片中的杂质含量，评估掺杂浓度。
离子选择电极法
利用离子选择电极技术测量硅片中的杂质含量，评估掺杂浓度。
可靠性评估流程设计
应急预案制定和演练活动安排
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
02.10.2020
4
生产工厂简介
PSI
02.10.2020
5
02.10.2020
Fab Two was completed January 2, 1996 and is a "State of the Art" facility. This 2,200 square foot facility was constructed using all the latest materials and technologies. In this set of cleanrooms we change the air 390 times per hour, if you do the math with ULPA filtration this is a Class One facility. We have had it tested and it does meet Class One parameters (without any people working in it). Since we are not making microprocessors here and we don't want to wear "space suits", we run it as a class 10 fab. Even though it consistently runs well below Class Ten.
6
Here in the Fab Two Photolithography area we see one of our 200mm .35 micron I-Line Steppers. this stepper can image and align both 6 & 8 inch wafers.
02.10.2020
9
As we look in this window we see the World's First true 300mm production furnace. Our development and design of this tool began in 1992, it was installed in December of 1995 and became fully operational in January of 1996.
深亚微米<=0.5 m的设计规范
0.5 m 、 0.35 m －设计规范（最小特征尺寸）
布线层数：金属（掺杂多晶硅）连线的层数。
集成度：每个芯片上集成的晶体管数
02.10.2020
3
IC工艺常用术语
净化级别：Class 1, Class 10, Class 10,000 每立方米空气中含灰尘的个数 去离子水 氧化 扩散 注入 光刻 …………….
02.10.2020
10
Here we can see the loading of 300mm wafers onto the Paddle.
02.10.2020
11
Process Specialties has developed the world's first production 300mm Nitride system! We began processing 300mm LPCVD Silicon Nitride in May of 1997.
02.10.2020
7
Another view of one of the Fab Two Photolithography areas.
02.10.2020
8
Here we see a technician loading 300mm wafers into the SemiTool. The wafers are in a 13 wafer Teflon cassette codesigned by Process Specialties and SemiTool in 1995. Again these are the world's first 300mm wet process cassettes (that can be spin rinse dried).
集成电路工艺和版图设计
概述
Jian Fang IC Design Center, UESTC
02.10.2020
1
微电子制造工艺
02.10.2020
2
IC常用术语
园片：硅片
芯片(Chip, Die)：
6、8 ：硅（园）片直径：1 ＝25.4mm
6150mm; 8200mm; 12300mm;
亚微米<1m的设计规范
02.10.2020
14
Accuracy in metrology is never an issue at Process Specialties. We use the most advanced robotic laser ellipsometers and other calibrated tools for precision thin film, resistivity, CD and step height measurement. Including our new Nanometrics 8300 full wafer 300mm thin film measurement and mapping tool. We also use outside laboratories and our excellent working relationships with our Metrology tool customers, for additional correlation and calibration.
02.10.2020
12
2,500 additional square feet of "State of the Art" Class One Cleanroom is currently processing wafers! With increased 300mm & 200mm processing capabilities including more PVD Metalization, 300mm Wet processing / Cleaning capabilities and full wafer 300mm .35um Photolithography, all in a Class One enviroment.
02.10.our PS300A and PS300B diffusion tools are capable of running both 200mm & 300mm wafers. We can even process the two sizes in the same furnace load without suffering any uniformity problems! (Thermal Oxide Only)