四人抢答器电路设计
数字电子技术课程设计-四人抢答器电路设计
数字电子技术课程设计-四人抢答器电路设计
四人抢答器电路是一种应用电子技术检测问答游戏中玩家反应速度的设备，它的电路
设计需要标准的电子元件、稳压电源以及电路逻辑运算模块等部件，由此可构成一个能够
检测四人抢答时的谁先按键的简单电路。
该电路设计方案的基本原理是，将每个参与游戏的玩家所使用的按键连接至电路的输
入级，通过判断输入的按键信号来决定答题者，该按键信号由外加个按键模块（如电容触
摸按键模块）来实现，装载在此按键模块中的电容将检测按键被按下时输出一个高电平信号，故当A、B、C、D四名玩家同时按下四个按键时，模块中的四个电容就会依次输出四
个高电平信号，然后将这四个高电平信号输入到电路的门驱动器（如电子开关模块）中，
其门驱动器根据输入的四个高电平信号的先后顺序来判断出哪个按键是最先按下的，从而
实现对四人抢答结果的检测。
同时，为使检测准确无误，电路中加入了定时电路模块，其定时电路能够设置游戏的
抢答时间，当总时间到达终点时，控制器模块被激活并输出一个控制信号，该信号则可以
激活LED指示灯或声音报警模块，以提示游戏答题结束。
此外，为了使四人抢答电路设计能可靠地工作，还需加入多功能控制器的模块，该控
制器可以根据已设置的抢答时限来控制游戏的进程，并在游戏结束时完成游戏结果的输出
以及其它各种复位等操作，同时，该控制器还可以实现自动重启等功能，以确保四人抢答
器电路设计能够实现正常运行。
由此可见，四人抢答器电路设计是一个综合性很强的电路设计专题，既需要借助数字
电子技术，同时又需要多个电子模块的配合来保证最后的抢答结果准确准确的检测和显示，并且各个模块之间的工作都要通过控制器实现良好的协调。
四人抢答器电路设计数字电子技术课程设计
题目：抢答器电路设计一、设计任务与要求(1)可容纳四组参赛的数字式抢答器。
（2）当某台参赛者按下抢答开关时，由数码管显示该台编号并伴有声响。
此时，抢答器不再接收其他输入信号。
（3）电路具有定时功能。
要求回答问题的时间≤60秒（显示为00~59），时间显示采用倒计时方式。
当达到限定时间时，发出声响提示。
（4）具有计分功能。
要求能设定初始分值，能进行加减分。
（5）在复位状态下台号数码管不作任何显示（灭灯）。
二、方案设计与论证抢答器的基本工作原理：1、当主持人按下“开关”按钮后，选手可以通过按按钮的快慢来决定由谁来回答，按得快的选手的编号显示在电子显示管上并伴有响声。
2、此后选手输入被锁住，如果主持人按下复位键则编号显示处不作任何显示。
3、然后主持人就按下计时开关，选手开始作答，作答的时间少于60秒，以倒数的方式进行，而且通过显示屏把时间显示出来。
4、当选手作答仅剩10秒时，开始通过喇叭响来做提示。
如果到了显示“00”时，计时器不再进行倒数而停留在“00”状态。
5、此时选手仍没有作答成功，则主持人会对该选手进行减分处理，如果在“00”之前作答成功则加分，分数也是通过计分器显示出来。
6、之后主持人按下开关，所有的显示及工作状态回到初始状态以便进行下一次答题。
原理框架图（图1）图1.原理框架图方案一、对照上面原理框架图，各个主要的部分选用对应功能的芯片进行设计，如果在仿真时没能找到相应的芯片则用相近的。
比如在选手抢答时的输入用74148优先编码器进行编码让一个输入有效，并用七段显示译码器显示出台号。
方案二、对照框架图，选用各种逻辑站以及相关的逻辑函数进行设计，编号进直接把锁存器的输出转化8421BCD码，并通过逻辑函数表达式的方式输入到显示译码器中让其显示出来。
通过比较可以得出方案一更可行，理由在于芯片组上集成的功能要强大些，且用的元器件的数目会相对少一些这样会更美观而且不容易出错。
三、单元电路设计与参数计算1、封锁电路封锁电路的主要功能是分辨选手按键的先后，并能把第一个抢答者的编号锁存起来，并使其他选手的按键操作无效。
毕业设计——四路智力竞赛智能抢答器【范本模板】
摘要和关键词本文主要围绕四路选手抢答电路的设计和制作而展开叙述的,叙述了电路设计的过程。
该电路主要包括电源电路、抢答显示电路、倒计时电路和脉冲电路构成。
电源电路提供稳定的5V电源，抢答显示电路能够锁存抢先获得抢答权的选手编号,倒计时电路能够对选手答题时间进行控制，脉冲电路为电路提供秒脉冲信号。
关键词:抢答电路仿真电路板倒计时目录一.绪论..。
.。
.。
.。
.。
..。
.。
..。
.。
.。
..。
11.1 设计任务与要求.。
....。
..。
.。
.....。
..。
....。
.。
.。
..。
.。
..。
11.2 设计方案.。
..。
..。
....。
....。
.....。
.。
.。
.。
..。
.。
.。
..。
1二。
模块设计及仿真..。
.。
.。
.。
...。
.....。
..。
.。
.。
.。
22。
1 仿真软件介绍。
.。
.。
.。
....。
.。
..。
.。
...。
..。
....。
..。
.。
22.2 电源电路的设计和仿真...。
.。
...。
.。
.。
..。
.。
...。
...。
......。
.。
32.3 抢答显示电路。
...。
.。
..。
..。
...。
.。
..。
.。
.。
.。
...。
..........。
.。
42.4 定时电路.....。
..。
.。
..。
.。
.。
..。
.。
.。
...。
.。
....。
...。
...。
.。
52。
5 脉冲电路..。
..。
.。
..。
..。
.。
.。
.。
.。
...。
.。
.。
..。
..。
.。
.。
(5)三. 元件及封装选择。
..。
.。
.。
..。
...。
.。
.。
..。
.。
63.1 74LS279锁存器。
.。
.。
.。
...。
.。
.....。
....。
.。
..。
..。
..。
..。
.。
.。
63.2 优先编码器 74LS148。
.。
.。
.。
......。
..。
.。
.。
...。
......。
..。
.。
.7 3.3 555定时器。
..。
.。
..。
..。
..。
..。
......。
...。
..。
.......。
...。
..9 3.4 译码器及应用.。
福州大学四人抢答器实验报告接线图
数字电子设计性试验综合试验试验名称：四路抢答器的设计姓名：学号：老师：时间：电气工程与自动化学院一．系统设计任务及要求1）抢答器4人同时时使用，每个参赛者均设有一个抢答按钮。
2）电路具有优先抢答权功能，即对第一抢答者的信号具有鉴别和锁存功能，即第一个抢答后，后面的人抢答无效。
3）数码管能够显示获得抢答权者的编号。
4）电路具有复位功能，当一轮抢答结束后，由主持人通过主持人按钮把数码管的值清零，可进行下一轮抢答。
二．实验目的1）学习数字电路中各种集成芯片和D触发器、CP时钟脉冲源等单元电路的综合运用；2）熟悉带有计时功能的数字四路抢答器的工作原理；3）了解简单数字系统的设计、调试及故障排除方法。
4）了解数字抢答器的组成及工作原理。
5）了解74ls00 7448 74ls20 74ls175 芯片的原理。
三．元件清单四．实验原理（主要讲实验室如何实现的）1、实验室通过74ls175的四个输入端，将四个输入端通过开关置于高电平或低电平来实现信号的输入，通过将D1或D2或D3或D4的输入端至于高电平来实现信号的输入。
2、实验室提供Vcc 5V的直流电压源，来提供电源，供芯片使用。
3、通过74ls175的输出非端再通过74ls20的与非门来实现与555计时器脉冲来实现屏蔽其他输入信号。
4、通过Q1非Q2 非通过两个74ls00的与非门来编码来实现数字的正常输出。
五．电路分析设计（要把设计的电路图画出来，然后分析设计）U174LS175D 1D 4CLK91Q 2~CLR 12D 53D 124D 13~1Q 3~2Q 63Q 10~3Q 112Q 74Q 15~4Q14J5Key = SpaceJ1Key = Space J2Key = Space J3Key = SpaceVCC5V1234J4Key = AVCC5V R11kΩVCC U2A74LS20DVCC OUTU3555_TIMER_RATEDGNDDIS RST THR CONTRI VCC5VR210kΩR35.1kΩVCC C110nF 12C2100nF11U4A 74LS00D16LED1LED2LED3LED4R4500Ω17R5500Ω18R6500Ω19R7500Ω2001015U6A74LS00D1314U574LS48DA 7B 1C 2D 6OA 13OD 10OE 9OF 15OC 11OB 12OG14~LT 3~RBI 5~BI/RBO4U7A B C D E F GCK252627282930VCC5VGNDGND 2331VCC2135229U8A74LS00D65U9A 74LS00D782434VCC1、将主持人按钮置高电平，将D1接高电平，此时数码管显示2、将D2接入高电平，此时数码管显示1，数据管数据不变。
四人抢答器电路设计
成绩课程设计说明书题目：四人抢答器电路设计课程名称：数字电子技术学院：电子信息与电气工程学院学生姓名：裴雷雨学号：20110201011X专业班级：自动化2011级2班指导教师：李立2013年6月6日课程设计任务书四人抢答器电路设计摘要：本文介绍设计了一个四人抢答器控制电路，该电路能够实现四人比赛抢答的功能并通过发光二极管和蜂鸣器实现对抢答者的声光报警指示。
其中抢答电路用四D触发器74LS175、与非门74LS00和555定时器实现；报警电路用一个上拉电阻、发光二极管、蜂鸣器等实现抢答声光指示器；显示电路用74LS74 D触发器、74LS192计数器、74LS47译码器（驱动器）和七段共阳极数码显示器实现；时钟电路用计数器74LS192、555定时器、74LS47译码器（驱动器）、七段共阳极数码显示器和双D触发器74LS47共同完成十秒倒计时的时钟电路。
关键词：抢答器；声光报警；定时电路；显示电路；时钟电路目录1.设计背景 (1)1.1数字电路系统 (1)1.2时钟电路的作用及基本构成 (1)1.3 Multisim软件和DXP软件 (1)2.设计方案 (2)2.1分析任务 (2)2.2论证方案... (2)2.3电路分析 (2)3.方案实施 (3)3.1设计原理图 (3)3.2用Multisim电路仿真 (10)3.3制作PCB (12)3.4安装与调试 (12)4.结果与结论 (12)5.收获与致谢 (13)6.参考文献 (13)7.附件 (14)7.1电路原理图 (14)7.2 PCB布线图 (15)7.3实物图 (16)7.4元器件清单 (17)1. 设计背景1.1 数字电路系统数字电路系统一般包括输入电路、控制电路、输出电路、时钟电路和电源等。
输入电路主要作用是将被控信号转换成数字信号，其形式包括各种输入接口电路。
比如数字频率计中，通过输入电路对微弱信号进行放大、整形，得到数字电路可以处理的数字信号。
4人抢答器设计
抢答器设计电路目录1设计介绍 (3)1.1 设计任务 (3)1.2 设计要求 (3)2系统方案的选择及系统方框图 (3)2.1 系统方案的选择 (3)2.2 系统方框图 (4)3电路具体设计 (5)3．1 555定时器构成的多谐振荡器 (5)3．2 D触发器抢答部分电路 (6)3．3 抢答组别显示功能 (6)3．4 总体设计电路 (7)4 系统单元电路测试 (7)4．1 测试555定时器电路 (7)4．2 D触发器抢答部分电路 (8)4．3 抢答组别显示功能 (9)4．4 其他单元电路的测试 (10)5设计体会 (13)附录 1 元器件清单 (14)1设计介绍1.1 设计任务设计制作一个可容纳四组参赛的数字式抢答器。
1.2 设计要求①提供四个抢答按钮，供抢答者使用；②电路具有第一抢答信号的鉴别功能，即在主持人将系统复位并发出抢答指令后，若有参赛者按抢答开关，则提醒主持人（音频提示或信号灯亮），同时显示出抢答者的组别；③电路具有锁存功能，当第一个抢答信号发出后，其它抢答按钮开关无法再发出抢答信号；④电路具有抢答问题的时间控制功能，即要求抢答操作的时间<10s （显示0-9），时间显示采用倒计时方式，在规定时间内若有人抢答，则停止计时。
2系统方案的选择及系统方框图2.1 系统方案的选择方案一、采用74LS175构成四路抢答器，555定时器接成多谐振荡电路，提供脉冲信号，74LS148与 74LS48译码器接到七段显示数码管显示出选手编号，74LS192设计成倒计时与计分部分电路。
方案二、用组合逻辑器件CD4511 构成四路抢答器。
CD4511 实现优先抢答的锁存、编号进直接把锁存器的输出转化8421BCD码，数码管显示先抢答者的编号，同时四路抢答器发出响声；主持人通过“复位”按钮清除数码管的显示和停止响声。
结论：通过比较可以得，方案一更可行，相对来说，74系列芯片在Protues仿真软件中能够找到，且现实中比较容易购买。
数字电路设计---四人抢答器
一、设计任务与要求1. 抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0 ~ S7表示。
2. 设置一个系统清除和抢答控制开关S，该开关由主持人控制。
3. 抢答器具有锁存与显示功能。
即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时扬声器发出报警声响提示。
选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。
4. 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。
当主持人启动"开始"键后，定时器进行减计时，同时扬声器发出短暂的声响，声响持续的时间0.5秒左右。
5. 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。
6. 如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。
二、预习要求1．复习编码器、十进制加/减计数器的工作原理。
2．设计可预置时间的定时电路。
3．分析与设计时序控制电路。
4. 画出定时抢答器的整机逻辑电路图三、设计原理与参考电路1．数字抢答器总体方框图如图所示为总体方框图。
其工作原理为：接通电源后，主持人将开关拨到"清除"状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置?quot;开始"状态，宣布"开始"抢答器工作。
定时器倒计时，扬声器给出声响提示。
选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。
当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。
2．单元电路设计(1) 抢答器电路参考电路如图所示。
该电路完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。
数电四人智力抢答器课程设计
设计题目：简易智力竞赛抢答器的设计与制作一、设计要求抢答器可供四组抢答，有人抢答时，蜂鸣器发声，同时优先抢答者对应的指示灯亮，而后抢答者对应的指示灯不亮。
主持人具有将抢答器复原的功能。
智力竞赛抢答器是用来判断哪一个预定状态首先发生的电路，主要由开关阵列电路、触发锁存电路、显示电路几部分构成。
二、总体设计电路由选手和主持人开关、触发锁存电路、抢答鉴别电路和显示电路组成。
三、单元电路设计1、选手开关和主持人开关选手开关由下面四个开关组成，四位抢答者通过开断各自的开关开关实现抢答，给译码器输入高低电平，其中低电平为有效信号2Q03Q17Q16Q210Q211Q315Q314D04D15D212D313CLK9MR1+5V200200200200R4CV5TR2GND1TH6DC7Q3VCC847K47K0.01U0.01UFGND+5V910121374LS04246810874LS2013121245674LS20GNDLED74LS1752、触发锁存电路此电路有74LS175组成。
它具有以下功能：①清零功能用集成触发器清除端实现，由主持人输入手动负脉冲控制②四个抢答键控制功能有按键实现③显示功能用数字逻辑箱中的发光二极管实现④脉冲信号控制功能由主持人输入手动正脉冲控制74LS175真值表如下GN10K 10K 10K 10K47K47K0.01UFGND135911LED4、显示电路电路由四个发光二极管和四个200欧电阻串联组成，哪个选手先抢到对应的灯即亮。
1TH6 DC7 Q3847K47K0.01UF GND+5V5、时钟脉冲电路由555定时器和两个0.01uF 的电容和470欧姆的电阻组成多谐振荡。
2Q03Q17Q16Q210Q211Q315Q314D0D1D2D3CLK MR200200200200910121374LS04874LS2013121274LS20GND LED74LS175四、总电路图抢答开始时，主持人清楚信号按下复位开关，74SL175的输出Q1~Q全为0，所有发光二极管LED均熄灭。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
成绩课程设计说明书题目：四人抢答器电路设计课程名称：数字电子技术学院：电子信息与电气工程学院学生姓名：裴雷雨学号：011X专业班级：自动化2011级2班指导教师：李立2013年6月6日课程设计任务书四人抢答器电路设计摘要：本文介绍设计了一个四人抢答器控制电路，该电路能够实现四人比赛抢答的功能并通过发光二极管和蜂鸣器实现对抢答者的声光报警指示。
其中抢答电路用四D触发器74LS175、与非门74LS00和555定时器实现；报警电路用一个上拉电阻、发光二极管、蜂鸣器等实现抢答声光指示器；显示电路用74LS74 D触发器、74LS192计数器、74LS47译码器（驱动器）和七段共阳极数码显示器实现；时钟电路用计数器74LS192、555定时器、74LS47译码器（驱动器）、七段共阳极数码显示器和双D触发器74LS47共同完成十秒倒计时的时钟电路。
关键词：抢答器；声光报警；定时电路；显示电路；时钟电路目录1.设计背景 (1)数字电路系统 (1)时钟电路的作用及基本构成 (1)Multisim软件和DXP软件 (1)2.设计方案 (2)分析任务 (2)论证方案... (2)电路分析 (2)3.方案实施 (3)设计原理图 (3)用Multisim电路仿真 (10)制作PCB (12)安装与调试 (12)4.结果与结论 (12)5.收获与致谢 (13)6.参考文献 (13)7.附件 (14)电路原理图 (14)PCB布线图 (15)实物图 (16)元器件清单 (17)1. 设计背景数字电路系统数字电路系统一般包括输入电路、控制电路、输出电路、时钟电路和电源等。
输入电路主要作用是将被控信号转换成数字信号，其形式包括各种输入接口电路。
比如数字频率计中，通过输入电路对微弱信号进行放大、整形，得到数字电路可以处理的数字信号。
模拟信号则需要通过模数转换电路转换成数字信号再进行处理。
在设计输入电路时，必须首先了解输入信号的性质，接口的条件，以设计合适的输入接口电路。
数字逻辑电路是一门研究数字信号的编码、运算、记忆、计数、存储、分配、测量和传输的科学技术。
简单地说是用数字信号去实现运算、控制和测量的科学。
时钟电路的作用及基本构成时钟电路是数字电路系统中的灵魂，它属于一种控制电路，整个系统都在它的控制下按一定的规律工作。
时钟电路包括主时钟振荡电路及经分频后形成各种时钟脉冲的电路。
比如多路可编程控制器中的555多谐振荡电路，数字频率计中的基准时间形成电路等都属于时钟电路。
设计时钟电路，应根据系统的要求首先确定主时钟的频率，并注意与其他控制信号结合产生系统所需的各种时钟脉冲。
Multisim软件和DXP软件Multisim软件是由加拿大IIT公司推出的大型设计工具软件。
它不仅提供了电路原理图输入和硬件描述语言模型输入的接口和比较全面的数据分析功能，同时还提供了庞大的元、器件模型库和一整套虚拟仪器表，可以满足对一般的数字逻辑电路、模拟电路以及数字-模拟混合电路进行分析和设计的需求。
DXP软件是一个软件集成平台，把为电子产品开发提供完整环境所需的工具全部整合在一个应用软件中。
DXP 包括所有设计所需的工具：原理图和HDL设计输入、电路仿真、信号完整性分析、PCB设计、基于FPGA的嵌入式系统的设计和开发。
此次课程设计主要学习应用到Multisim软件的电路图仿真和DXP软件的原理图及PCB的设计，因此熟练掌握两种软件的基本操作很有必要。
设计方案分析任务抢答器具有锁存、定时、显示和报警功能。
即当抢答开始后，选手抢答按动按钮，锁存器锁存相应的选手编码，同时用LED数码管把选手的编码显示出来，并且开始抢答时间的倒计时，同时用LED数码管把选手的所剩抢答时间显示出来。
而在选手按键抢答以及抢答时间倒计时到时的时候都有报警以提醒主持人和选手。
抢答时间设定9秒。
接通电源后，主持人将开关拨到“清除”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置“开始”状态，宣布“开始”抢答器工作。
定时器倒计时，扬声器给出声响提示。
选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。
当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。
论证方案将由定时器组成的多谐振荡器发出的高频脉冲接至触发器的输入端口。
将四个抢答开关信号接入触发器的输入端口，当系统抢答信号发出后，第一个抢答者信号生成，触发器所对应的Q输出端口输出高电平，此时指示发光二极管亮。
同时将__ Q输出端口和高脉冲相与接至触发器脉冲端口，由于__Q端口发出低电平信号，从而封锁了抢答电路。
在此同时，触发器__Q端口的低电平信号也接至声光指示模块上，和十秒倒计时模块中的定时器组成的多谐振荡器的时钟相与，用来封锁显示电路的倒计时。
电路分析当主持人宣布开始，定时电路开始秒脉冲电路的作用而进行倒记时，并通过译码器在显示器中显示。
报警电路给出声音提示。
当选手首先按某一开关键时，可通过触发锁存电路被触发并锁存，在输出端产生相应的开关电平信息，同时为防止其它开关随后触发而产生紊乱，最先产生的输出电平变化又反过来将触发电路锁定。
然后在译码器中译码，将触发器输出的数据转换为数码管需要的逻辑状态。
最后在显示电路中显示出所按键选手的号码。
若有多个开关同时按下时，则在它们之间存在着随机竞争的问题，结果可能是它们中的任一个产生有效输出。
方案实施设计原理图1、本次设计选用的集成芯片的逻辑符号图及功能如下图1 74LS192的逻辑符号图表1 74LS192功能表输入输出CLR UP DOWN D C B A Q D Q C Q B Q A1×××××××000000××d c b a d c b a01↑1××××加计数011↓××××减计数74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能。
其逻辑符号图如图1所示。
图中UP是加法计数脉冲输入端，DOWN是减法计数脉冲输入端，____CO是进位脉冲输出端，_____BO是借位脉冲输入端，CLR是异步清零输入，_________LOAD是异步置数输入端，A、B、C、D是并行数据输入端，Q A、Q B、Q C、Q D是计数器输入端。
图2 74LS74逻辑符号图74LS74内含两个独立的上升沿双D触发器，每个触发器有数据输入（D）、置位输入（___DS）复位输入（___DR）、时钟输入（CLK）和数据输出（Q、__Q）。
___DS、___DR的低电平使输出预置或清除，而与其它输入端的电平无关。
当___DS、___DR均无效（高电平式）时，符合建立时间要求的D数据在CLK上升沿作用下传送到输出端。
表2 74LS74功能表输入输出S D R D CLK D Q n+1 Q n+10 1 × × 1 01 0 × × 0 10 0 × × 0 01 1 ↑ 1 1 01 1 ↑0 0 11 1 ↓× Q n Q n图3 74LS47的逻辑符号图74LS47为4线—七段译码器/驱动器它和七段数码显示管共同组成显示电路，该电路的输入D、B、C、A是四位BCD码，输出是驱动七段数码管工做的反码，某段输出为0表示点亮该段，为1表示熄灭该段。
74LS47驱动的是共阳极的数码显示管，因此数码显示管的CA端接高电平VCC才能正常工作。
图4 74LS175的逻辑符号图74LS175是常用的四D触发器集成电路，里面含有四组D触发器，可以用来构成寄存器、抢答器等功能部件。
表3 74LS175的功能表输入输出R D C P1D2D3D4D1Q2Q3Q4Q图5 555定时器逻辑符号图555定时器是一种将模拟电路和数字电路集成于一体的电子器件。
用它可以构成单稳态触发器、多谐振荡器和施密特触发器等多种电路。
本文用到555定时器的多谐振荡功能。
2、本次电路设计各芯片构成的局部电路图如下报警电路如图6所示，该电路的发光二极管的输出经过一个74LS00的与非门，当与非门输出为高电平时，发光二极管不亮，并且蜂鸣器不响，也就是说此电路不工作；当与非门输出为低电平时，发光二极管点亮，并且蜂鸣器发出声响，此电路导通。
5V R6100ΩLED424VCC25图6 报警电路原理图抢答电路如图7所示，四个抢答开关按钮与四D 触发器74LS175的四个D 输入端口相接，当第一个抢答者摁下抢答按钮时，Q 端输出高电平，而与之相对应的Q 端口L × × × × × L L L L H ↑ 1D 2D 3D 4D 1D 2D3D4DH H × × × × 保持 H L××××保持输出低电平，此低电平与555定时器的触发高电平相与后输出低电平，并将其输入到四D触发器的CLK输入端，从而封锁了剩余三位抢答者的抢答信号。
图7 抢答电路原理图显示电路如图8所示，该电路主要由74LS47和七段数码显示管共同组成，此电路主要是为了提醒抢答者在抢答开始之后所剩余时间多少。
图8 显示电路原理图图9 555定时器构成的多谐振荡器原理图用555定时器设计的多谐振荡器原理图如图9所示，555在此的功能是为了满足数码管倒计时为十秒的工作状态及当第一个抢答信号发出时封锁其他三个信号的要求，故据此可以根据充放电时间计算出电路的震荡周期：1T ＝(1R ＋2R ) ×C×Ln2 2T ＝2R ×C×Ln2故：T ＝1T ＋2T ，根据设计要求可知此震荡周期为1Hz ，取电容C 1、C 2的大小分别为10uF 和10nF ，由此可以计算出两电阻的阻值大概在48KΩ左右，因此选用1R =2R =47KΩ。
由此用示波器仿真输出信号如下图10 所示，该仿真周期存在着误差，那是因为提供的电阻为47KΩ，与理论的48KΩ的电阻存在着一定的差别，误差也就是由此产生的。
图10 555定时器信号输出波形图用Multisim电路仿真图11 无人抢答时的仿真图图12 有人抢答时的仿真图制作PCB首先建立PCB文件，对元件选择正确的封装，利用网络表导入元件，然后进行布线，先要进行一系列的参数设置，并要移动元件的位置尽量得到最佳布局，我们采用的是手动布线的方法。
PCB板制作要求如下：1、单位采用公制单位（mm）。