异步串行接口电路及通信系统设计设计报告
异步通讯系统的设计(UART)
异步通讯系统（UART）设计研究报告姓名：黄修柱学号：111201专业：控制工程摘要通用异步接收发送器（UART：Universal Asynchronous Receiver/Transmitter）主要用于控制设备之间的串行通信。
广泛用于调制解调器Modem、条形码阅读器，测试设备、计算机PC、微处理器芯片以及小型通信网络之间的通信。
在SOC设计中，异步串行通信已成为不可缺少的一部分，它的性能优劣直接影响了相应电子系统的性能和指标。
本论文在设计的具体实现上对UART的各个模块进行了设计, 包括：发送器、接收器、波特率发生器以及同步先进先出缓存(FIFO:First In First Out)、Modem控制模块。
在设计中，考虑到速度、面积和稳定性等因素，对各个模块进行了的具体划分。
关键字：通用异步接收发送器模块划分UART是一个并行输入变为串行输出的芯片.在微机所连接的的设备中，既有并行设备，也有串行设备，因此，接口也相应的分为并行接口和串行接口。
而CPU只能接受和发送并行数据，那么对于只能接受和发送串行数据的外设通信，就需要在CPU和外部设备之间有一个将CPU发送的并行数据转化为串行数据以发送给外部设备和将接收到外部设备发送来的串行数据转换为并行数据送给CPU的接口，这种接口主要起到并行和串行间的格式转换功能，也就是串行接口。
本论文所进行研究设计的通用异步通讯接收发送器UART就是一种常用的串行接口。
一．UART通信理论基础串行通信是指外部设备和计算机间使用一根数据线进行数据传输的方式。
数据在一根数据线上一位一位传输，每一位数据都占据一个固定的时间长度。
与并行通信方式相比，串行通信方式的传输速度较慢，但这种通信方式使用的数据线少，在远距离通信中可以节约通信成本，因此得到了广泛的应用。
1.1 串行异步通讯数据格式基本的UART只需要发送和接收两条数据线就可以完成数据的全部通信，其基本功能是在发送端将控制器通过总线传过来的并行数据，以设定的格式，设定的频率串行地传输出去，并同时在接收端将串行接收到的数据，转换成相应的并行数据发送出去。
异步通信接口的设计
摘要如今电子技术获得了飞速的发展，在其推动下，电子产品几乎渗透到社会的各个领域，有力地推动了社会生产的发展，同时也使现代电子产品性能进一步提高，产品更新换代节奏加快。
EDA技术在进入21世纪后，得到了很大的发展，其基本特征是采用高级语言描述，具有系统仿真和综合能力。
其VHDL语言设计的源文件，可以采用类似于C语言书写形式，并使用结构设计方法。
本文从现代信息社会的现状、需要及未来的发展趋势出发，对EDA这一目前流行的电子设计技术进行了深入的研究，结合科研和教学实例，研究它的应用。
描述了VHDL 语言及其基本特点, 讨论了VHDL 语言在EDA 中的诸多优点,对Quartus II开发软件做了基本介绍。
简述了Cyclone系列可编程逻辑器件的结构和功能。
本设计采用VHDL语言完成了异步通信接口的设计。
VHDL是一种硬件电路语言，可以利用VHDL语言来设计数字芯片，来完成各项功能。
在通信中，常常要进行数据的传输，数据的串并变换等等，用VHDL语言实现很方便。
异步通信接口是用来接收和发送数据帧的，可分为接受部分（用于接受数据）和发送部分（用于发送数据）。
关键词：VHDL；Quartus II；异步通信；接收机；发送机AbstractNowadays,the electronic technology has obtained the rapid development,under its impetus,Electronic products are nearly seeped society's each domain.The electronic technology powerfully impels the development of social product,simultaneously also makes the modern electronic products performance further to enhance, the product renewal rhythm is also quickly.The EDA technology into the 21st century,obtained the very big development, its basic characteristic uses the higher order langu age description, has the system’s simulation and the synthesizing capacity. The VHDL language designs the source document to be possible to use is similar with the C language written form, and uses the structural design method.In this paper, from the modern information society status, needs and future development trend of starting on the EDA. The popular electronic design technology has been conducted in-depth research, combination of research and teaching case studies its application. Describes the language and its basic characteristics of the VHDL language, discussed the many advantages of it in the EDA, Development of the Quartus II software to do a basic introduction.The Cyclone series of programmable logic devices is described the structure .This design uses the VHDL language completed the asynchronous communication interface design。
基于CPLD的异步串行接口设计
基于CPLD的异步串行接口设计CPLD是大规模集成电路技术发展的产物，是一种半定制的集成电路。
结合计算机软件技术（EDA技术）可以快速、方便地构建数字系统。
文章重点介绍了CPLD和PC机之间的异步串行接口间的通信。
设计中采用多模块化的设计方法设计整个系统，包括波特率发生器、数据接收模块、数据发送模块及显示模块。
采用VHDL硬件描述语言来开发基于CPLD的异步串行通信接口。
采用RS232作为主要的接口控制芯片，利用Quartus II 9.0应用软件在CPLD芯片上进行综合描述。
采用六种常用波特率，以开关形式对数据传输方式进行选择，输出以LED灯的明灭和数码管显示数值进行验证。
分别在QuartusII 9.0和Altium Designer 6.9软件开发环境下进行设计、综合与仿真。
进而实现异步串行接口的控制功能及速度可选择性数据传送的设计。
标签：CPLD；RS232；异步串行接口；VHDL1 CPLD与VHDL简述CPLD适用性编辑器采用中心互连矩阵形式对不同的编码进行矩阵排列，该编辑器与原有传统CMOS编辑器不同点在于，该编辑器能够对传输电路时间具有一定的预测性。
当编码器收到电流脉冲信号时，便会对电流大小进行数据收集，然后将收集的数据信号转化为电流脉冲，该编辑器便会对电流的流经时间做定性分析，保证电流传输的稳定性。
大规模可编程逻辑器件是利用EDA技术进行电子系统设计的载体，硬件描述语言是利用EDA技术进行电子系统设计的主要表达手段。
常用的硬件描述语言有VHDL、Verilog和ABEL。
设计中使用的VHDL语言在电子工程领域已成为事实上的通用硬件描述语言。
2 异步串行通信接口设计课题要求实现基于CPLD的异步串行接口的设计，需要进行以下工作。
首先，需要利用Altium Designer 6.9软件开发环境进行硬件系统的设计；其次，运用QuartusII 9.0软件将软件系统程序进行设计、综合及仿真；最后，将软硬件系统结合起来综合调试、分析，实现设计课题的要求，在条件允许的情况下或进行进一步的完善。
最新异步通信控制器--课程设计实验报告1
三、输入原文件（带注释VHDL源程序）
（1）异步发送模块VHDL源代码：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY transmitter IS --定义发送模块实体，实体名transmitter
1、程序中主要用到了发送双缓冲和计数器。发送双缓冲：包括‘发送缓冲寄存器TB（Tx Buffer）’和‘发送移位寄存器TS（Tx Shifter）’；TB用于暂时存储输入的8位数据，TS用于移位输出（并串变换）。计数器代替状态机用于状态控制计数，用来指示数据发送完成。
2、实验中设置发送字长=8位，最高位是奇校验位；发送停止位至少为1位；另外，为了发送的准确性，要求发送速率由发送时钟TCLK输入确定，是TCLK频率的1/8。
WHEN S3=>
IF RXD='0' THEN
STATE<=S4;LDSR<='0';LDRB<='0';SCLK<='1';FE<='0';
ELSE
STATE<=S0;LDSR<='0';LDRB<='0';SCLK<='0';FE<='0';
串行异步通信程序设计1
＊*＊＊＊****＊*＊*****实践教学*＊***＊****＊＊*****兰州理工大学计算机与通信学院２01３年秋季学期《计算机通信》课程设计题目:串行异步通信程序设计专业班级：通信工程（1)班姓名：学号：１025０1１９指导教师：成绩:摘要计算机与外部设备之间的通信方式有两种,一种是并行通信，另一种是串行通信。
在Windows环境下实现通信的方法主要有利用MSComm控件和直接用W ｉndows ＡPＩ编程。
本次课程设计首先通过VC＋+6.０创建异步通信界面，通过插入MＳＣoｍm 控件,用vspm虚拟串口实现串行异步通信,具体实现过程是先建立工程,然后在项目中插入MSComm控件，再通过布局,初始化串口,设置MSComm控件的属性,添加串口事件消息处理函数OnComm（），就可以发送数据,通过虚拟发送可以在同一界面上出现发送和接收消息，也可以互相发送消息，从而实现串行异步通信。
关键词:ＶＣ++６.０;MＳComm；串口通信目录前言 .................................................................................................................. 错误!未定义书签。
第一章基本原理ﻩ错误!未定义书签。
1.1 串口通信的基本概念ﻩ错误!未定义书签。
1.1.1 串行通信............................................................................. 错误!未定义书签。
1．１．２串行通信的工作模式ﻩ错误!未定义书签。
１．2 串行通信协议ﻩ错误!未定义书签。
1.2.1 异步协议............................................................................. 错误!未定义书签。
dsp实验报告哈工大实验二异步串口通信实验
dsp实验报告哈工大实验二异步串口通信实验异步串口通信实验一. 实验目的1. 了解*****F2407A DSP 片内串行通信接口（SCI）的特点。
2. 学会设置SCI 接口进行通信。
3. 了解ICETEK-LF2407-A 板上对SCI 接口的驱动部分设计。
4. 学习设计异步通信程序。
二. 实验设备计算机，ICETEK-LF2407-EDU 实验箱（或ICETEK 仿真器+ICETEK-LF2407-A 系统板+相关连线及电源）。
三. 实验原理1. *****F2407A DSP 串行通信接口模块*****F240x 器件包括串行通信接口SCI 模块。
SCI 模块支持CPU 与其他使用标准格式的异步外设之间的数字通信。
SCI 接收器和发送器是双缓冲的，每一个都有它自己单独的使能和中断标志位。
两者都可以独立工作，或者在全双工的方式下同时工作。
2. ICETEK-LF2407-A 板异步串口设计由于DSP 内部包含了异步串行通信控制模块，所以在板上只需加上驱动电路部分即可。
驱动电路主要完成将SCI 输出的0-3.3V 电平转换成异步串口电平的工作。
转换电平的工作由MAX232 芯片完成，但由于它是5V 器件所以它同DSP 间的信号线必须有电平转换，此板采用的是74LS245。
3. 串行通信接口设置CPU 进行串行通信时可以采用两种方式，一种是轮询方式，即CPU 不断查询串口状态进行接收和发送，缺点是占用CPU 时间太多；另一种是中断方式，SCI 的接收和发送都可以产生中断信号，这样CPU 可以在完成其他一些工作的同时进行串行通信。
串行通信接口波特率计算，内部生成的串行时钟由系统时钟SYSCLK 频率和波特率选择寄存器决定。
串行通信接口使用16 位波特率选择寄存器，数据传输的速度可以被编程为***** 多种不同的方式。
不同通信模式下的串行通信接口异步波特率由下列方法决定：BRR=1―***** 时的串行通信接口异步波特率：SCI 异步波特率=SYSCLK/ [( BRR+1)*8]其中，BRR=SYSCLK/(SCI 异步波特率*8)-1；BRR=0 时的串行通信接口异步波特率：SCI 异步波特率=SYSCLK/16这里BRR 等于波特率选择寄存器的16 位值。
异步串行通信设计综述
******************实践教学摘要在计算机技术迅速发展及其广泛应用的今天,远程控制以及数据采集系统多采用上位机和下位机的主从工作方式,串行通信具有高效可靠、价格便宜,遵循统一的标准等特点,因而成为主要的通信手段。
本次课程设计主要是系统中上位PC机与下位单片机之间进行异步串行通信的解决方案，实现了上位机向下位机发送信息以及下位机接收上位机的数据并能够向上位机发送数据的功能。
在此系统中，上、下位机分工明确，作为下位机核心器件的单片机只负责数据的采集和通信，而上位机以基于图形界面的Windows系统为操作平台。
在软件设计中，采用VC++6.0设计异步串口通信程序。
关键词：串行通信；异步通信；单片机目录前言 ------------------------------------------------------------------------------------------------------------ 3第一章异步串行通信系统组成原理 --------------------------------------------------------------------- 4 1.1 串行通信原理 --------------------------------------------------------------------------------------------- 4 1.2 串行通信的传输方式 ------------------------------------------------------------------------------------ 4 1.3 通信协议的使用 ------------------------------------------------------------------------------------------ 5 1.4 51单片机概述 --------------------------------------------------------------------------------------------- 5 1.5 51单片机串行接口结构--------------------------------------------------------------------------------- 6第二章系统设计 ---------------------------------------------------------------------------------------------- 8 2.1 系统设计思路 --------------------------------------------------------------------------------------------- 8 2.2 模块组成---------------------------------------------------------------------------------------------------- 9 2.3 系统组成---------------------------------------------------------------------------------------------------- 9第三章硬件电路设计--------------------------------------------------------------------------------------- 11 3.1 RS-232接口电路设计----------------------------------------------------------------------------------- 11 3.2 MAX232接口电路--------------------------------------------------------------------------------------- 12 3.3 异步串行通信总体电路-------------------------------------------------------------------------------- 13第四章软件设计 --------------------------------------------------------------------------------------------- 15第五章调试 --------------------------------------------------------------------------------------------------- 17 5.1 调试过程--------------------------------------------------------------------------------------------------- 19 5.2 调试结果--------------------------------------------------------------------------------------------------- 19设计总结 -------------------------------------------------------------------------------------------------------- 21参考文献 -------------------------------------------------------------------------------------------------------- 22致谢------------------------------------------------------------------------------------------------------------- 23附录 --------------------------------------------------------------------------------------- 错误!未定义书签。
实验一简单的异步串行通信实验报告
实验一简单的异步串行通信实验一、实验目的及要求1、了解掌握RS－232接口标准以及 DB9的主要引脚功能；2、了解掌握串口通信的基本原理；3、学习掌握RS－232电缆的制作和测试方法；4、学习掌握使用串口调试程序进行串口之间的通信实验。
二、实验原理1、异步串行通信原理在计算机系统中，每个字符一般使用一个 8 位二进制代码表示。
在数据通信中，通常将传送的每个字符的二进制代码按照由低位到高位的顺序依次发送的方式称为串行通信。
图 2-1 是串行通信的示意图。
由于串行通信只需在发送方和接收方之间建立一条通信信道，因此可以减小通信系统的造价。
在远程通信中，一般采用串行通信方式。
图 1-1 串行通信示意图同步是数据通信中必须解决的一个重要问题。
所谓同步就是要求通信的收发双方在时间基准上保持一致。
在串行通信中，“异步”是同步收发双方通信的重要方式。
在异步串行通信中，每个字符作为一个独立的整体进行发送，字符之间的时间间隔可以是任意的。
为了实现同步，需要在每个字符的第一位前加 1 位起始符（逻辑 1），并在字符的最后一位后加 1位、1.5 位或 2 位停止位（逻辑 0）。
异步串行传输的比特流结构如图 2-2所示。
图 1-2 异步串行传输的比特流结构常用的串行通信接口标准包括RS-232、RS-449、V.24、V.35等。
其中，RS-232是最常用的串行通信标准之一。
个人计算机及终端系统中配备的串行接口几乎都符合 RS-232 标准。
2、RS-232 接口标准串行口是一种最基本的通信接口，基本上所有的个人计算机及通信终端设备都配有这种接口。
RS-232 的主要内容就是定义数据终端设备DTE（data terminal equipment）和数据通信设备DCE（data circuit equipment）之间的接口标准。
RS-232 是美国电子工业协会 EIA 推荐使用的串行通信标准。
其初衷是为了促进利用电话网进行数据通信应用的发展，现在也普遍应用于各类计算机或终端设备之间的短距离连接。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
异步串行接口电路及通信系统设计设计报告2009级可编程逻辑课程名称: 实验题目:学生姓名: YC 开课学院: Bio开课时间: 2011课程设计可编程逻辑设计异步串行接口电路及通信系统设计、SXL、ZY、YLJ、WJ 学院至2012学年第二学期重庆大学本科学生课程设计指导教师评定成绩表学院年级学生姓名课程设计题目be学院2009级指导教师专业Zxm. Wxp. BME YC、SXL、ZY、YLJ、WJ 异步串行接口电路及通信系统设计指导教师评语课程设计成绩指导教师签名：年月日重庆大学本科学生课程设计任务书课程设计题目学院BE学院异步串行接口电路及通信系统设计专业BME 年级、班09 BME 01、02班设计要求：设计一个能进行异步全双工串行通信的模块，该模块以固定的串行数据传送格式收发数据。
1）每帧数据供10 位，其中1位启动位，8位数据位，1位停止位。
2）波特率为：9600。
3）收发误码率摘要摘要通用串口是远程通信接口，在数字系统使用很普遍，是一个很重要的部件。
本论文使用VHDL语言描述硬件功能，并适当借助Verilog HDL 语言，利用在FPGA 芯片上的综合描述,采用模块化设计方法设计UART的各个模块。
其中包括波特率发生器，程序控制器，UART数据接收器和UART数据发送器，采用的外部时钟为50MHZ，波特率为9600。
在QuartusII 环境下进行设计、编译和仿真。
最后的程序编译仿真结果及硬件测试结果表明系统设计完全正确。
关键字：VHDL; Verilog HDL；UART; 帧格式; FPGA；异步通信I 摘要Abstract In this paper, the use ofhardware description languages VHDL function, the Verilog HDL language ,the use of Altera’s FPGA chips, the design of modular design method of UART (Universal Asynchronous Receiver Transmitter) of each module, including Porter, generators, process controllers, UART receiver data and the UART transmitter data. QuartusII and in environment design, compilation, simulation and downloading. Finally, simulation results show that the procedures for compiling data entirely correct. Key words: VHDL; VerilogHDL; UART; frame format; FPGA; Asynchronous Communication II目录目录一、课题设计概述及原理??????????????????????????1 设计目的???????????????????????????????1 设计要求???????????????????????????????1 设计内容???????????????????????????????1 设计原理???????????????????????????????1 串行通信的基本概念????????????????????????1数据传输方式????????????????????????1 波特率????????????????????????????2 误码率????????????????????????????2 串行通信的基本方式??????????????????????2 异步串行通信标准接口???????????????????????2 异步通信的控制时钟????????????????????????3 全双工串行通信模块UART ?????????????????????4 二、系统设计方案??????????????????????????????6 顶层逻辑设计图???????????????????????????6 设计说明??????????????????????????????6单元程序设计及仿真分析???????????????????????7 三、单元程序设计及仿真分析?????????????????????????7 系统时钟50分频???????????????????????????8 1MHz时钟1M分频???????????????????????????8 波特率产生模块????????????????????????????9 地址寻址模块电路图?????????????????????????10 数据接收模块????????????????????????????11 数据发送模块电路图?????????????????????????12 LED 显示模块???????????????????????????13 ROM数据存储模块???????????????????????????14 四、系统原理图设计及仿真分析????????????????????????15 五、硬件实验结果及时序分析结果?????????????????????16 六、总结??????????????????????????????????17 七、异步串行接口电路及通信系统设计下同步地接收并且保存RS-232接收端口上的串行数据；在数据发送时，UART内核模块首先依据待发送的数据和奇偶校验位的设置产生完整的发送序列，之后控制移位寄存器将序列加载到移位寄存器的内部寄存器里，最后再控制波特率发生器驱动移位寄存器将数据串行输出。
根据设计的要求，奇偶校验模块可以省略。
UART 的接收和发送过程的原理框图如下：5 异步串行接口电路及通信系统设计二系统设计方案顶层逻辑设计图UART接收模块和发送模块设计框图接收模块发送模块 6 异步串行接口电路及通信系统设计UART接收模块的功能：实时检测线路，当线路产生下降沿时，即认为有数据传输，启动接收数据进程进行接收，按从低位到高位接收数据。
UART 发送模块的功能：空闲状态，线路处于高电平；当受到发送数据指令后，拉低线路一个数据的时间T，接着数据按低位到高位一次发送，数据发送完毕后，接着发送停止位，一帧数据发送结束。
设计说明整个串行通信系统8个模块构成：1个50分频器cnt50、1个1M 分频器cnt_1M、1个用于产生16倍波特率的模块325分频器clkdiv325、1个并转串UART数据接收模块dyzrx、1个串转并UART数据发送模块dyztx、1个LED显示模块dyz_disp、1个自建ROM 模块rom123以及它的地址寻址模块adress1 。
其中，dyzrx和dyztx为UART 核心模块。
实验室用FPGA上的晶振产生一个频率为50MHz的信号，该时钟信号通过模块cnt50和cnt_1M，得到1Hz的时钟信号，该时钟信号作为adress1、rom123的控制时钟和dyztx的wrsig(写控制)信号。
同时，让50MHz的信号通过模块clkdiv325，得到一个16倍波特率的收发时钟频率，它控制数据收发模块dyzrx和dyztx的数据收发以及显示模块dyz_disp的显示。
整个通信系统实现的功能为：当时钟上升沿到来的时候，PC机端接收来自串口调试助手的rx的数据并将其显示，即实现与PC 机的通信；在FPGA 端，发送的数据来自于rx串转并后的dataout的值，并将该值送给adress1，利用地址寻址得到ROM123内对应存储位置的数据，其中ROM123内的数据量为256，编程设置ROM123内的地址自增启动信号为“11”。
即当小助手发送“11”的时候将启动adress1模块寻址读数，并将“11”显示在选中的数码管上，与此同时，在满足波特率的时钟作用下地址模块将自动连续发送ROM123的存储数据，发送结束之后将结束判断数据显示在FPGA端上。
7 异步串行接口电路及通信系统设计三单元程序设计及仿真分析系统时钟50分频模块将系统的标准50HZ时钟50分频产生1Mhz的时钟，为时钟分频的一个过度模块，为产生1HZ的时钟奠基。
电路原理图和模块图如下所示：cnt50clkclkoutinst4其时序仿真图如下：可见实现了对时钟的50分频的功能。
1MHz 时钟1M分频把1MHz时钟分为1HZ，RTL电路原理图及模块图如下，将上述的1MHz 的时钟分频为1Hz的时钟信号。
cnt_1Mclkclkout 8 inst5 异步串行接口电路及通信系统设计时序仿真图如下：于分频的设置导致不能明显地看到分频的效果，但其正确性是毫无疑问的。
波特率产生模块直接将系统的50MHz时钟325分频产生最接近16倍9600波特率的信号。
其模块图和RTL原理图如下：clkdiv325clkclkoutinst1 时序仿真图如下：跟上一情况一样于分的次数太大无法看到明显的时序图。
9异步串行接口电路及通信系统设计地址寻址模块电路图将接收的数据串转并成为地址寻址信号，用以对我们自建的ROM123里面的数据进行寻址读数，adress[7..0]后面即接的是ROM123的adress[7..0]。
其RTL原理图和模块图如下：adress1clkdata[7..0]adress[7..0]inst3 时序仿真图如下：可见只要我们给与data一个“11”的启动值，寻址模块遍可以不停滴连续从0到255寻址继而读数，仿真效果很理想。
10 异步串行接口电路及通信系统设计数据接收模块目的在于把接收到的数据通过锁存后转换成可以输给译码电路译码显示。
其RTL原理图和模块图如下：Mux8Add0+cnt~[7..0]rxfallprocess_1~0re ceiveMux9cnt[7..0]receive~1rdsig~reg0rd sigMux7rdsig~0Mux10dataout[7..0]~reg0dataout[7..0]Mux11Mux6Mux12Mux13M ux5Mux14Mux15Mux16Mux4Mux17Mu x3Mux2Mux1Equal0=rxbufrxclkreceive~ 0process_0~0idleMux0idle~0 dyzrxclkrxdataout[7..0]rdsiginst8时序仿真图如下：可见在时钟和rdsig、idle有效的情况下数据能正确转换到datadout，后面续借显示部分的电路即可以显示出十六进制的数值。