51单片机大容量数据存储器的扩展解读
MCS-51单片机存储器的扩展
第八章MCS-51单片机存储器的扩展第一节MCS-51单片机存储器的概述(一)学习要求1、熟悉MCS-51 单片机的系统总线及系统总线扩展结构2、掌握常用的片选方法：线选法和全地址译码法。
（二）内容提要1、三总线的扩展方法单片机内资源少，容量小，在进行较复杂过程的控制时，它自身的功能远远不能满足需要。
为此，应扩展其功能。
MCS-51单片机的扩展性能较强，根据需要，可扩展。
三总线是指地址总线、数据总线、控制总线。
1）地址总线MCS-51 单片机地址总线宽度为16 位，寻址范围为64K。
地址信号：P0 作为地址线低8 位，P2 口作为地址线高8 位。
2）数据总线MCS-51 单片机的数据总线宽度为8 位。
数据信号：P0 口作为8 位数据口，P0 口在系统进行外部扩展时与低8 位地址总线分时复用。
3）控制总线主要的控制信号有/WR 、/RD 、ALE 、/PSEN 、/EA 等。
2、系统的扩展能力MCS-51 单片机地址总线宽度为16 位，因此它可扩展的程序存储器和数据存储器的最大容量是64K（２１６）。
１）线选法线选法就是将多余的地址总线（即除去存储容量所占用的地址总线外）中的某一根地址线作为选择某一片存储或某一个功能部件接口芯片的片选信号线。
一定会有一些这样的地址线，否则就不存在所谓的“选片”的问题了。
每一块芯片均需占用一根地址线，这种方法适用于存储容量较小，外扩芯片较少的小系统，其优点是不需地址译码器，硬件节省，成本低。
缺点是外扩器件的数量有限，而且地址空间是不连续的。
２）全地址译码法由于线选法中一根高位地址线只能选通一个部件，每个部件占用了很多重复的地址空间，从而限制了外部扩展部件的数量。
采用译码法的目的是减少各部件所占用的地址空间，以增加扩展部件的数量。
３）译码器级连当组成存储器的芯片较多，不能用线选法片选，又没有大位数译码器时，可采用多个小位数译码器级连的方式进行译码片选．４）译码法与线选法的混合使用译码法与线选法的混合使用时，凡用于译码的地址线就不应再用于线选，反之，已用于线选的地址线就不应再用于译码器的译码输入信号．（三）习题与思考题1. 简要说明MCS-51 单片机的扩展原理。
MCS-51单片机大容量数据存储器扩展板设计
Ｋｅ ｙ ｗｏｒ ｄ ｓ： ＭＣＳ一５１ ， ｄａ ｔ ａ ｍｅｍＯｒ Ｖ， Ｆ ２ ９Ｃ５１ ００ ４， ｅｘ ｐａ ｎｓ ｉ ｏｎ ｂｏ ａｒ ｄ
Ｆ ２ ９ Ｃ５ １ ０ ０ ４作 为 扩展 存 储 体 。将 数 据 线 和 地 址 线 合 并使 用 ， 对 Ｆ ２ ９ Ｃ ５ １ ０ ０ ４进 行 分 页访 问 ， 解 决 了单 片 机 存储 单 元 及 端 口
不 足 的 问题 ， 释放 了 Ｉ ／ ０ 口。 文 中 以扩 展 ８ ＭＢ的 数 据 存储 器 为例 ， 给 出 了单 片机 扩展 板 的硬 件 电路 和软 件 程 序 。 关键词 ： Ｍ Ｃ Ｓ 一 ５ １ ， 数据存储器 ， Ｆ ２ ９ Ｃ ５ １ ０ ０ ４ ， 扩 展 板
Байду номын сангаас
ＭＣ Ｓ 一 ５ １单 片 机 对 数 据存 储 器 的 扩 展通 常采 用 数 据 总线 和 地址 总线 ， 即Ｐ ０口和 Ｐ ２ 口来 完 成 ， 最大寻址空间可达 ６ ４ Ｋ Ｂ。 随 着单片机应用领域的推广和不断扩大 ， 特 别 是 在 ＧＰ Ｓ数 据 采集
输 出 并 存 放 在 锁 存 器 中备 用 。 Ａ １ ８ 将 锁 存 器 直 接挂 在 数 据 总 线 上 ，并 为其 安 排 一 个 ｌ ／ Ｏ 口地 Ａ １ ６ Ａ １ ５
《 工 业 控 制 计算 机 》 ２ ０ １ ３年 第 ２ ６卷 第 １ 期
ＭＣ Ｓ 一 ５ １ 单片机大容量数据存储器扩展板设计
Ｄｅ ｓ ｉ ｇｎ ｏ ｆ Ｌ ａ ｒ ｇｅ — ｃ ａ ｐ ａ ｃ ｉ ｔ ｙ Ｄａ ｔ ａ Ｍｅ ｍｏ ｒ ｙ Ｅ ｘ ｐ ａ ｎ ｓ ｉ ｏ ｎ Ｂ ｏ ａ ｒ ｄ Ｂａ ｓ ｅ ｄ ｏ ｎ ＭＣＳ－ ５ １ ＭＣＵ
单片机内部RAM的扩展
STC单片机内部扩展RAM的应用作者：郭天祥来源：原创更新时间：2008-11-27 21:19:35 浏览次数：5803RAM是用来在程序运行中存放随机变量的数据空间，51单片机默认的内部RAM只有128字节，52单片机增加至256字节，STC89C52增加到512字节，STC89C54、55、58、516等增加到1280字节，对于编程者来说，一个芯片的RAM越多，写起程序来就越容易得心应手，不会总考虑RAM不够用而担心这担心那，连过多的变量都不敢定义。
在前面我们写程序时曾讲到过，如果定义一个变量后，不对这个变量进行初始化，这个变量默认的初值就是0，其实这个结论是需要一定的条件的，在用KEIL编写程序时，总程序中所有变量占用的字节之和小于128字节，并且存储器模式为small模式的前提下，对定义的变量不进行初始化时，编译器会默认将变量值设定为0。
一旦程序中的总变量超过128字节，必须对所有变量进行初始化，否则，没有被初始化的变量默认值将是不确定的。
当变量总和超过128字节时，必须还要在编译器中重新设定存储器的存储模式，存储器模式一共有3种，分别为small、compact和large模式，在KEIL编译器中有选项可进行选择，选项表如图4.4.1所示。
它决定了没有明确指定存储类型的变量、函数参数等数据的默认存储区域。
如果在某些函数中需要使用非默认的存储模式，也可以使用关健字直接说明。
下面对这三种模式分别做介绍。
1. small模式small模式中，所有缺省变量参数均装入单片机内部128字节RAM中，当定义类似如：uchar a; float b;等变量时，这些变量都装入内部128字节RAM中。
使用该模式的优点是访问速度快，缺点是空间有限，而且是对堆栈的空间分配比较少，难以把握，碰到需要递归调用的时候需要小心。
所以这种模式只适用于小程序。
2. compact模式compact模式中，所有缺省变量均位于单片机内部256字节RAM中，和在small模式中使用关健字pdata 来定义变量的效果相同，如：uchar pdata a[100];在该种模式下，程序总变量不得超过256字节，对于只有128字节的单片机，使用此模式定义变量超过128字节时，程序将出错。
单片机存储器扩展
单片机存储器扩展在单片机的应用中，常常会遇到内部存储器容量不足的情况。
这时候，就需要对单片机的存储器进行扩展，以满足系统对存储容量的需求。
单片机的存储器可以分为程序存储器和数据存储器。
程序存储器用于存储单片机运行的程序代码，而数据存储器则用于存储程序运行过程中的数据。
当单片机内部的存储器无法满足应用需求时，就需要通过外部扩展来增加存储容量。
在进行存储器扩展之前，我们需要了解单片机的存储器寻址方式。
不同的单片机可能有不同的寻址方式，但通常都包括直接寻址、间接寻址和变址寻址等。
了解寻址方式对于正确进行存储器扩展至关重要。
对于程序存储器的扩展，常用的方法是使用外部只读存储器（ROM），如 EPROM（可擦除可编程只读存储器）、EEPROM（电可擦除可编程只读存储器）等。
扩展时，需要将外部 ROM 与单片机的地址总线、数据总线和控制总线正确连接。
地址总线用于指定存储器的地址，数据总线用于传输数据，控制总线则用于控制存储器的读写操作。
以常见的 8051 单片机为例，它的地址总线为 16 位，可以寻址64KB 的存储空间。
如果要扩展 32KB 的程序存储器，我们可以选用一片容量为 32KB 的 EPROM 芯片，如 27256。
将 EPROM 的地址线 A0A14 与单片机的地址总线 A0 A14 相连，数据线 D0 D7 与单片机的数据总线 D0 D7 相连。
控制总线中的片选信号（CS）通常通过地址译码器来产生，以确保在特定的地址范围内选中该 EPROM 芯片。
在数据存储器的扩展方面，常用的是外部随机存取存储器（RAM），如静态 RAM（SRAM）和动态 RAM（DRAM）。
SRAM 速度较快，但价格相对较高；DRAM 价格较低，但需要不断刷新。
同样以 8051 单片机为例，如果要扩展 8KB 的数据存储器，可以选用一片 6264 SRAM 芯片。
连接方式与程序存储器扩展类似，地址线和数据线分别与单片机的对应总线相连。
四 MCS-51单片机存储器系统扩展
74LS373引脚
1、控制位OE： OE=0时，输出导通 2、控制位G： 接ALE 3、Vcc=+5V 4、GND接地
1 74LS373为8D锁存器，其主要特点在于：
控制端G为高电平时，输出Q0～Q7复现输入D0～ D7的状态；G为下跳沿时D0～D7的状态被锁存在Q0 ～Q7上。
MOV DPTR, #0BFFFH ;指向74LS373口地址
MOVX A, @DPTR ;读入
MOV @R0， A
;送数据缓冲区
INC R0
;修改R0指针
RETI
;返回
用74LS273和74LS244扩展输入输出接口
地址允许信号ALE与外部地址锁存信号G相连；
单片机端的EA与单片机的型号有关;
存储器端的CE与地址信号线有关。
P... 2.7 P2.0
ALE 8031
P... 0.7 P0.0
EA
PSEN
外部地址
G
锁存器
I...7
O... 7
I0 O0
A... 15
CE
A8
外部程序
存储器
A... 7 A0
D7. . . D0 OE
6264的扩展电路图
图中CS（CE2）和CE引脚均为6264的片选信号，由于该扩展电路 中只有一片6264，故可以使它们常有效，即CS（CE2）接+5V ，CE接地。6264的一组地址为0000H～1FFFH。
存储器地址编码
SRAM6264：“64”—— 8K×8b = 8KB 6264有13根地址线。 地址空间： A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 最低地址： 0 0 0 0 0 0 0 0 0 0 0 0 0 0000H 最高地址： 1 1 1 1 1 1 1 1 1 1 1 1 1 1FFFH MCS-51单片机寻址范围：64KB 26×210 = 216即16位地址线 地址空间： A15A14A13A12A11A10A9A8A7······A0 单片机
51单片机外扩RAM
单片机外部RAM扩展模块MCS-51系列单片机外部RAM为64K，在一些特殊场合下，远不能满足需要，本文就AT89C51讨论MCS-51系列单片机大容量RAM的扩首先介绍128K随机读取RAM HM628128。
HM628128是32脚双列直插式128K静态随机读取RAM，它具有容量大、功耗低、价格便宜、集成度高、速度快、设计和使用方便等特点。
如若在系统中加入掉电保护电路，保护数据有很高的可靠性，可以和EEPROM相媲美。
技术特性：（1）最大存取时间为120ns；（2）典型选通功耗75mW；典型未选通功耗10uW；（3）使用单一5V电源供电；（4）全静态存储器，不需要时钟及时序选通信号；（5）周期时间与存取时间相等；（6）采用三态输出电路，数据输入和输出端公用；图6 HM628128外部引脚（7）所有输入和输出引脚均与TTL电平直接兼容；（8）有两个片选端，适合于低功耗使用，即为了保存信息，用电池作为后备电源。
保存信息的最低电源电压Vcc=2V。
引脚安排及功能表：图6是HM628128的外部引脚排列图，各引脚名称及功用分别如下：A0～A16是17条地址线；I/O0～I/O7是8条双向数据线；CS1是片选1，低电平有效，CS2是片选2，高电平有效；WR是写控制线，当CS1为低电平，CS2为高电平时，WR的上升沿将I/O0～I/O7上的数据写到A0～A16选中的存储单元中；OE是读出允许端，低电平有效。
HM628128的功能表如表3所示。
其中，H表示高电平，L表示低电平，X表示任意状态由于AT89C51直接外部RAM容量为64K，地址线为16条，其中低8位地址和数据分时复用，因此需要外部地址锁存器和ALE锁存信号来锁存低8位地址。
又由于AT89C51的外部数据和外设地址通用，若扩展外设必然占用数据地址。
因此本系统采用P2.7（A15）口来区分数据和外设：当P2.7（A15）口为高电平时，选择外部数据；P2.7（A15）口为低电平时，则为外设。
51单片机实验-实验五 存储器扩展实验
实验5 存储器扩展实验一、实验目的1.掌握PC存储器扩展的方法。
2.熟悉6264芯片的接口方法。
3.掌握8031内部RAM和外部RAM的数据操作二、实验设备PC机、星研Star16L仿真器系统+仿真头PODPH51(DIP)、EL-Ⅱ型通用接口板实验电路，PROTEUS仿真软件。
三、实验仿真：1）proteus仿真电路图2）实验程序;NAME T7_1_RAMORG 0000HSTART: MOV DPTR,#7000H ;起始地址送DPTRLOOP1: MOV A,#00H ;置数据初值LOOP: MOVX @DPTR,AADD A,#01H ;数据加一INC DPTR ;地址加一MOV R0,DPHCJNE R0,#80H,LOOP ;数据是否写完,没写完则继续SS: SJMP SSEND3）仿真结果运行上面的程序，由于设定起始地址为7000，而P2.0~P2.4分别作为地址线A8~A12，P2.5~P2.7分别接74ls138的ABC三个口，且38译码器的Y2接6264-U3的片选口CE，与接6264-U4的片选口CE，所以此时CBA为011，则选择的存储器为U4，将00~FF这组数据分别送到U4的以7000H为起始地址的单元中，并循环放置（即proteus仿真结果中的1000H 地址）；若将程序中的起始地址改为5000H，检验是否写完数据的数值#80H改为#60H，则此时CBA为010，此时选择的是U3存储器，结果与选择U4时一样。
证明这些地址都可用，如果不可用，则在写入数据时所有地址单元中的数值保持为FF。
四、实验台操作1）接线实验台已将内部线路接好，可用地址范围为4000~7FFFH2）实验结果实验结果基本与仿真结果一致。
第8章 单片机存储器扩展
译码法的另一个优点是若译码器输出端留 有剩余端线未用时，便于继续扩展存储器或I/O 口接口电路。
译码法和线选法不仅适用于扩展存储器(包 括外RAM和外ROM)，还适用于扩展I/O口(包括各 种外围设备和接口芯片)。
译码有两种方法：部分译码法和全译码法。
部分译码：存储器芯片的地址线与单片机系统的地址线顺 次相接后，剩余的高位地址线仅用一部分参加译码。部分 译码使存储器芯片的地址空间有重叠，造成系统存储器空 间的浪费。 部分译码法的一个特例是线译码。所谓线译码就是 直接用一根剩余的高位地址线与一块存储器芯片的片选 信号CS相连，同时通过非门与另一块存储器芯片的片选 信号CS相连。 全译码：存储器芯片的地址线与单片机系统的地址线顺次 相接后，剩余的高位地址线全部参加译码。这种译码方法 存储器芯片的地址空间是唯一确定的，但译码电路相对复 杂。
2 2764
8031
CE GND
EA Vss
上图为8XX51单片机扩展单片程序存储器2764的电路 图。
其8个重叠的地址范围为如下： 0000000000000000~0001111111111111，即：0000H~1FFFH； 0010000000000000~0011111111111111，即：2000H~3FFFH； 0100000000000000~0101111111111111，即：4000H~5FFFH； 0110000000000000~0111111111111111，即：6000H~7FFFH； 1000000000000000~1001111111111111，即：8000H~9FFFH； 1010000000000000~1011111111111111，即：A000H~BFFFH； 1100000000000000~1101111111111111，即：C000H~DFFFH； 1110000000000000~1111111111111111，即：E000H~FFFFH。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
郑州航空工业管理学院《单片机原理与应用》课程设计说明书10 级自动化专业 1006112 班级题目51单片机大容量数据存储器的系统扩展姓名杨向龙学号100611234指导教师王义琴职称讲师二О一三年六月十日目录一、51单片机大容量数据存储器的系统扩展的基本原理 (4)二、设计方案 (4)三、硬件的设计 (5)3.1 系统的硬件构成及功能 (5)3.2硬件的系统组成 (5)3.2.1、W241024A (5)3.2.2、CPLD的功能实现 (5)3.2.3、AT89C52简介 (6)3.2.4、SRAM的功能及其实现 (9)3.3、基本单片机系统大容量数据存储器系统扩展 (9)五、结论 (13)六、参考资料 (13)51单片机大容量数据存储器的系统扩展摘要：在单片机构成的实际测控系统中，仅靠单片机内部资源是不行的，单片机的最小系统也常常不能满足要求，因此，在单片机应用系统硬件设计中首先要解决系统扩展问题。
51单片机有很强的外部扩功能, 传统的用IO口线直接控制大容量数据存储器的片选信号的扩展系统存在运行C51编译的程序时容易死机的缺点。
文中介绍了一种改进的基于CPLD的51系列单片机大容量数据存储器的扩展方法，包括硬件组成和软件处理方法。
关键字：W241024A、CPLD、AT89C52、SRAM一、51单片机大容量数据存储器的系统扩展的基本原理MCS-51 单片机系统扩展时，一般使用P0 口作为地址低8位（与数据口分时复用），而P2口作为地址高8位，它共有16根地址总线，最大寻址空间为64KB。
但在实际应用中，有一些特殊场合，例如，基于单片机的图像采集传输系统，程控交换机话单的存储等，需要有大于64KB 的数据存储器。
二、设计方案在以往的扩展大容量数据存储器的设计中，一般是用单片机的IO口直接控制大容量数据存储器的片选信号来实现，但是这种设计在运行以C51编写的程序（以LARGE 方式编译）时往往会出现系统程序跑飞的问题，尤其是在程序访问大容量数据存储器（如FLASH）的同时系统产生异常（如中断），由于此时由IO 口控制的片选使FLASH 被选中而SRAM 无法被选中，堆栈处理和函数参数的传递无法实现从而导致程序跑飞的现象。
文章介绍一种基于CPLD 的大容量数据存储器的扩展系统，避免了上述问题的产生，提高了扩展大容量数据存储器系统的可靠性。
该系统MCU 采用89C52，译码逻辑的实现使用了一片EPM7128 CPLD 芯片，系统扩展了一片128K 的SRAM，一片4M 字节的NOR FLASH，以上芯片均为5V 供电。
第三节硬件设计3.1 系统的硬件构成及功能W241024A是128K ×8 位的静态RAM，共需17 根地址线，其A0~A7 接经CPLD 锁存输出的A0~A7,A8~A14 接89C52 的A 8 ~ A 1 4 ，A 1 5 、A 1 6 分别接C P L D 输出的S R A M _ A 1 5 、SRAM_A16；M29F032D是4M ×8 位的NOR 型FLASH，共需22 根地址线。
A0~A14 的接法与W241024A 的相同，A15~A21接经CPLD 锁存输出AL15~AL21；所有数据存储器的读写控制线与M C U 相应的读写控制线相连。
S R A M 和F L A S H 的片选信号由C P L D 内部译码产生：/ C S _ S R A M 接S R A M 的片选，/ C S _ F L A S H 接F L A S H 的片选。
3.2硬件的系统组成3.2.1、W241024AW 2 4 1 0 2 4 A 是1 2 8 K x 8 位的静态R A M，共需1 7 根地址线，其A O - A 7 接经 C P L D 锁存输出的 A O - A 7 , A 8 - A 1 4 接8 9 C 5 2 的A 8 - A 1 4 , A 1 5 , A 1 6 分别接C P L D输出的S R A M- A 1 5 , SRAM-A16; M 2 9 F O 3 2 D 是4 M x 8 位的N O R型F L A S H ，共需2 2 根地址线。
A O - A 1 4 的接法与W 2 4 1 0 2 4 A 的相同，A 1 5 - A 2 1接经 C P L D 锁存输出的A L 1 5 - A L 2 1 ; 所有数据存储器的读写控制线与M C U相应的读写控制线相连。
S R A M 和 F L A S H的片选信号由 C P L D内部译码产生: / C S - S R A M 接S R A M 的片选，/ C S - F L A S H接 F L A S H的片选。
3.2.2、CPLD的功能实现CPLD就是复杂可编程逻辑器件复杂可编程逻辑器件（CPLD）。
CPLD提供了非常好的可预测性，因此对于关键的控制应用非常理想。
CPLD主要是由可编程逻辑宏单元(MC，Macro Cell)围绕中心的可编程互连矩阵单元组成。
其中MC 结构较复杂，并具有复杂的I/O单元互连结构，可由用户根据需要生成特定的电路结构，完成一定的功能。
由于CPLD内部采用固定长度的金属线进行各逻辑块的互连，所以设计的逻辑电路具有时间可预测性，避免了分段式互连结构时序不完全预测的缺点。
使用CPLD 器件可以提高系统设计的灵活性，并且可以简化电路设计，节省很多常规电路中的接口器件和I/O 口线。
系统将单片机的地址线、各种控制和状态信号均引入CPLD，实现系统的地址译码和部分I/O 控制。
系统中C P L D 采用的是MAX7000 系列的EPM7128STC100 －10。
AL15~AL22 为系统锁存出来的高8 位地址，该地址锁存器的地址为：0x7F00；状态缓冲器地址为：0x7F20，通过状态缓冲器可以读取FLASH 的当前状态，判断FLASH 当前状态是忙还是空闲，如果应用系统中还有其它状态信号可以接至该状态缓冲器的输入端。
/CS2~/CS7 可以用作其他器件的片选。
3.2.3、AT89C52简介89C52是美国ATMEL公司生产的低电压,高性能CMOS8位单片机,片内含8Kbytes的可反复擦写的只读程序存储器和256byte的随机数据存储器,器件采用ATMEL公司高密度\非易失性存储技术生产,与标准的51指令系统以8052产品引脚兼容,片内置通用8位中央处理器和FLASH存储单元,功能强大89C52单片机适合于许多较为复杂控制应用场合.主要性能参数:.与MCS-51产品指令和引脚完全兼容.8K字节可重擦写FLASH闪速存储器.1000次擦写周期.全静态操作:0Hz-24 Hz.三级加密程序存储器.256*8字节内部RAM .32个可编程I/O口线.3个16位定时/计数器.8个中断源.可编程串行UART通道.低功耗空闲和掉电模式功能特性概述:AT89C52提供以下标准功能:8K字节FLASH闪存存储器,256字节内部RAM,32个I/O口线,3个16位定时/计数器,一个6向量两极中断结构,一个全双工串行通信口,片内振荡器及时钟电路.同时,AT89C52可降至0 Hz的静态逻辑操作,并支持两种软件可选的节电工作模式:空闲方式停止CPU的工作,但允许RAM,定时/计数器,串行通信口及中断系统继续工作。
掉电方式保存RAM中的内容,但振荡器停止工作并禁止其它所有部件工作直到下一个硬件复位。
引脚功能说明．vcc:电源电压．GND:地．P0口:P0口是一组8位漏极开路型双向I/O口,也即地址/数据总线复用口。
作为输出口用时，每位能吸收电流的方式8个TTL逻辑门电路，对端口P0写“1”时，可作为高阻抗输入端用。
在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低８位）和数据复用，在访问期间激活内部上拉电阻。
在FLASH编程时，P0口接收指令字节,而在程序校验时,输出指令字节,校验时,要求外接上拉电阻。
．P1口：P1是一个带内部上拉电阻的8位双向I/O口，P1的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。
对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口。
作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时输出一个电流。
．P2口：P2是一个带有内部上拉电阻的双向I/O口,P2的输出缓冲级可驱动(吸收或输出电流)4个TTL逻辑门电路。
对端口P2写“1”，通过内部的上拉电阻把端口拉倒高电平，此时可作输入口，作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流。
在访问外部程序存储器或16位地址的外部数据存储器时，P2口送出高8位地址数据。
在访问8位地址的外部数据存储器时，P2口输出P2锁存器的内容。
FLASH编程或校验时，P2亦接收高位地址和一些控制信号。
．P3口：P3口是一组带有内部上拉电阻的双向8位I/O。
P3口输出缓冲级可驱动4个TTL逻辑门电路。
对P3口写“1”时，它们被内部上拉电阻拉高并可作为输入端口。
此时，被外部拉低的P3口将用上拉电阻输出电流。
P3口除了作为一般的I/O线外，更重要的用途是它的第二功能端口引脚第二功能P3.0 RXD(串行输入口)P3.1 TXD(串行口输出口)P3.2 INT0 (外中断0)P3.3 INT1(外中断1)P3.4 T0(定时/计数器0)P3.5 T1(定时/计数器1)P3.6 WR(外部数据存储器写选通)P3.7 RD(外部数据存储器选通)．RST：复位输入，当振荡器工作时，RST引脚出现两个机器周期以上高电平将使单片机复位。
．ALE／PROG：当访问外部程序存储器或数据存储器时，ALE输出脉冲用于所村地址的8位字节。
一般情况下，ALE仍以时钟振荡频率的1/6输出固定的脉冲信号，因此它可对外时钟或用于定时目的。
要注意的是：每当访问外部数据存储器时将跳过一个ALE脉冲。
．PSEN：程序储存允许输出是外部程序存储器的读选通信号，当AT89C52由外部程序存储器取指令时，每个机器周期两次有效，即输出两个脉冲。
在此期间，当访问外部数据存储器，将跳过两次PSEN信号。
．EA／VPP外部访问允许。
欲使CPU仅访问外部程序存储器，EA端必须保持低电平。
．XTAL1：振荡器反向放大的及时内部时钟发生器的输入端。
．XTAL2：振荡器反向放大的输出端。
．特殊功能寄存器：在AT89C52片内存储器中，80H-FFH共128个单元为特殊功能寄存器。
AT89C52除了与AT89C51所有的定时/计数器和定时/计数器外，还增加了一个定时/计数器2。
定时/计数器2的控制和状态位位于T2CON T2MOD，寄存器对是定时器2在16位捕捉或16位自动重装方式下捕捉/自动重装载寄存器。