微机原理 CH4(1)
合集下载
微机原理ch4-1
地址总线AB 微处 理器 8086 存储器 RAM 存储器 ROM I/O 接口 控制总线CB 数据总线DB
外围设备
最基本的RAM芯片2114
2114为1K×4容量的RAM
A6 A5 A4 A3 A0 A1 A2 CS GND Vcc A7 A8 A9 I/O1 I/O2 I/O3 I/O4 WE
CS D7 D6 D5 D4 D3
2764的引线 2764是8K×8bit的EPROM芯 片。 • A0～A12为13条地址信号线， 芯片的容量为8K个单元。 • D0～D7为8条数据，每个存 贮单元存放一个字节。 • CS 为输入信号。 • OE 输出允许信号。 • PGM 为编程脉冲输入端。 • Vpp 编程电源(+25V)
2)只读存储器ROM (1) 掩膜ROM 利用掩膜工艺制造的存储器，程序和数据在制造
器件过程中已经写入，一旦做好，不能更改。大量生
产时，成本很低。例如，键盘的控制芯片。 (2) 可编程ROM 可编程ROM简称PROM(Programable ROM)。PROM由 厂家生产出的“空白”存储器，根据用户需要，利用
特殊方法写入程序和数据，即对存储器进行编程。但
只能写入一次，写入后信息是固定的，不能更改。它
类似于掩膜ROM，适合于批量使用。
3) 可擦除PROM
EPROM(Erasable Programable ROM)
可由用户按规定的方法多次编程，如编程之后想修 改，可用紫外线灯制作的擦除器照射7～30分钟左右， 使存储器复原，用户可再编程。这对于专门用途的研制 和开发特别有利，因此应用十分广泛。 4) 电可擦PROM EEPROM (Electrically Erasable PROM) 这种存储器能以字节为单位擦除和改写，而且不需 把芯片拔下插入编程器编程，在用户系统即可进行。随 着技术的进步，EEPROM的擦写速度将不断加快，将可作 为不易失的RAM使用。
外围设备
最基本的RAM芯片2114
2114为1K×4容量的RAM
A6 A5 A4 A3 A0 A1 A2 CS GND Vcc A7 A8 A9 I/O1 I/O2 I/O3 I/O4 WE
CS D7 D6 D5 D4 D3
2764的引线 2764是8K×8bit的EPROM芯 片。 • A0～A12为13条地址信号线， 芯片的容量为8K个单元。 • D0～D7为8条数据，每个存 贮单元存放一个字节。 • CS 为输入信号。 • OE 输出允许信号。 • PGM 为编程脉冲输入端。 • Vpp 编程电源(+25V)
2)只读存储器ROM (1) 掩膜ROM 利用掩膜工艺制造的存储器，程序和数据在制造
器件过程中已经写入，一旦做好，不能更改。大量生
产时，成本很低。例如，键盘的控制芯片。 (2) 可编程ROM 可编程ROM简称PROM(Programable ROM)。PROM由 厂家生产出的“空白”存储器，根据用户需要，利用
特殊方法写入程序和数据，即对存储器进行编程。但
只能写入一次，写入后信息是固定的，不能更改。它
类似于掩膜ROM，适合于批量使用。
3) 可擦除PROM
EPROM(Erasable Programable ROM)
可由用户按规定的方法多次编程，如编程之后想修 改，可用紫外线灯制作的擦除器照射7～30分钟左右， 使存储器复原，用户可再编程。这对于专门用途的研制 和开发特别有利，因此应用十分广泛。 4) 电可擦PROM EEPROM (Electrically Erasable PROM) 这种存储器能以字节为单位擦除和改写，而且不需 把芯片拔下插入编程器编程，在用户系统即可进行。随 着技术的进步，EEPROM的擦写速度将不断加快，将可作 为不易失的RAM使用。
《计算机组成原理》ch4 指令系统
12.07.2021
二地址指令
操作码
地址码 1 地址码 2
1100 0000 ～ 1111 1011
零地址指令
操作码
1111 1100 0000 0000 ～ 1111 1100 0000 1111
整理课件
16
4.3 寻址方式
寻址方式:当采用地址指定方式时,形成操 作数或指令地址的方式.
指令寻址方式
操作码：表示指令的操作性质（唯一性/无 二义性）
指令的操作码OP表示该指令应进行什么性质的操 作，如进行加法、减法、乘法、除法、取数、存数
等等。不同的指令用操作码字段的不同编码来表示， 每一种编码代表一种指令。
➢ 固定长度操作码：便于译码，扩展性差
➢ 可变长度操作码：能缩短指令平均长度
地址码：反映操作数地址或操作数
供的指令足够使用，而不必用软件来实现。完备性要求 指令系统丰富、功能齐全、使用方便。
有效性 利用该指令系统所编写的程序能够高效率的运
行。高效率主要表现在程序占据存储空间小、执行速度 快。
规整性 规整性包括指令系统的对称性、匀齐性、指令
格式和数据格式的一致性。
➢ 对称性指在指令系统中所有的寄存器和存储器单元都可同等对待， 所有的指令都可使用各种寻址方式；
第4章 指令系统
12.07.2021
整理课件
1
主要内容
指令系统基本概念 指令格式 寻址方式 典型指令类型
12.07.2021
整理课件
2
4.1 指令系统基本概念
指令、指令系统、程序 机器指令的特点 CISC和RISC
12.07.2021
整理课件
3
指令在计算机系统中的地位
（1）是软件和硬件分界面的一个主要标志
微处理器及接口技术-CH4
时钟信号 仲裁信号 地址信号 控制信号 写数据 读数据 响应信号
AHB总线的接口信号
除了时钟与仲裁信号之外，其余的信号皆通过多路器传送。
AHB总线的互连
在AHB总线上，一次 完整的传输可以分成两个 阶段：地址传送阶段与数 据传送阶段。地址传送阶 段传送的是地址与控制信 号，这个阶段只持续一个 时钟周期，在HCLK 的上 升沿数据有效，所有的从 模块都在这个上升沿采样
传输地址的信号线的数目为地址总线宽度，如8位、
16位、32位、64位等
--数据总线宽度在很大程度上决定了计算机总线的性能
--地址总线的宽度则决定了系统的寻址能力
总线带宽(bus band width) :表示单位时间内总线能传送 的最大数据(bit)量，因此可以用“总线速率×总线宽度/8”来
表示
例：某32位的数据总线，其时钟频率为8.33MHz，该 总线的一个存取周期（即进行一次数据传送）为3个时钟
异步总线时序
一、特点 二、优点 三、缺点
地址信号
系统中没有统一的时钟源，模块之间依靠各种联络（握手）信号进行通信， 以确定下一步的动作。
传输可靠性高，适应性强 控制复杂，交互的联络过程会影响系统工作速度 ① 准备好接收 （M发送地址信号）
主设备（接收 端）联络信号 从设备（发送 端）联络信号 数据信号
地址信息。
支持多个主控制器（最 多16个模块）；
数据传送阶段传送的是读或写的数据和响应信号，这一阶段可以持续一个或几个时钟 周期。当数据传送无法在一个时钟周期完成时，可以通过HREADY 信号来延长数据传送周 期，HREADY信号为低电平时，表示传输尚未结束，于是就在数据传送阶段中加入等待周 期，直到HREADY信号为高电平为止。
AHB总线的接口信号
除了时钟与仲裁信号之外，其余的信号皆通过多路器传送。
AHB总线的互连
在AHB总线上，一次 完整的传输可以分成两个 阶段：地址传送阶段与数 据传送阶段。地址传送阶 段传送的是地址与控制信 号，这个阶段只持续一个 时钟周期，在HCLK 的上 升沿数据有效，所有的从 模块都在这个上升沿采样
传输地址的信号线的数目为地址总线宽度，如8位、
16位、32位、64位等
--数据总线宽度在很大程度上决定了计算机总线的性能
--地址总线的宽度则决定了系统的寻址能力
总线带宽(bus band width) :表示单位时间内总线能传送 的最大数据(bit)量，因此可以用“总线速率×总线宽度/8”来
表示
例：某32位的数据总线，其时钟频率为8.33MHz，该 总线的一个存取周期（即进行一次数据传送）为3个时钟
异步总线时序
一、特点 二、优点 三、缺点
地址信号
系统中没有统一的时钟源，模块之间依靠各种联络（握手）信号进行通信， 以确定下一步的动作。
传输可靠性高，适应性强 控制复杂，交互的联络过程会影响系统工作速度 ① 准备好接收 （M发送地址信号）
主设备（接收 端）联络信号 从设备（发送 端）联络信号 数据信号
地址信息。
支持多个主控制器（最 多16个模块）；
数据传送阶段传送的是读或写的数据和响应信号，这一阶段可以持续一个或几个时钟 周期。当数据传送无法在一个时钟周期完成时，可以通过HREADY 信号来延长数据传送周 期，HREADY信号为低电平时，表示传输尚未结束，于是就在数据传送阶段中加入等待周 期，直到HREADY信号为高电平为止。
CH4-1基本RS触发器
R S 1 Qn1Qn1 U L “不允许”
若高电平同时撤消，则状态不定。
思考：
用或非门和与非门组成的基本RS触发器 特性表和特性方程有无区别？
3、特性表和特性方程
R S Q n+1 0 0 Q n 保持 01 1 置1 10 0 置0 1 1 不用 不允许
Q n+1= S + RQ n
RS 0 约束条件
基本RS触发器的特点总结
• 有两个互补输出端、两个稳定的状态。 • 有复位（Q=0）、置位（Q=1）、保持三种功能。 • R为复位端，S为置位端，低电平或者高电平有效，
取决于触发器的结构。 • 结构简单，但输入电平直接控制输出状态，使用
不便，抗干扰能力差；R、S 之间有约束。
三、TTL集成基本触发器
R
R
S
S
Q
Q
Q
Q
二、用或非门组成的基本RS触发器
1、电路结构:由两个或非门交叉连接而成。
Q
G1 >1
R
Q
>1 G2
S
QQ RS RS
2、工作原理
Q
G1 >1
Q
>1 G2
R
S
R S 0
Qn1 Qn , Qn1 Qn “保持”
R 0, S 1 Qn1 1,Qn1 0 “置 1”
R 1, S 0 Qn1 0, Qn1 1 “置 0”
8
Q 0
2、逻辑功能
0
Q G1 &
1S
1
Q
&
G2
R0
S RQQ 0110 1001 11 00
Q 0
0状 态, R称 置0端 或复 位端
微机原理及应用-ch4
根据设计使某型计算机所具有的指令的集合便 是计算机的指令系统。 是计算机的指令系统。 • 指令的表达形式：机器码指令和汇编语言指令。 指令的表达形式：机器码指令和汇编语言指令。 ①用二进制代码表示的指令称为机器码指令或目 用二进制代码表示的指令称为机器码指令或 机器码指令 标代码指令。 标代码指令。 因为机器码指令难以记忆和编程， ②因为机器码指令难以记忆和编程，就将指令操 作功能的英文缩写作为指令的符号，称为助记符。 作功能的英文缩写作为指令的符号，称为助记符。 用助记符表示的指令便于记忆和编程，但不能被 用助记符表示的指令便于记忆和编程， 计算机直接识别和执行， 计算机直接识别和执行，必须经过汇编转换为机 器码后才能执行,汇编语言指令由此而得名 汇编语言指令由此而得名。 器码后才能执行 汇编语言指令由此而得名。
寻址方式——寻找操作数所在地址的方式。七种 寻找操作数所在地址的方式。 寻址方式 寻找操作数所在地址的方式 1. 立即数寻址 存储单元或某 个寄存器 送入AL 例： MOV AL, 05H ; 将05H送入 送入
MOV AX, 3064H ; 3064H →AX, 64H→AL , 30H→AH
... AL 05H 操作码 05H 指 令 代 码 段
ADD CL，BH 是双操作数指令； INC AL 是单操作数指令。 HLT 暂停 WAIT 等待 在双操作数指令格式中，提供两个操作数， 在双操作数指令格式中 ， 提供两个操作数 ， 分别称为目的操作数 前面的那个， 目的操作数( 分别称为目的操作数(前面的那个，是用来存放结 果的，所以它只能是一个地址，不能是立即数。 果的，所以它只能是一个地址，不能是立即数。) 和 源操作数(后面的那个)。 当指令执行时，两个 源操作数( 后面的那个) 当指令执行时， 操作数同时参与运算， 操作数同时参与运算 ， 并把运算结果返回目标操 作数中，也就是说， 作数中 ， 也就是说 ， 目标操作数原有内容在运算 后将会改变。 后将会改变。
寻址方式——寻找操作数所在地址的方式。七种 寻找操作数所在地址的方式。 寻址方式 寻找操作数所在地址的方式 1. 立即数寻址 存储单元或某 个寄存器 送入AL 例： MOV AL, 05H ; 将05H送入 送入
MOV AX, 3064H ; 3064H →AX, 64H→AL , 30H→AH
... AL 05H 操作码 05H 指 令 代 码 段
ADD CL，BH 是双操作数指令； INC AL 是单操作数指令。 HLT 暂停 WAIT 等待 在双操作数指令格式中，提供两个操作数， 在双操作数指令格式中 ， 提供两个操作数 ， 分别称为目的操作数 前面的那个， 目的操作数( 分别称为目的操作数(前面的那个，是用来存放结 果的，所以它只能是一个地址，不能是立即数。 果的，所以它只能是一个地址，不能是立即数。) 和 源操作数(后面的那个)。 当指令执行时，两个 源操作数( 后面的那个) 当指令执行时， 操作数同时参与运算， 操作数同时参与运算 ， 并把运算结果返回目标操 作数中，也就是说， 作数中 ， 也就是说 ， 目标操作数原有内容在运算 后将会改变。 后将会改变。
CH41-概述-20181009
.1.1 基本要求
1. 有两个稳定的状态(0、1)，以表示存储内容； 2. 能够接收、保存和输出信号。 (1)现态和次态
1. 现态： Q n 触发器接收输入信号之前的状态。 2. 次态： Qn1 触发器接收输入信号之后的状态。
(2)分类 1. 按电路结构和工作特点：基本、同步、边沿。
2. 按逻辑功能分：RS、JK、D 和 T(T )。
3. 其它： TTL 和 CMOS，分立和集成。
用得多
4.1.2 描述方法
1. 特性表 把 Qn作为输入变量，和输入信号一起，决定次态 Qn1的真值表 2. 特性方程 又称状态方程。特性方程只有在时钟信号有效时才有效。 3.状态图 以两个圆圈表示触发器的两种状态，用带箭头的有向线表 示状态转换方向，状态转换的条件标在有向线旁边。 4. 时序图 又称波形图。由时钟信号波形和驱动信号波形共同决定触发 器的输出波形。
第4章 触发器
【补充】 触发器的概念及基本特性 【触发器】是能够存储一位二进制数字信号的基本单 元电路。 它是构成时序逻辑电路的基本单元电路。 触发器有三个基本特性：
1）有两个稳态，可分别表示二进制数码0和1，无外 触发时可维持稳态，故也称“双稳态触发器”
2）外触发下，两个稳态可相互转换（称翻转） 3）有两个互补输出端
1. 有两个稳定的状态(0、1)，以表示存储内容； 2. 能够接收、保存和输出信号。 (1)现态和次态
1. 现态： Q n 触发器接收输入信号之前的状态。 2. 次态： Qn1 触发器接收输入信号之后的状态。
(2)分类 1. 按电路结构和工作特点：基本、同步、边沿。
2. 按逻辑功能分：RS、JK、D 和 T(T )。
3. 其它： TTL 和 CMOS，分立和集成。
用得多
4.1.2 描述方法
1. 特性表 把 Qn作为输入变量，和输入信号一起，决定次态 Qn1的真值表 2. 特性方程 又称状态方程。特性方程只有在时钟信号有效时才有效。 3.状态图 以两个圆圈表示触发器的两种状态，用带箭头的有向线表 示状态转换方向，状态转换的条件标在有向线旁边。 4. 时序图 又称波形图。由时钟信号波形和驱动信号波形共同决定触发 器的输出波形。
第4章 触发器
【补充】 触发器的概念及基本特性 【触发器】是能够存储一位二进制数字信号的基本单 元电路。 它是构成时序逻辑电路的基本单元电路。 触发器有三个基本特性：
1）有两个稳态，可分别表示二进制数码0和1，无外 触发时可维持稳态，故也称“双稳态触发器”
2）外触发下，两个稳态可相互转换（称翻转） 3）有两个互补输出端
11级微机原理ch4
一、汇编语言程序设计基本步骤
分析问题，确定模型 确定算法 绘制流程图 编写程序 检查和调试 软件说明
二、汇编语言程序的基本结构
1、顺序结构
完成
x1*x2x3 x1:byte x2:word x3 32bit
2、分支结构
1 y0 1
x0 x0 x0
第4章 汇编语言程序设计
4.1 汇编语言程序设计基础
常用的汇编语言程序框架：
DATA VAL1 DATA CODE SEGMENT DB 12H , 8EH …… ENDS ；定义数据段 ；定义变量 ；数据段结束
SEGMENT ；定义代码段 ASSUME DS:DATA , CS: CODE ；段属性说明 START: MOV AX , DATA ；初始化DS MOV DS , AX …… MOV AX , 4C00H ；返回DOS INT 21H CODE ENDS ；代码段结束 END START ；源程序结束
四、程序调试 源程序编写后，通过汇编和连接后，就得 到可在计算机系统中直接执行的二进制代码文 件，但程序执行的结果是否正确则无法判断。 利用MASM对源程序汇编时可检测出程序的语 法错误、指令用法错误； 程序执行的情况需要通过程序调试来完成。
汇编语言程序的调试可借助专门的调试软件 DEBUG来实现。
开始 外循环计数次数BL=5-1 首地址→SI指向MEM中要 取的数 , BL→CL 取前一数→AL 取后一数SI+1→SI 前一数和后一数比较
大于等于后一 数？
Y
互相交换
N
SI+1，CL-1
N
CL=0？
Y BL-1
N
BL=0?
ch4-1
4.1 基本RS触发器 基本RS触发器
1. 电路结构与逻辑符号
G1 S & Q
输入端
G2 & R Q
反馈 输出端
S
Q
R
Q
由两个与非门组成
逻辑符号
4.1 基本RS触发器 基本RS触发器
2、工作原理 、
1) 无有效电平输入（S=R=1）时，触发器保持稳定状态不变 无有效电平输入（ ）
1
S G1 &
1
Q
1
S
G1 &
0
Q
G2 & R Q R
G2 & Q
1
0
1
1
若初态Q 若初态 n = 1
若初态 Qn = 0
4.1 基本RS触发器 基本RS触发器
2、工作原理 、
2) 在有效电平作用下（S=0、R=1） ，无论初态Q n为0或1， 在有效电平作用下（ 、 ） 无论初态 或 ， 触发器都会转变为1态 触发器都会转变为 态。
－ －
状态不定
任何电路结构的 RS触发器都有与此相同的功能表、 特性方程及状态转换图。
4.2 同步RS触发器 同步RS触发器
5、工作波形 、
为高电平期间， 、 信号影响触发器的状态 信号影响触发器的状态。 在CP为高电平期间，R、S信号影响触发器的状态。 为高电平期间 为低电平期间， 在CP为低电平期间，触发器的状态不变。 为低电平期间 触发器的状态不变。
4、 逻辑功能 、
3) 状态转换图
S=0 R=1 S=x R=0 S 0 0 R 0 0 1 1 0 0 1 1
逻辑功能表
Qn 0 1 0 1 0 1 0 1 Qn+
1
1. 电路结构与逻辑符号
G1 S & Q
输入端
G2 & R Q
反馈 输出端
S
Q
R
Q
由两个与非门组成
逻辑符号
4.1 基本RS触发器 基本RS触发器
2、工作原理 、
1) 无有效电平输入（S=R=1）时，触发器保持稳定状态不变 无有效电平输入（ ）
1
S G1 &
1
Q
1
S
G1 &
0
Q
G2 & R Q R
G2 & Q
1
0
1
1
若初态Q 若初态 n = 1
若初态 Qn = 0
4.1 基本RS触发器 基本RS触发器
2、工作原理 、
2) 在有效电平作用下（S=0、R=1） ，无论初态Q n为0或1， 在有效电平作用下（ 、 ） 无论初态 或 ， 触发器都会转变为1态 触发器都会转变为 态。
－ －
状态不定
任何电路结构的 RS触发器都有与此相同的功能表、 特性方程及状态转换图。
4.2 同步RS触发器 同步RS触发器
5、工作波形 、
为高电平期间， 、 信号影响触发器的状态 信号影响触发器的状态。 在CP为高电平期间，R、S信号影响触发器的状态。 为高电平期间 为低电平期间， 在CP为低电平期间，触发器的状态不变。 为低电平期间 触发器的状态不变。
4、 逻辑功能 、
3) 状态转换图
S=0 R=1 S=x R=0 S 0 0 R 0 0 1 1 0 0 1 1
逻辑功能表
Qn 0 1 0 1 0 1 0 1 Qn+
1
ch41时序电路
2.为什么钟控锁存器会存在空翻现象？ 主要原因是锁存器对输入信号的敏感时间太长 。 触发器采用了不同的电路结构，只有在CP脉冲的上升沿 或下降沿时刻接收输入信号，一个周期内最多翻转一次， 防止了空翻现象。
CP D Q
Q
浙江省首批精品课程——数字电路与数字逻辑
4.2.1 主从D触发器
3.触发器的分类 3种不同结构的触发器 主从触发器 维持阻塞触发器 利用传输延迟触发器
当CP=1时，主锁存器保持不变，从锁存器跟随QM变化
主从D触发器的状态只有在CP上升沿时刻才会改变
浙江省首批精品课程——数字电路与数字逻辑
4.2.1 主从D触发器
主从D触发器的特性方程
Qn1 D
1D C1 Q
Q
例：主从D触发器输入CP和D的波形如图所示，试画出输出 波形。
CP D
Q
Q
浙江省首批精品课程——数字电路与数字逻辑
SR 0 （约束条件）
浙江省首批精品课程——数字电路与数字逻辑
4.1.1 基本SR锁存器
5.基本SR锁存器的应用 （1）作为存储单元，可存储1位二进制信息。
（2）其它功能触发器的基本组成部分。
（3）构成单脉冲发生器
以下电路无法产生单脉冲：
AN
窄脉冲
vO
R
5V
vO
浙江省首批精品课程——数字电路与数字逻辑
浙江省首批精品课程——数字电路与数字逻辑
4.1.5 集成三态输出八D锁存器
74HC573的逻辑图
Q0
1 EN
Q1
1 EN
Q2
1 EN
Q3
1 EN
Q4
1 EN
Q5
1 EN
Q6
1 EN
CP D Q
Q
浙江省首批精品课程——数字电路与数字逻辑
4.2.1 主从D触发器
3.触发器的分类 3种不同结构的触发器 主从触发器 维持阻塞触发器 利用传输延迟触发器
当CP=1时，主锁存器保持不变，从锁存器跟随QM变化
主从D触发器的状态只有在CP上升沿时刻才会改变
浙江省首批精品课程——数字电路与数字逻辑
4.2.1 主从D触发器
主从D触发器的特性方程
Qn1 D
1D C1 Q
Q
例：主从D触发器输入CP和D的波形如图所示，试画出输出 波形。
CP D
Q
Q
浙江省首批精品课程——数字电路与数字逻辑
SR 0 （约束条件）
浙江省首批精品课程——数字电路与数字逻辑
4.1.1 基本SR锁存器
5.基本SR锁存器的应用 （1）作为存储单元，可存储1位二进制信息。
（2）其它功能触发器的基本组成部分。
（3）构成单脉冲发生器
以下电路无法产生单脉冲：
AN
窄脉冲
vO
R
5V
vO
浙江省首批精品课程——数字电路与数字逻辑
浙江省首批精品课程——数字电路与数字逻辑
4.1.5 集成三态输出八D锁存器
74HC573的逻辑图
Q0
1 EN
Q1
1 EN
Q2
1 EN
Q3
1 EN
Q4
1 EN
Q5
1 EN
Q6
1 EN
ch4-1调度
时间片大小的确定
时间片轮转算法中时间片大小的确定通常 要从进程个数、切换开销、系统效率和响应 时间等方面考虑。一般要考虑： • 系统对响应时间的要求
T=N· Q
响应进程 时间片 时间数目
• 就绪队列中进程的数目 • 系统的处理能力：必须保证用户键入的常 用命令能在一个时间片内处理完毕
6 多级反馈队列调度
HRRF算法举例(2)
假设实施SJF • SJF的作业调度顺序为作业1、3、 4、2，平均作业周转时间：
T = (20+25+35+50)/4 = 32.5
平均带权作业周转时间： W = (20/20+25/5+35/10+50/15)/4 = 3.2
HRRF算法举例(3)
假设实施FCFS 如果对它们施行FCFS调度算法， 平均作业周转时间为：
最短作业优先算法(2)
例如，四个作业同时到达系统并立即进 入调度： 作业名 估计所需运行时间 作业1 9 作业2 4 作业3 10 作业4 8 假设系统中没有其他作业，现实施SJF 调度算法：
最短作业优先算法(5)
SJF的作业调度顺序为： 作业2、4、1、3。平均作业周转时间 T =(4+12+21+31)/4= 17 平均带权作业周转时间 W=(4/4+12/8+21/9+31/10)/4=1.98 • 如果对它们施行FCFS调度算法： 平均作业周转时间 T =(9+13+23+31)/4=19 平均带权作业周转时间 W =(9/9+13/4+23/10+31/8)/4= 2.51
低级调度
两类低级调度方式： • 非抢占式：一旦把处理机分给某进 程后，便让该进程一直运行下去直 至完成或发生某事件而阻塞，才将 CPU让出来给别的进程； • 抢占式：调度程序根据一定原则， 去停止正在运行的进程，将已分给 该进程的CPU收回又重新分给别的 进程使用；
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1、画出下列语句中的数据在存储器中的存储情况.
ARRAYB DB 63,63H,’ABCD’,3DUP(?),2 DUP(1,3) ARRAYW DW 1234H,5,’AB’,’CD’,?,2 DUP(1,3)
2、程序中数据定义如下：
DATA1 DW ?
DATA2 DB 32 DUP(?)
DATA3 DD ?
DLENGTH EQU $-DATA1
此时DLENGTH=？
3、程序中数据定义如下：
ARRAY DB ‘ABCDEF’
RESULT DB ?
TABLE DW 20 DUP(?)
则执行指令 MOV AX,TYPE RESULT后，AX=？
MOV BX,TYPE TABLE 后， BX=？
MOV CX,LENGTH TABLE 后，CX=？
MOV DX,LENGTH ARRAY后，DX=？
MOV SI,SIZE TABLE 后，SI=？
MOV DI,SIZE ARRAY 后，DI=？
4、按下列要求在数据段中依次书写各数据定义语句：
1)以DA1为首字节的连续存储单元中存放20H个重复的数据序列：
2,3,10个4，一个7
2)DA2为字符串变量，用字变量(DW)设置一字符
串；’STUDENTS’(按此顺序存放在各单元中)
3)用等值语句给符号COUNT赋值以DA1为首址的数据区共占有
的字节数，此等值语句必须放在最后一语句。
5、BUFF DB ‘ABD$QC%$A……XYZ’
CONT EQU $-BUFF
CLD
LEA DI,BUFF
MOV CX,CONT
MOV AL,’$’
XOR DX,DX
NEXT: REPNZ SCASB
CMP CX,0
JZ K1
INC DX
JMP NEXT
K1:………….
上述程序段运行后，DX中的值表示的意义是什么？
6、现有一子程序:
SUB1 PROC
TEST AL,80H
JE PLUS
TEST BL,80H
JNE EITO
JMP XCHANGE
PLUS: TEST BL,80H
JE EITO
XCHANGE: XCHG AL,BL
EITO: RET
SUB1 ENDP
试回答：
1)子程序的功能是什么？
2)如果调用子程序前，AL=9AH,BL=77H,那么返回主程序时，
AL= ？, BL=？
7、假设程序中的数据定义如下：
LNAME DB 30DUP(?)
ADDRESS DB 30DUP(?)
CITY DB 15DUP(?)
CODE_LIST DB 1,7,8,3,2
（1）用一条MOV指令将LNAME的偏移地址放入AX.
（2）用一条指令将CODE_LIST的头两个字节的内容放入SI. （3）写一条伪操作使CODE_LIST的值等于CODE_LIST域的实际长度。