2008级数字逻辑电路期末试卷
2008数电A卷及其答案
说明：1。
拟题请用碳塑墨水钢次开发笔书写。
不要出框。
除填空体、图解及特要求外一般不留答题空间。
- ---------------------------上------------------------------装-----------------------------------------订----------------------------线---------------------------------专业班级 姓 学号（8位） 西安邮电学院试题卷专用纸- ------------------------密--------------------------------封-----------------------------装----------------------------------订------------------------------线------------------------------------注意：题中涉及到的中规模器件的功能表，附在试题的最后一页。
将正确答案填入下面答题栏中，所选的答案用横线划过，例如： ED C AB +++ED C )B A (F ∙∙∙+=2．装订试卷，考生答卷时不得拆开或在框外留写标记，否则按零分计共 5 页 第2页说明： 1。
拟题请用碳塑墨水钢笔书写。
不要出框。
除填空体、图解及特要求外一般不留答题空间。
----------------------------上------------------------------装-----------------------------------------订----------------------------线----------------------------------------专业班 姓名 班内序号 西安邮电学院试题卷专用纸-------------------------密--------------------------------封-----------------------------装----------------------------------订------------------------------线-----------------------------------------2．装订试卷，考生答卷时不得拆开或在框外留写标记，否则按零分计共5页 第3页E. 以上答案都不对12. 下图中Q 端的状态方程为：A.D Q n =+1B. nnn Q K J Q Q ⋅+⋅=+1C. nn Q Q =+1 D. nn Q Q=+1E. 以上答案都不对----------------------------上------------------------------装-----------------------------------------订----------------------------线----------------------------------------专业班 姓名 班内序号 西安邮电学院试题卷专用纸-------------------------密--------------------------------封-----------------------------装----------------------------------订------------------------------线-----------------------------------------ST A B ST C ST A 2 A 1 A 0 0Y 1Y X 1 X X X X 1 1 X X 1 X X X 1 1 0 X X X X X 1 1 1 0 0 0 0 0 0 1 1 0 0 0 0 1 1 0 1 0 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 0 0 1 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 0 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 11111111 11174195功能表装订试卷，考生答卷时不得拆开或在框外留写标记，否则按零分计说明：1。
2008级数字电路与数字逻辑期末试题参考试卷
课程编号：01200024 北京理工大学2009-2010学年第一学期2008级数字电子技术基础B 期末试题班级_______学号_______姓名_________成绩________一、（30分）填空1、根据表T1-1所示的三种逻辑门的技术参数， 最适合工作在高噪声环境下，原因是 。
表T1－12、A/D 转换器将模拟量转换为数字量，一般需要经过 、 、 和 四个过程。
3、一个10位的D/A 转换器的分辨率是 。
4、如图T1－1所示8×2位的PROM 实现如下组合电路，画出点阵图。
0Y ABC =1Y ABC ABC ABC =++Y 0Y 1图T1－15、指出下列存储系统具有多少个存储单元，分别至少需要几根地址线和数据线。
（1）256×4 （2）1024×166、边沿触发器的动作特点是 ，JK 同步触发器和JK 边沿触发器的逻辑功能 （相同/不同）。
7、555集成定时器构成的多谐振荡器如图T1-2所示，试定性画出输出Ov和电容C两端电压Cv的对应波形。
vCv图1－2二、（10分）对下列逻辑函数进行化简，方法不限。
1、1()()F A B C D A B B C AB B CD=++++，，，（）(）无关项0ACD BCD+=2、2()()()()F A B C A B A AB C A B C AB ABC=++++++，，三、（12分）图T3所示电路F1～F6的逻辑函数式是否正确，如果不正确，写出正确的表达式；若电路图有问题，修改电路图，但不允许改变门电路的原有类型。
其中图(a)（b）（c）为CMOS门电路，（d）（e）（f）为TTL门电路。
ABCD3AVF5V IL10K WVF6a)b)c)d)f)e)1F AB CD=2F AC=2F AB C=4F ABC CD=+5F A=6图T3四、（10分）编码器74LS148和同步二进制计数器74LS161构成的逻辑电路如图T4所示，当输入控制信号A、B、C、D、E、F、G、H分别为低电平，并假定输入时钟信号频率位10KHz时，输出Y端的脉冲频率为多少。
新疆大学2007年2008年第2学期期末考试试题
也可利用/Rd异步置零端完成设计，方法不限。
（4）画出电路图。（5分）（略）
二、填空题(每题1分,共10分)
11、0010 0111，1000 0111
12、1，0
13、时序（逻辑）电路，组合（逻辑）电路
14、逻辑（函数）式，逻辑图
15、1，2
三、判断题(每题2分,共10分,答A表示说法正确.答B表示说法不正确,本题只须指出正确与错误,不需要修改)
16、B17、B18、B19、A20、B
触发器特型方程为： （3分）
24、驱动方程： （2分）输出方程： （2分）
将驱动方程代入JK触发器的特性方程 中可得：
状态方程： （2分）
状态转换图：（5分）
此电路能够自启动（1分）
六、应用设计题（共2小题，共28分）
25、
（1）逻辑抽象：设输入变量A=1代表主裁判按下按钮，A=0代表不按；B、C=1分别代表两个副裁判按下按钮，B=C=0代表不按；输出变量Z=1表示裁判裁定试举成功，Z=0表示试举不成功。（2分）由此画出真值表。（3分）
A
B
C
Z
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
1
1101来自111
1
（2）逻辑函数式： （3分）
（3）逻辑图（5分）
08级数电期末考卷
北京化工大学2009——2010学年第一学期《数字电路与逻辑设计》期末考试试卷班级：姓名：学号：分数：一、（20分，每空1分）填空题1．(15.2)10=( )2=( )8=( ) 5421BCD码。
2．化为最简与或式:()=A。
BCB+C3．YX+的反函数是，其对偶式是。
YX4．对于输入变量的任一组取值，任意两个最小项的乘积为。
5．OD门工作时，其输出端和之间应外接。
6．某4线-2线优先编码器的输入端低电平有效，输出端高电平有效，且输入端的优先级由高到低依次为I3、I2、I1、I0，当其输入为0110时，输出Y1Y0为。
7．噪声容限定义：V NH=_______ _。
8．由与非门组成的基本SR锁存器，其约束条件方程为。
9．n个触发器构成的环形计数器共有种状态；n个触发器构成的扭环形计数器共有种无效状态。
10．多谐振荡器有个稳态，个暂稳态。
11．设计多位超前进位加法器时，采用超前进位方法的目的是。
12．组合逻辑电路中的竞争冒险出现在输入信号逻辑电平________的瞬间。
13. 七段译码器的灯测试端和灭灯端都有效时，与其相连的数码管。
14．当CMOS门的输入端接10KΩ电阻接地时，该端相当于接逻辑（0，1）。
二、(18分)图2-1所示水箱由大、小水泵ML 、MS供水，A、B、C为三个水位检测元件。
水位低于某个检测元件时，该元件给出高电平；高于检测元件时，该元件给出低电平。
要求：水位低于A点，两水泵都工作；水位介于A点和B点之间，ML单独工作；水位介于B点和C点之间，MS单独工作；水位高于C点，两水泵都不工作。
（1）在表2-1中，写出ML 、MS的真值表。
（2）根据真值表画出ML 、MS的卡诺图，化简，写出最简与或表达式。
表2-1图2-1三、（13分）序列码发生器电路如图3-1所示。
要求：（1）完成该电路的状态表（表3-1）（2）写出由Z输出的序列码注：74HC194为四位双向移位寄存器。
当CR=1,S1=1,S=1时，并行置数；当CR=1,S1=1,S=0左移移位。
2008数字电路期末试题A
四 川 大 学 锦 江 学 院 期 末 考 试 试 题（200 7——2008学年第 二 学期）课程号：20523730课程名称：数字电子技术 任课教师：傅友登 龙宪惠 适用专业年级：06级通信、自动化、电子信息工程、电科、电信科 计算机学生人数： 印题份数：450 学号： 姓名： 成绩：考 试 须 知四川大学锦江学院学生参加由学院组织或由学院承办的各级各类考试，必须严格执行《四川大学锦江学院考试工作管理办法》和《四川大学锦江学院考场规则》。
有考试违纪作弊行为的，一律按照《四川大学锦江学院学生考试违纪作弊处罚条例》进行处理。
四川大学锦江学院各级各类考试的监考人员，必须严格执行《四川大学锦江学院考试工作管理办法》、《四川大学锦江学院考场规则》和《四川大学锦江学院监考人员职责》。
有违反学院有关规定的，严格按照《四川大学锦江学院教学事故认定及处理办法》进行处理。
题 目评 分 一二三四五总分评 分 阅卷教师签名注：1.试题字迹务必清晰，书写工整。
本题 4 页，本页为第 1 页2 .题间不留空，一般应题卷分开 教务处试题编号： 3.务必用A4纸打印注：第一、二大题做在答卷纸上，第三、四、五题直接做在试卷上。
一．单选题：（20分，每题2分）1、下列各图中能实现Y A B =⊕的电路是（ b ）。
2、欲将频率为f 的正弦波转换出同频率的矩形脉冲，应选用（ b ）。
a 多谐振荡器；b 施密特触发器 ；c 单稳态触发器； d T 触发器学号： 姓名：3、下列逻辑电路中，是组合逻辑电路的是（ b ）。
a 移位寄存器；b 只读存储器（ROM ）；c 环形计数器；d 动态RAM 存储器。
4、对于J-K 触发器，输入J=K=1时,CP 脉冲作用下其逻辑功能（ c ）。
a 1n n Q Q +=； b 置0； c 1n n Q T Q +=⊕； d 置1 。
5、下列触发器中不能用于计数设计的是（ c ）A 下降沿触发的T 触发器： b 维持阻塞D 触发器； c 单稳态触发器 d 边沿型JK 触发器。
08级数电A(答案)
1
106482804.doc
（15 分） 五、写出下列各触发器的特性方程，并根据图示输入波形画出对应的输出波形。 写出下列各触发器的特性方程，并根据图示输入波形画出对应的输出波形。 （ A
Q n +1 = J Q n + K Q n = ( A ⊕ B )Q + 0Q
n n
= ( A ⊕ B )Q n + Q n = ( A ⊕ B) + Q n
5分 六、 (15 分) 归零逻辑： 归零逻辑：Q3Q2Q1Q0=1011 置数方程： 置数方程： PE = Q3 Q1Q0
0 0 0 0 1 1 1 1
106482804.doc
考试试卷标准答案及评分标准专用纸
A卷
2010 / 2011 学年第 1 学期 课程 数字电子技术 班级 闭卷 姓名
一、单项选择题 (本大题分 10 小题 每小题 2 分,共 20 分) 本大题分 小题,每小题 共 1、(b) 2、(c) 3、(c) 4、(b) 5、(a) 6、(b) 7、(a) 、 、 、 、 、 、 二、(本大题 15 分) 本大题
Y = AB + A C + BC
4分
＆
（本大题 四、 本大题 10 分） （ A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Y 0 1 1 0 1 0 0 1 3分
Y
Y = ∑ m (1,2,4,7) 2 分
Y = Y1 ⋅Y2 ⋅ Y4 ⋅ Y7
8、(b) 9、(c) 10、(b) 、 、
数字逻辑电路期末考试试卷及答案
请浏览后下载，资料供参考，期待您的好评与关注！期末考试试题（答案）考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟 XXXX 学院 ______________系 级 班姓名 学号题号 一 二 三 四 总分 得分一、选择题（每小题2分，共20分）1． 八进制（273）8中，它的第三位数2 的位权为___B___。
A ．(128)10B ．(64)10C ．(256)10D ．(8)102. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。
A ．AB F = B ．C AB F += C ．C A AB F +=D ． C B AB F +=3. 数字系统中，采用____C____可以将减法运算转化为加法运算。
A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。
A ．与关系B ． 异或关系C ．同或关系D ．无法判断 5． 连续异或1985个1的结果是____B_____。
A ．0B ．1C ．不确定D ．逻辑概念错误得分 评卷人装订线内请勿答题6. 与逻辑函数DCBAF+++=功能相等的表达式为___C_____。
DCBAF+++=B．DCBAF+++=D．DCBAF++=7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。
8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为_____D_____。
A． 500KHz B．200KHzC． 100KHz D．50KHz9．下列器件中，属于时序部件的是_____A_____。
A．计数器B．译码器C．加法器D．多路选择器装请浏览后下载，资料供参考，期待您的好评与关注！请浏览后下载，资料供参考，期待您的好评与关注！10．下图是共阴极七段LED 数码管显示译码器框图，若要显示字符“5”，则译码器输出a ～g 应为____C______。
08级数电考试试卷
第2页共3页
四、设计一个组合逻辑电路。电路输入DCBA为8421BCD码，当输入代码所对应的十进制数能被4整除时，输出L为1，其他情况为0。（要求有设计过程，画出电路图）
（1）用最简的或非门实现；
（2）用3-8线译码器74HC138实现。（共20分）
五、如图4所示电路中，已知时钟信号CP和输入信号X的波形，
（1）写出输出方程、激励方程和状态方程；
（2）列出状态表
（3）画出Q0、Q1和Y的波形并说明电路的逻辑功能。（共20分）
第2页共2页
A．计数器B．全加器C．寄存器D．锁存器
5、三变量的函数F=A+BC的最小项中不含下列哪项（）
A.m2B．m5C．m3D．为零。（共10分）
四、2线---4线译码器74x139的输入为高电平有效，使能输入及输出为低电平有效。试用74x139构成4线—16线译码器.（共20分）
二、选择题(每题2分，共10分)
1、数字电路中的工作信号为( )。
Ａ．随时间连续变化的电信号Ｂ．脉冲信号Ｃ．直流信号
2、十六选一的数据选择器，其地址输入端有（）个。
A．16 B．2 C．4 D．8
3、一个8421BCD码计数器至少需要( )个触发器。
A．3 B．4C．5 D．10
4、下列电路中，不属于时序逻辑电路的是( )
一、填空题(每空2分，共20分)
1、逻辑函数 可化简为（）。
2、5变量得卡诺图有（）个小方格。
3、与模拟电路相比，数字电路主要的优点（）（）
（）（）。
3、时序逻辑电路与组合逻辑电路的主要区别是：（）。
4、同步时序逻辑电路与异步时序逻辑电路的区别是：（）。
5、D触发器的特性方程是（），SR触发器的特性方程是（）
08年《数字逻辑与数字系统》期末考试试题(A)
北京邮电大学2008——2009学年第一学期《数字逻辑与数字系统》期末考试试题（A ）考试注意事项一、学生参加考试须带学生证或学院证明，未带者不准进入考场。
学生必须按照监考教师指定座位就坐。
二、书本、参考资料、书包等物品一律放到考场指定位置。
三、学生不得另行携带、使用稿纸，要遵守《北京邮电大学考场规则》，有考场违纪或作弊行为者，按相应规定严肃处理。
四、学生必须将答题内容做在试题答卷上，做在草稿纸上一律无效。
五、学生的姓名、班级、学号、班内序号等信息由教材中心统一印制。
考试 课程 数字逻辑与数字系统 考试时间 2009年1月13日 题号 一 二 三 四 五 六 七 八 总分满分 10 20 10 10 10 12 14 14 得分 阅卷 教师一、选择题（每小题1分，共10分。
）1． )D C B (B )B A (A F ++++==( )A .B B . A+BC . 1D .AB2．同步时序电路和异步时序电路比较，其差异在于后者（ ） A . 没有稳定状态 B . 没有统一的时钟脉冲控制 C . 输入数据是异步的 D . 输出数据是异步的 3．（10000011）8421BCD 的二进制码为（ ）。
A .( 10000011)2B .(10100100)2C . (1010011)2D . (11001011)24． 74LS85为四位二进制数据比较器。
如果只进行4位数据比较，那么三个级联输入端a<b 、a>b 、a=b 应为（ ）。
A . a<b 接地，a>b 接地，a=b 接地B . a<b 接高电平，a>b 接高电平，a=b 接高电平C . a<b 接高电平，a>b 接高电平，a=b 接地5． N 个触发器可以构成能寄存（ ）位二进制数码的寄存器。
A. NB. 2NC. 2ND. N 26．时序电路中对于自启动能力的描述是（ ）。
A . 无效状态自动进入有效循环，称为具有自启动能力。
四川大学数字逻辑2008(A卷)、答案及评分细则教材
………密………封………线………以………内………答………题………无………效……四川大学二零零 八至二零零 九 学年第 一 学期期 末 考试答案及评分细则数字逻辑 课程考试题 A 卷 （ 120 分钟） 考试形式： 闭卷 考试日期 200 8 年 月 日课程成绩构成：平时 10 分， 期中 10 分， 实验 20 分， 期末 60 分一、单项选择题，下列每题的四个选项中有一个正确的，请把正确选项的编号填入括号内（每小题2分，共10分）1、一个数的补码是1010110，则其对应的十进制数是( 1 )。
(1) —42 (2) —41 (3)—14 (4) +862、与8421BCD 码（01101000）8421BCD 等值的二进制数是( 4 )。
(1) 01101000 (2) 10010111 (3) 10011000 (4) 01000100 3、十进制同步加法计数器74LS160中包含( 3 )个触发器。
(1) 1 (2) 2 (3) 4 (4) 8 4、n 级触发器构成的环形计数器，其有效循环的状态数为( 2 )个。
(1) 2n (2) n (3) 2n (4) 2n -1 5、对TTL 与非门的闲置输入端不能够作以下哪种操作？( 3 )(1) 与其他输入端并接 (2) 接电源 (3) 接地 (4) 闲置不管 二、填空题（每小题2分，共10分）1、AC D C B A F )(++=的反函数为( ))((C A D C B A F ++⋅+= )。
2、二进制码 (1110101)2 对应的格雷码是( 1001111 )。
3、主从RS 触发器可以消除钟控RS 触发器的( 空翻 )现象。
4、函数))((C A B A F ++=可能会产生险象，可以通过增加冗余项( C B + )的方法消除。
5、输出高电平有效的完全译码器，译码器的每一个输出对应了输入变量的一个（ 最大项 ）项。
………密………封………线………以………内………答………题………无………效……三、判断题，请在下面正确描述的前面打√，在错误描述前面打×（每小题2分，10分）（ × ）1、正逻辑假设下的与非门对应了负逻辑假设下的或门 。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
xxxxxxxxx 2008—2009学年度第 二 学期
xx 系计算机专业xx 级《 数字逻辑》期末试卷 A 卷参考答案
一、 单项选择题（20分，每题2分）
1. 用8421码表示十进制数65，可以写成 C 。
A ．65 BCD B. 1000001B C. 01100101BCD D. 41H
2. 在下列逻辑部件中，属于组合逻辑部件的是 D 。
A ．触发器 B.计数器 C. 移位寄存器 D. 加法器 3. 通常时序逻辑电路中一定含有
B 。
A ．加法器 B. 触发器或锁存器 C.数据选择器 D.译码器 4. 下列各种功能的触发器中，对输入有约束条件的是
B 。
A ．JK 触发器 B. RS 触发器 C. D 触发器 D. T 触发器 5. 异步时序电路和同步时序电路比较,其差异在于前者 C 。
A ．输出只与状态有关而与输入无关 B. 没有触发器 C. 没有统一的时钟脉冲控制 D. 没有稳定的状态 6. 目前复杂可编程逻辑器件CPLD 的可重复编程的次数一般为 D 。
A. 0次
B.一次
C. 100次左右
D.10000次以上
二、 填空题（10分，每题2分）
1. 对于任何逻辑函数，不管它的逻辑变量个数多少、逻辑运算关系多么复杂， 其函数值只有 0 和 1 两种。
2、TTL 集成电路的输入端悬空，相当于加入 高电平；输入端接+5V ，相当于加入 低 电平。
3、译码器有N 个输入信号和M 个输出信号，若为全译码器，则N 与M 的关系是 。
4、组合电路逻辑功能的描述方法有逻辑图、真值表、卡诺图和逻辑表达式。
其中， 卡诺图 和 真值表 的描述是唯一的。
5、在数字系统中，要把并行数据转换成串行数据，或把串行数据转换成并行数据，应选用的数字部件为 移位寄存器。
6、各种触发器都具有表示其自身特性的特征方程， JK 触发器的特征方程为
n
n
1
n Q
K Q
J Q
+=+ ，D 触发器的特征方程为
D
Q
1
n =+
T 触发器的特征方程为
n
1
n Q
T Q
⊕=+ 。
三、 简单分析题
1、下图为四个D 触发器构成的串行移位与串改并电路，请分析串行移位以及串改并的原理。
串行输入
移位脉冲
串行输出
并 行 输 出
1）该图由四个D 触发器，将前一个触发器的输出接到后一个触发器的输入，根据D 触发器
的特征方程D Q 1n =+，构成同步串行移位。
（3分） 2）其移位原理可分析如下（注上升沿有效）：
第一个CP1脉冲来临时的DI ＝1，则四个触发器的状态为⨯⨯⨯=1Q Q Q Q 3210 第二个CP2脉冲来临时的DI ＝0，则四个触发器的状态为⨯⨯=01Q Q Q Q 3210 第三个CP3脉冲来临时的DI ＝0，则四个触发器的状态为⨯=001Q Q Q Q 3210 第四个CP4脉冲来临时的DI ＝1，则四个触发器的状态为1001Q Q Q Q 3210=
也就是说在CP 脉冲来临时的四个DI 信号，按先后顺序分别被移到四个触发器的输出端0123Q Q Q Q 上。
（3分） 3）所谓的串改并，就是加在DI 上的一个位的序列信号，经相对应时刻的四个脉冲移位后，分别存于0123Q Q Q Q ，Q3对应与CP1时的DI ，Q2对应与CP2时的DI ，Q1对应与
CP3时的DI ，Q0对应与CP4时的DI ；四个脉冲后，四个CP 脉冲时刻（不同时刻）对应的四个DI 值同时出现在0123Q Q Q Q ，这时，我们可以一次性地从0123Q Q Q Q 取走数据，这就是“串改并”的过程。
2、试分析如图（a ）所示的时序电路，
（1） 列出其驱动方程、输出方程和状态方程；
（2） 设电路的初始状态为0，画出在图（b ）所示波形作用下，Q 和Z 的波形图。
驱动方程：
Z K J ==；
输出方程：
Q X Z ⊕=；
状态方程：
X
Q
J Q
n
1
n =⊕=+
四、综合分析与设计题
1、试用集成计数器设计下列两种计数器：
（1） （12分）用集成四位二进制加法计数器74LS161实现十进制计数器；
（74LS161功能： CR ：异步清零；LD ：同步置数；EP 、ET ：计数使能；CO 为进位输出） （1）解一、解二：
11
CP
11
CP
2、请设计一个七进制的可逆计数器，要求当控制线A 输入为“1”实现加1计数，当A 输入为“0”时实现减1计数，并判断其能否自启动。
1）因为是七进制的计数器，有7个状态，故必须用3个触发器，因为是可逆的，既可以进行加1计数，也可进行减1计数，其加减计数由A 信号控制，进位与借位使用同一个输出端CB 表示。
2）七进制加减计数的状态转换图如下。
3）由状态转换图形成CB 1
n 0
1n 11n 2Q Q Q +++如下的卡偌图，图中dddd 表示约束条件。
4）由总卡偌图得4个分卡偌图，并由4个分卡偌图分获得状态方程和输出方程。
a ．关于1n 0
Q +的卡偌图： b ．关于1
n 1Q +的卡偌图：
n 0n 2n 0n 1n 0n 1n 21
n 0
Q Q A Q Q A Q Q Q Q ++=+ n
0n 1n 2n 0n 1n 0n 1n 0n 11n 1Q Q Q A Q Q A Q Q A Q Q A Q +++=+
c ．关于1n 2Q +的卡偌图：
d ．关于1
n 2
Q +的卡偌图：
n
n
n
n
n
n
n
n n n n n n Q Q AQ Q Q Q A Q AQ Q Q A Q Q A Q 0
120120112021
2
++++=+ n
0n 1n 2n 1n 2Q Q Q A Q AQ CB +=。
5）若选择JK 触发器，则可得如下的驱动方程。
n 0
n 2n 1
n 1
n 2n
0n 2n 0n 1n 0n 1n 21
n 0
Q )Q A Q A Q Q (Q Q A Q Q A Q Q Q Q +
+
=
++=+
n 1n 0
n 2n 0
n 1n 0n
n
0n
1n
2n
0n
1n
0n
1n
0n
11
n 1
Q )Q Q A Q A (Q )Q A Q A (Q Q Q A Q Q A Q Q A Q Q A Q +
+
+
=
+++=+
n 2
n 0
n 1n 0
n 1n 1
n 0
n 2
n 0n 1n
n 1n
0n
1n
2n
0n
1n
2n
0n
1n
1n
2n
0n
21
n 2
Q )Q Q A Q AQ Q A Q A (Q )Q AQ Q Q A (Q Q AQ Q Q Q A Q AQ Q Q A Q Q A Q +
+
+
+
+
=
++++=+
输出方程为：n
0n 1n 2n 1n 2Q Q Q A Q AQ CB +=
于是驱动方程为：
n
n
1n
0n
1n
1n
03n
n
1n
0n 13n 0n 2n 0
1n
0n
010n
2n 1n 1n 20Q Q A Q AQ Q A Q A K Q AQ Q Q A J Q Q A Q A K Q A Q A J 1
K Q A Q A Q Q J +++=+=+
=
+==++=
6）根据驱动方程和输出方程，可得电路连接图如下。
CP
J K J K
3、试设计一个011序列信号检测器，用来检测串行二进制代码。
要求：每当连续输入0、1、1时，检测器输出Z 为“1”，否则，输出为“0”.试画出其原始状态图,并进行状态化简,给出状态编码。
原始状态图： 简化状态图：
状态编码：S 0=00，S 1=01，S 2=10。