2006~2010数字逻辑试卷及答案要点
数字逻辑期试题及答案讲课讲稿
一、填空题(20分，每空2分)1. （2010）D =（）B = （）H = （）8421BCD答案：（111 1101 1010）B= （7DA）H = （0010 0000 0001 0000）8421BCD2. 仓库门上装了两把暗锁，A、B两位保管员各管一把锁的钥匙，必须二人同时开锁才能进库。
这种逻辑关系为。
答案：与逻辑3. 逻辑函数式F=AB+AC的对偶式为，最小项表达式为∑F( )。
=m答案：)F D++=∑A)((CABF(5，6，7)=m2.逻辑函数D''''+=的最简与或式++++'CF'CDACABAABCABDCD是。
答案：'DA+4. 从结构上看，时序逻辑电路的基本单元是。
答案：触发器5. JK触发器特征方程为。
答案：Q'+JQ'K6.A/D转换的一般步骤为：取样，保持，，编码。
答案：量化二、选择题(20分，每题2分)1. 计算机键盘上有101个键，若用二进制代码进行编码，至少应为（）位。
A) 6 B) 7 C) 8 D) 51答案：B2. 在函数F=AB+CD的真值表中，F=1的状态有（）个。
A) 2 B) 4 C) 6 D) 7答案：D3. 为实现“线与”逻辑功能，应选用（）。
A) 与非门B) 与门C) 集电极开路（OC）门D) 三态门答案：C4. 图1所示逻辑电路为( )。
A) “与非”门B) “与”门C)“或”门D) “或非”门图1答案：A5. 在下列逻辑部件中，属于组合逻辑电路的是（ ）。
A) 计数器 B) 数据选择器 C) 寄存器 D) 触发器 答案：B6. 已知某触发器的时钟CP ，异步置0端为R D ，异步置1端为S D ，控制输入端V i 和输出Q 的波形如图2所示，根据波形可判断这个触发器是（ ）。
图2 A) 上升沿D 触发器 B) 下降沿D 触发器 C) 下降沿T 触发器 D) 上升沿T 触发器答案：D7. 寄存器要存放n 位二进制数码时，需要( )个触发器。
2010数字逻辑期末试卷(B卷)试题及答案
一、填空题 (20分，每空2分)1. （2010）D =（ ）B = （ ）H = （ ）8421BCD 答案：（111 1101 1010）B = （7DA ）H = （0010 0000 0001 0000）8421BCD2. 仓库门上装了两把暗锁，A 、B 两位保管员各管一把锁的钥匙，必须二人同时开锁才能进库。
这种逻辑关系为 。
答案：与逻辑3. 逻辑函数式F=AB+AC 的对偶式为 ，最小项表达式为∑=m F ( )。
答案：))((C A B A F D ++= ∑=m F (5，6，7)2.逻辑函数D AC CD A C AB D C ABD ABC F ''''''+++++=的最简与或式是 。
答案：'D A +4. 从结构上看，时序逻辑电路的基本单元是 。
答案：触发器5. JK 触发器特征方程为 。
答案：Q K JQ ''+6.A/D 转换的一般步骤为：取样，保持， ，编码。
答案：量化二、选择题 (20分，每题2分)1. 计算机键盘上有101个键，若用二进制代码进行编码，至少应为（ ）位。
A) 6 B) 7 C) 8 D) 51 答案：B2. 在函数F=AB+CD 的真值表中，F=1的状态有（ ）个。
A) 2 B) 4 C) 6 D) 7 答案：D3. 为实现“线与”逻辑功能，应选用（ ）。
A) 与非门 B) 与门 C) 集电极开路（OC ）门 D) 三态门 答案：C4. 图1所示逻辑电路为( )。
A) “与非”门B) “与”门C)“或”门 D) “或非”门图1答案：A5. 在下列逻辑部件中，属于组合逻辑电路的是（ ）。
A) 计数器 B) 数据选择器 C) 寄存器 D) 触发器 答案：B6. 已知某触发器的时钟CP ，异步置0端为R D ，异步置1端为S D ，控制输入端V i 和输出Q 的波形如图2所示，根据波形可判断这个触发器是（ ）。
数字逻辑技术试卷及解析
3.试用 74LS161 集成芯片构成十二进制计数器。要求采用反馈预置法实现。
解：利用反馈预置法图如下： &
1
P QAQBQCQDCO
T 74161 LD
CP
CPDADBDCDDCr 1
输出 方程和 次态 方程，若所分析的电路属于 异 步时序逻辑电路，则还要写出各 位触发器的 时钟脉冲 方程。
10.在分频、控制和测量等电路中，计数器应用得非常广泛。构成一个六进制计数器最 少要采用 三 位触发器，这时构成的电路有 6 个有效状态， 2 个无效状态。
11.寄存器可分为 数码 寄存器和 移位 寄存器，集成 74LS194 属于 双向 移位 寄存器。移位寄存器除了具有 存储代码 功能外，还具有 移位 功能。
3.时序逻辑电路中，若输出仅与存储电路的输出状态 Q 有关，则一定是 莫尔 型时 序逻辑电路；如果时序逻辑电路中不仅有存储记忆电路，而且还有逻辑门电路时，构成的电 路类型通常称为 米莱 型时序逻辑电路。
4.计数器的基本功能是 计数 和 分频 。计数器电路中的 无效码 在开机时出现， 不用人工或其它设备的干预，能够很快自行进入 有效循环体 ，使 无效 码不再出现的能 力称为 自启动 能力。
（2）各触发器的驱动方程：J1=D K1= D J2=Q1n K2= Q1n J3=Q1n K3= Q2n 把驱动方程代入各 JK 触发器的特征方程，可得到它们的次态方程如下：
Q n+1 1
=
Dn
Q n1 2
Q1n
Q n1 3
Q2n
（3）根据上述方程，写出相应的逻辑功能真值表：
最新2006~2007第一学期《数字逻辑》考试试题(a卷)
assign WR_C=A==8'B11110100 & !n_IORQ & !n_WR?0:1;
endmodule
可以有其它描述方ቤተ መጻሕፍቲ ባይዱ。
8
可口可乐 激励制度
考核激励制度
• (1)考核 • 人才的健康成长，离不开公司的考核激励。
在可口可乐公司，这种考核激励机制是十 分健全而丰富多彩的。
职责工作描述及岗位责任书
kpi考核制度，可口可乐公司已经创造了引人注目的管理
绩效和经济绩效。
•
当每个员工每天的工作进程、每个客户的拜访、每件
产品的销售、每个促销活动的执行、每天的销售业绩、每
月的市场开发状况、每个客户的帐款等等均被主管时时刻
刻跟踪，并且被明确为每天的责任，同时可用量化的指标
来考核和跟踪时，这产生的工作效果是非常显著的。
2. 依照以下波形，试画出上升边沿触发的JK触发器和高电平使能的JK 锁存器的输出端波形，设初态为“0”，/RD为异步清0端。
CP/ EN
/RD
J
K
Q(触发器） 3
Q (锁存器）
2
（空翻） （空翻）
（每沿1分）
3. 已知格雷码（G3 G2 G1 G0）转换为二进制自然代码（F3 F2 F1 F0）的 逻辑电路如下，请直接画出二进制自然代码转换为格雷码的逻辑电路。
何为k p i考核
• 定义：KPI（Key Performance Indication）即关键业绩指标，指的是通过对组织内部 某一流程的输入端、输出端的关键参数进行设置、取样、计算、分析，衡量流程绩效 的一种目标式量化管理指标，是把企业的战略目标分解为可运作的远景目标的工具， 是企业绩效管.
2006~2010数字逻辑试卷及答案解读
武汉大学计算机学院2006~2007学年第二学期2006级《数字逻辑》期未考试试卷A卷学号班级姓名成绩一、填空（每空1分，共14分）1、（21.5）10=（）2=（）8=（）162、若0.1101x=-，则[]x补=（）3、十进制数809对应的8421BCD码是（）4、若采用奇校验，当信息位为10011时，校验位应是（）5、数字逻辑电路分为（）和（）两大类6、电平异步时序逻辑电路的描述工具有（）、（）、（）7、函数()()=+⋅+的反函数是（）F A B C D8、与非门扇出系数N O的含义是（）9、若要消除函数(,,)=+对应的逻辑电路可能存在的险象，则应增加F A B C AB AC的冗余项是（）二、选择题（每空2分，共16分）从下列各题的四个答案中，选出一个正确答案，并将其代号填入括号内1、数字系统采用（）可以将减法运算转化为加法运算A．原码B．余3码C．Gray码D．补码2、欲使J-K触发器在CP脉冲作用下的次态与现态相反，JK的取值应为（）A．00 B．01 C．10 D．113、对完全确定原始状态表中的6个状态，A、B、C、D、E、F进行比简，若有（A，B），（D、E）等效，则最简状态表中只有（）个状态A．2 B．4 C．5 D．64、下列集成电路芯片中，（）属于组合逻辑电路A．计数器74290 B．寄存器74194C．三一八译码器74138 D．集成定时器5G5555、设计一个20进制同步计数器，至少需要（）个触发器A．4 B．5 C．6 D．206、用5G555构成的多谐振荡器有（）A．两个稳态B．两个暂稳态C ．一个稳态，一个暂稳态D ．既没有稳态，也没有暂稳态 7、可编程逻辑阵列PLA 的与、或陈列是（ ）A ．与阵列可编程、或阵列可编程B ．与阵列不可编程、或阵列可编程C ．与阵列可编程、或阵列不可编程D ．与阵列不可编程、或阵列不可编程 8、最大项和最小项的关系是（ ）A ．i i m M =B ．i i m M =C ．1i i m M ⋅=D ．无关系 三、逻辑函数化简（6分）把(,,,)(0,1,5,14,15)(4,7,10,11,12)F A B C D m d =∑+∑化成最简与—或式 四、分析题（每小题12分，共24分）1、分析图1所示组合逻辑电路① 写出输出函数表达式 ② 列出真值表 ③ 说明电路功能2、分析图2所示脉冲异步时序逻辑电路① 写出输出函数和激励函数表达式 ② 列出次态真值表，作出状态表和状态图 ③ 说明电路功能④ 设初态2100y y =，作出x 输入4个异步脉冲后的状态y 2y 1和输出z 的波形图。
《数字逻辑》期末考试A卷参考答案
《数字逻辑》期末考试 A 卷参考答案
一、判断题：下面描述正确的打‘√’，错误的打‘×’ （每小题1 分，共 10 分）
1、为了表示 104 个信息，需 7位二进制编码 [√ ]
2、 BCD码能表示0 至 15 之间的任意整数[× ]
3、余 3码是有权码[× ]
4、 2421 码是无权码 [ × ]
5、二值数字逻辑中变量只能取值0 和 1，且表示数的大小 [ × ]
6、计算机主机与鼠标是并行通信[× ]
7、计算机主机与键盘是串行通信[√ ]
8、占空比等于脉冲宽度除于周期[√ ]
9、上升时间和下降时间越长，器件速度越慢
10、卡诺图可用来化简任意个变量的逻辑表达式[√]
[×]
二、写出图中电路的逻辑函数表达式。
（每小题 5 分，共10 分）
1、 F=A B
2、 F=AB CD
三、选择题：（多选题，多选或少选不得分，每小题 2 分，共 20 分）。
数字逻辑考题及答案
数字逻辑试题1答案一、填空：（每空1分，共20分）1、（20.57）8=（10.BC）162、(63.25)10=(111111.01)23、（FF）16=(255)104、[X]原=1.1101，真值X=-0.1101，[X]补=1.0011。
5、[X]反=0.1111，[X]补=0.1111。
6、-9/16的补码为1.0111，反码为1.0110。
7、已知葛莱码1000，其二进制码为1111，已知十进制数为92，余三码为110001018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态。
9、逻辑代数的基本运算有三种，它们是_与_、_或__、_非_。
10、FAB1，其最小项之和形式为_。
FA B AB11、RS触发器的状态方程为_Q n1SRQ n_，约束条件为SR0。
12、已知F1AB、F2ABAB，则两式之间的逻辑关系相等。
13、将触发器的CP时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分）答：（1）、由实际问题列状态图（2）、状态化简、编码（3）、状态转换真值表、驱动表求驱动方程、输出方程（4）、画逻辑图（5）、检查自起动2、化简FABABCA(BAB)（5分）答：F03、分析以下电路，其中RCO为进位输出。
（5分）答：7进制计数器。
4、下图为PLD电路，在正确的位置添*，设计出FAB函数。
（5分）15分注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分）解：XY m(3,5,6,7)m(1,2,4,7)2分ABCiXY0000000101010010111010001101101101011111该组合逻辑电路是全加器。
以上8分2、分析以下电路，其中X为控制端，说明电路功能。
（10分）解：FXA B C XABCXABCXABCXABCXABC4分FX(ABC)X(A B C ABC)4分所以：X=0完成判奇功能。
数字逻辑 2006试题及答案(A)
……………………………… 装 ……………………………… 订 ………………………………… 线 ………………………………课程________________________班级________________________姓名__________________________学号________________________……………………………… 密 ……………………………… 封 ………………………………… 线 ………………………………安 徽 工 业 大 学 试 题 纸2006~2007学年第一学期期末考试《数字逻辑》试卷（A ）一、填空题。
请在每小题的空格中填上正确答案。
错填、不填均无分。
(本大题共10小题，每空1分，共10分) 1．基本逻辑运算有________、或、非3种。
2．描述逻辑函数各个变量取值组合和函数值对应关系的表格叫________。
3．函数Y=AB+AC 的最小项表达式为________。
4．数字用________码表示，零的表示唯一。
5．3线-8线译码器74LS138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y =________。
6．能够将1个输入数据，根据需要传送到m 个输出端的任何一个输出端的电路叫________。
7．对于T 触发器，当T=________时，触发器处于保持状态。
8．某计数器的输出波形如图1所示，该计数器是________进制计数器。
图19．Mealy 型时序逻辑电路的输出是________的函数。
10．EDA 软件Max+plusII 提供了三种描述电路的方式，分别是：原理图描述、波形描述和 。
二、单项选择题。
在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。
错选、多选或未选均无分。
(本大题共15小题，每小题2分，共30分)11．下列各组数中，是8进制的是( )。
A ．27452 B ．63957 C ．47EF8 D ．37481 12．用0、1两个符号对100个信息进行编码，则至少需要( )。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2、用 D 触发器和适当的逻辑门设计能实现下列最简二进制状态表的同步时序逻辑 电路
2
现态 y2 y1
00 01 11 10
次态/输出
y n1 2
y n1 1
/
z
x=0
x=1
01/0
10/0
11/0
10/0
01/0
00/0
00/0
11/1
D 触发器激励表如下
Q→Qn+1
D
00
0
01
1
10
0
11
1
六 综合应用题（每小题 10 分，共 20 分） 1、用三一八译码器 74138 和适当的逻辑门设计一个三变量 “多数表决电路”
（A，B），（D、E）等效，则最简状态表中只有（ ）个状态
Hale Waihona Puke A．2B．4C．5
D．6
4、下列集成电路芯片中，（ ）属于组合逻辑电路
A．计数器 74290
B．寄存器 74194
C．三一八译码器 74138
D．集成定时器 5G555
5、设计一个 20 进制同步计数器，至少需要（ ）个触发器
A．4
B．5
C．6
8、最大项和最小项的关系是（ ）
A． mi Mi
B． mi Mi
三、逻辑函数化简（6 分）
C． mi M i 1
D．无关系
把 F(A, B,C, D) m(0,1,5,14,15) d(4,7,10,11,12) 化成最简与—或式
四、分析题（每小题 12 分，共 24 分）
1、分析图 1 所示组合逻辑电路 A
三、逻辑函数化简（6 分） 解答 先画出函数 F（A.B.C.D）的卡诺图
AB
CD
00
01
11
10
00 1
d
d
01 1
1
11
d
1
d
10
1
d
化简得最简与 或表达式： F AC AC
四、分析题（每小题 12 分，共 24 分） A
1
1. 解答
B
&
P1 D
≥1 P2
&
F
① 逐级写出输出函数表达式
C
≥1
）
5、数字逻辑电路分为（ ）和（
）两大类
6、电平异步时序逻辑电路的描述工具有（
）、（
）、（
）
7、函数 F (A B) (C D) 的反函数是（
）
8、与非门扇出系数 NO 的含义是（
）
9、若要消除函数 F (A, B,C) AB AC 对应的逻辑电路可能存在的险象，则应增加
的冗余项是（
）
二、选择题（每空 2 分，共 16 分）
2、用四位二进制同步可逆计数器 74193 和八选一数据选择器 74152 设计一个 “10010010”序列发生器，循环产生该序列。序列中的最高位“1”是序列的第一位。 （提示：首先把 74193 设计成八进制计数器，用其计数状态作八选一数据选择器的地 址端，用要产生的序列位作数据选择器的数据输入端）
五、设计题（每小题 10 分，共 20 分）
1
图2 x
1、作出“1101”序列检测器的 Moore 模型原始状态图和状态表，电路有一个串行
输入端 x，一个输出端 z。当 x 输入的序列中出现“1101”时，输出 z 为 1，否则 z 为 0，
其典型输入输出序列如下：
输入 x 输出 z
01011011010 00000010000
武汉大学计算机学院
2006~2007 学年第二学期 2006 级《数字逻辑》
期未考试试卷
A卷
学号
班级
姓名
成绩
一、填空（每空 1 分，共 14 分）
1、（21.5）10=（
）2=（ ）8=（ ）16
2、若 x 0.1101，则[x] 补=（
）
3、十进制数 809 对应的 8421BCD 码是（
）
4、若采用奇校验，当信息位为 10011 时，校验位应是（
D．20
6、用 5G555 构成的多谐振荡器有（ ）
A．两个稳态
B．两个暂稳态
1
C．一个稳态，一个暂稳态
D．既没有稳态，也没有暂稳态
7、可编程逻辑阵列 PLA 的与、或陈列是（ ）
A．与阵列可编程、或阵列可编程
B．与阵列不可编程、或阵列可编程
C．与阵列可编程、或阵列不可编程 D．与阵列不可编程、或阵列不可编程
附：各集成电路逻辑符号
A2
F
A1
八选一 MUX
A0
74152
G
D0 D1 D2 D3 D4 D5 D6 D7
3
武汉大学计算机学院
2006-2007 学年第二学期 2006 级《数字逻辑》
期末考试试题 A 卷参考答案
一、填空题（每空 1 分，共 14） 解答：
1.（21.5）10=（10101，1）2=（25.4）8=（15.8）16
从下列各题的四个答案中，选出一个正确答案，并将其代号填入括号内
1、数字系统采用（ ）可以将减法运算转化为加法运算
A．原码
B．余 3 码
C．Gray 码
D．补码
2、欲使 J-K 触发器在 CP 脉冲作用下的次态与现态相反，JK 的取值应为（ ）
A．00
B．01
C．10
D．11
3、对完全确定原始状态表中的 6 个状态，A、B、C、D、E、F 进行比简，若有
1
① 写出输出函数表达式
② 列出真值表
B
& D ≥1
③ 说明电路功能
C
≥1
图1
2、分析图 2 所示脉冲异步时序逻辑电路 ① 写出输出函数和激励函数表达式
② 列出次态真值表，作出状态表和状态图
③ 说明电路功能
&
F
④ 设初态 y2 y1 00 ，作出 x 输入 4 个异步脉
冲后的状态 y2y1 和输出 z 的波形图。
输入 ABCD
0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111
P3
4
②列真值表
P1 AB P2 P1 D AB D P3 B C F P2 P3 (AB D) B C AB D B C
AB D B C B C ③功能说明 由真值表可知，当输入 ABCD 取值为 0010、0011、0100、 0101、0110、0111、1010、1011、1100、1101、1110、1111 时 输出 F 为 1，否则 F 为 0。或者说当输入 ABCD 中 B 或 C 为 1 时，F 为 1,否则 F 为 0。 2. 解答
2. [x]补=1.0011 4. 0
3. 100000001001 5. 组合逻辑电路，时序逻辑电路
6. 逻辑表达式，流程表，总态图 7. F AB CD 8. 指与非门的输出端连接同类门的最多个数，它反映了与非门的带负载能力。 9. BC
二、选择题（每空 2 分，共 16 分） 解答 1. D 2. D 3. B 4. C 5. B 6. B 7. A 8. A