数字逻辑模拟试题
数字逻辑与逻辑设计模拟卷及答案
《数字电路与逻辑设计》模拟卷（考试时间 120分钟）姓名 学号 班级一．填空题（每空2分，共20分）1．(A2.C)16=( )102．(110001000001)2421码=( )103．已知[X]反=1.1010，那么[X]真值=（ ）。
4．)13,11,10,5,1()15,14,9,8,6,2,0(),,,(d D C B A F ∑∑+=，其最简与或式=F （ ）。
5．分析右图所示电路的逻辑关系， 写出相应的逻辑表达式F为（）。
6．设计一个158进制的计数器，最少需要（ ）个触发器。
7．当用D 触发器实现T ’触发器功能时，则D 端应接（ ）端。
8．模为2n 的扭环形计数器，其无用状态数为（ ）。
A B CD E FF9．如下图所示逻辑部件，其中各方框中采用模N 的计数器作N 次分频器，则Z 输出的频率是（ ）。
10．时序逻辑电路使用时钟脉冲CP 上升沿更新状态的边沿触发器，已知CP 及输入X 的波形如下图所示，则X 的取值（从左向右）是（ ）。
二．单项选择题（每小题1分，共10分）1．与二进制0101等值的余3码是（ ）。
（1）1010 （2）1000 （3）0001 （4）0011 2．二进制数011001的典型格雷码是（ ）。
（1）011011 （2）101101 （3）010111 （4）010101 3．表达式F=AB 可用来表示（ ）。
（1）A<B （2）A>B （3）A>B （4）A<B4．如将TTL “与非”门仅作为“非”门使用，则多余输入端应做（ ）处理。
（1）全部挂高 （2）其中一个接地 （3）全部接地 （4）部分接地 5．标准与或式是由（ ）构成的逻辑表达式。
（1）与项相或 （2）最小项相或 （3）最大项相与 （4）或项相与 6． 如图所示由两个”与非”门构成的基本触发器,欲使该触发器保持现态，则该触发器输入信号应为( )。
（1）S=R=0 （2）S=R=1 （3）S=1 R=0 （4）S=0 R=17．n 位二进制译码器与门阵列中，共有（ ）个二极管。
詹瑾瑜数字逻辑练习题
詹瑾瑜数字逻辑练习题一、基本逻辑门(1) 与门(2) 或门(3) 非门(4) 异或门(1) A·A(2) A + A(3) A·A' + A·B(4) (A + B)'·(A + B)二、组合逻辑电路A |B | Y0 | 0 | 10 | 1 | 01 | 0 | 01 | 1 | 1(1) Y = A·B + C(2) Y = (A + B)'·C(1) Y = A·B + A·B' + A'·B(2) Y = (A + B)' + (A' + B')三、时序逻辑电路(1) SR触发器(2) D触发器(3) JK触发器当前状态 | 输入X | 下一个状态A | 0 | BA | 1 | CB | 0 | AB | 1 | DC | 0 | AC | 1 | BD | 0 | CD | 1 | D四、数字电路设计1. 设计一个38线译码器，并给出其真值表。
2. 设计一个4位二进制加法器，并说明其工作原理。
3. 设计一个序列检测器，检测序列为“1101”。
五、数字电路分析(1) 电路由两个与门、一个或门和一个非门组成，输入为A、B、C，输出为Y。
(2) 电路由一个42线优先编码器和一个24线译码器组成，输入为I0、I1、I2、I3，输出为Y0、Y1、Y2、Y3。
2. 给出一个数字时钟的原理框图，并简要说明其工作原理。
(1) 同步序列发生器(2) 异步序列发生器六、数字电路应用(1) 计算机处理器(2) 通信系统(3) 家用电器2. 举例说明数字电路在生活中的一个实际应用，并简述其工作原理。
七、数字电路故障诊断1. 列出数字电路常见的故障类型及其原因。
2. 描述如何使用逻辑笔进行数字电路的故障检测。
(1) 一个4位二进制加法器的输出始终为零。
(2) 一个38线译码器的某个输出始终为高电平。
数字逻辑模拟试卷附答案
XX 大 学 试 题课程名称 数字逻辑电路设计 开课学院使用班级 考试日期苏 大 学 试题 第3 页苏大 学 试题第4 页四、根据下图波形写出其逻辑关系表达式Z=F(A,B,C) （10分）A B C Z五、分析题：某同步时序逻辑电路如图所示。
（12分）(1) 写出该电路激励函数和输出函数； (2) 画出输出矩阵和激励矩阵； (3) 画出状态表和状态图；(4）设各触发器的初态均为0，试画出下图中Q1、Q2和Z 的输出波形。
数字逻辑模拟试卷2答案一、填空题（每空1分，计20分） 1、(45)6=(35)8=(11101)2=(00101001)84212、若X= 138/512，则[X]反=（0.01000101），[－X]补=（1.10111011）。
3、若[X]补=101100，则X=（-100100），[X/2]补=（110110）。
4、若X=10100110，[X]Gray 码=(11110101)。
5、用n 位补码（含一位符号位）表示定点整数，其表示的数值范围是(-2n-1～2n-1-1)6、VHDL 程序一般由（实体）和结构体两部分组成,其中结构体的基本描述方法有(数据流描述法)、行为描述法和结构描述法。
7、信息码1010对应的奇校验汉明码的长度是（7位）。
8、函数F= A+BC 的反函数是（)(C B A ）。
9、集成芯片的集成度是以（等效门电路的数量）来衡量的。
10、三态门的三种输出状态是高电平、低电平和（高阻状态）。
11、正负逻辑的约定中，正逻辑是指（高电平表示1；低电平表示0）。
12、触发器的触发方式有直接电平触发、电平触发和（脉冲触发）、（边沿触发）几种。
13、对组合逻辑电路而言，PLD 的理论依据是（任何组合逻辑函数都可以用与-或式表示）。
14、ISP 指的是（在系统可编程技术）二、选择题（每题有一个或多个正确答案，每题1分计10分）1、A2、D3、B ，C4、A ，D5、A ，B ，D6、A ，B ，C7、A ，B ，C8、B9、B ，D 10、C 三、按要求化简下列函数（14分）1．用代数法求函数 F = A B + A B C + B C 的最简“与-或”表达式。
数字逻辑模拟试题
数字逻辑模拟试题一．单项选择题1．表示任意两位无符号十进制数至少需要（ ）二进制数。
A ．6B ．7C ．8D ．92．余3码 的2421码为（ ）。
3．下列四个数中与十进制数（72）10相等的是( )A ．（01101000）2 B.（01001000）2C.（01110010）2D.（01001010）24．某集成电路芯片，查手册知其最大输出低电平U OLmax =0.5V ，最大输入低电平U ILmax =0.8V ，最小输出高电平U OHmin =2.7V ，最小输入高电平U IHmin =2.0V ，则其高电平噪声容限U NH =( )5．标准或-与式是由（ ）构成的逻辑表达式。
A ．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与6.根据反演规则，的反函数为()()E DE C C A F ++⋅+=（ ）。
A. B.C. D. 7、对于TTL 或非门多余输入端的处理，不可以（ ）。
A 、接电源B 、通过0.5k Ω电阻接地C 、接地D 、与有用输入端并联8．下列四种类型的逻辑门中，可以用（ ）实现三种基本逻辑运算。
A. 与门B. 或门C. 非门D. 与非门9． 将D 触发器改造成T 触发器，图1所示电路中的虚线框内应是（ ）。
A. 或非门B. 与非门C. 异或门D. 同或门10．以下电路中可以实现线与功能的有（ ）。
A.与非门B.三态输出门C.传输门D.漏极开路门11．要使JK 触发器在时钟作用下的次态与现态相反，JK 端取值应为（ ）。
E )]E D (C C [AF ⋅++=E )E D (C C A F ⋅++=E)E D C C A (F ⋅++=E )(D A F ⋅++=E C CA．JK=00 B. JK=01 C. JK=10 D. JK=1112．设计一个四位二进制码的奇偶校验器，需要（）个异或门。
A．2 B. 3 C. 4 D. 513．相邻两组编码只有一位不同的编码是( )A．2421BCD码 B.8421BCD码 C.余3码 D.循环码14．下列电路中，不属于时序逻辑电路的是( )A．计数器 B.全加器 C.寄存器 D.RAM15．一个4位移位寄存器，现态为0111，经右移1位后其次态为( )A．0011或1011 B.1101或1110C.1011或1110D.0011或111116．为了将正弦信号转换成与之频率相同的脉冲信号，可采用( )A．多谐振荡器 B.移位寄存器C.单稳态触发器D.施密特触发器17．一个6位地址码、8位输出的ROM，其存储矩阵的容量为( )bit.A ．64×8 B.48 C.256 D.818．某8位DAC 2时，输出电压为( )A ．5.10V D.都不是19．PROM 是一种__________可编程逻辑器件。
数字逻辑自测题参考答案
Q3
Q2
Q1
DQ >CP
DQ >CP
DQ >CP
CLK
module exam (clk, q) ; input clk ; output [3:1] q ; reg [3:1] q ; always @ (posedge clk) case (q) 3’b001 : q<=3’b100 ; 3’b100 : q<=3’b010 ; 3’b010 : q<=3’b001 ; default : q<=3’b001 ; endcase
12. 已知某组合电路的输出表达式为 F ( a ,b,c ) a • b b c ，用Verilog
HDL的数据流描述方式建模。
module M1(a,b,c,F); input a,b,c; output F; assign F=~(a&b)|(b^c); endmodule
第6页/共41页
s2=x3⊕x2⊕x1 s1=x3 x2 +(x3⊕ x2) x1
Verilog 模型： module CT (x3,x2,x1,s2,s1); input x3,x2,x1; output s2,s1; assign {s1,s2}=x3+x2+x1; endmodule
第14页/共41页
功能：
若 将 x3 、 x2 作 为两个加数，
X Q1 Q0 000 001 010 011 100 101 110 111
J1 K1 J0 K0 Q1(t+1) Q0(t+1) Z
00 00
00
0
00 00
01
0
00 00
10
0
数字逻辑考题及答案
数字逻辑试题1答案一、填空：（每空1分，共20分）1、（20.57）8=（10.BC）162、(63.25)10=(111111.01)23、（FF）16=(255)104、[X]原=1.1101，真值X=-0.1101，[X]补=1.0011。
5、[X]反=0.1111，[X]补=0.1111。
6、-9/16的补码为1.0111，反码为1.0110。
7、已知葛莱码1000，其二进制码为1111，已知十进制数为92，余三码为110001018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态。
9、逻辑代数的基本运算有三种，它们是_与_、_或__、_非_。
10、FAB1，其最小项之和形式为_。
FA B AB11、RS触发器的状态方程为_Q n1SRQ n_，约束条件为SR0。
12、已知F1AB、F2ABAB，则两式之间的逻辑关系相等。
13、将触发器的CP时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分）答：（1）、由实际问题列状态图（2）、状态化简、编码（3）、状态转换真值表、驱动表求驱动方程、输出方程（4）、画逻辑图（5）、检查自起动2、化简FABABCA(BAB)（5分）答：F03、分析以下电路，其中RCO为进位输出。
（5分）答：7进制计数器。
4、下图为PLD电路，在正确的位置添*，设计出FAB函数。
（5分）15分注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分）解：XY m(3,5,6,7)m(1,2,4,7)2分ABCiXY0000000101010010111010001101101101011111该组合逻辑电路是全加器。
以上8分2、分析以下电路，其中X为控制端，说明电路功能。
（10分）解：FXA B C XABCXABCXABCXABCXABC4分FX(ABC)X(A B C ABC)4分所以：X=0完成判奇功能。
数字逻辑考题及答案
数字逻辑试题1答案一、填空：（每空1分，共20分） 1、（20.57）8 =（ 10.BC ）16 2、(63.25) 10= ( 111111.01 )2 3、（FF ）16= ( 255 )104、[X]原=1.1101，真值X= -0.1101，[X]补 = 1.0011。
5、[X]反=0.1111，[X]补= 0.1111。
6、-9/16的补码为1.0111，反码为1.0110 。
7、已知葛莱码1000，其二进制码为1111， 已知十进制数为92，余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态 。
9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。
10、1⊕⊕=B A F ，其最小项之和形式为_ 。
AB B A F += 11、RS 触发器的状态方程为_n n Q R S Q +=+1_，约束条件为0=SR 。
12、已知B A F ⊕=1、B A B A F +=2，则两式之间的逻辑关系相等。
13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分） 答：（1）、由实际问题列状态图 （2）、状态化简、编码 （3）、状态转换真值表、驱动表求驱动方程、输出方程 （4）、画逻辑图 （5）、检查自起动2、化简)(B A B A ABC B A F +++=（5分） 答：0=F3、分析以下电路，其中RCO 为进位输出。
（5分） 答：7进制计数器。
4、下图为PLD 电路，在正确的位置添 * ， 设计出B A F ⊕=函数。
（5分）5分 注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分）解： ∑∑==)7,4,2,1()7,6,5,3(m Y m X 2分A B Ci X Y 0 0 0 0 0 0110 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1该组合逻辑电路是全加器。
数字逻辑试题及答案
数字逻辑试题及答案# 数字逻辑试题及答案一、选择题（每题2分，共20分）1. 在数字逻辑中，逻辑“与”操作的特点是：- A. 只要有一个输入为0，输出就为0- B. 所有输入为1时，输出才为1- C. 至少有一个输入为1，输出就为1- D. 所有选项都不正确答案：A2. 下列哪个不是组合逻辑电路的特点？- A. 输出只依赖于当前的输入- B. 输出可以延迟- C. 没有记忆功能- D. 具有固定的输出响应时间答案：B3. 触发器的主要用途是：- A. 存储一位二进制信息- B. 作为逻辑门使用- C. 进行算术运算- D. 以上都不是答案：A4. 以下哪个不是数字逻辑中的布尔代数基本运算？- A. 与（AND）- B. 或（OR）- C. 非（NOT）- D. 加（ADD）答案：D5. 一个4位二进制计数器在计数到15后，下一个状态是：- A. 0- B. 1- C. 16- D. 不确定答案：A...（此处省略其他选择题，以保持总字数约1000字）二、简答题（每题10分，共30分）1. 解释什么是“异或”（XOR）逻辑门，并给出其真值表。
答案：“异或”（XOR）逻辑门是一种二输入逻辑门，其输出仅当输入不相等时为1。
如果两个输入相同，输出为0。
其真值表如下：```A |B | Y--0 | 0 | 00 | 1 | 11 | 0 | 11 | 1 | 02. 什么是同步时序逻辑电路，与异步时序逻辑电路有何不同？答案：同步时序逻辑电路是指电路中的所有触发器都由同一个时钟信号控制，状态转换是同步进行的。
而异步时序逻辑电路中，触发器的状态转换不是由统一的时钟信号控制，可能存在不同的延迟，导致状态转换可能不同步。
3. 描述一个简单的数字逻辑电路设计，实现2位二进制加法器的功能。
答案：一个2位二进制加法器可以由两个全加器和一个进位逻辑构成。
每个全加器接收两个输入位和一个进位输入，产生一个和位和一个进位输出。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字逻辑模拟试题一．单项选择题1．表示任意两位无符号十进制数至少需要（）二进制数。
A ．6 B．7 C．8 D．92．余3码10001000对应的2421码为（）。
A ．01010101 B.10000101 C.10111011 D. 111010113．下列四个数中与十进制数（72）10 相等的是（）A．（01101000）2 B. （01001000）2C.（01110010）2D. （01001010）24．某集成电路芯片，查手册知其最大输出低电平U oLmax =0.5V，最大输入低电平U lLmax =0.8V，最小输出咼电平U oHmi n= 2.7V，最小输入高电平U lHmi n= 2.0V，则其高电平噪声容限U NH=（）A．0.3V B.0.6V C.0.7V D.1.2V5 •标准或-与式是由（）构成的逻辑表达式。
A •与项相或 B.最小项相或 C.最大项相与D.或项相与6.根据反演规则， F A C C DE E的反函数为（）。
A. F [AC C(D E)]EB.F AC C(D E)EC. F (AC CD E)ED.F AC C(D E)E7、对于TTL或非门多余输入端的处理，不可以（）（A、接电源B、通过0.5k Q电阻接地C、接地D、与有用输入端并联8•下列四种类型的逻辑门中，可以用（）实现三种基本逻辑运算。
A.与门B.或门C.非门D.与非门9.将D触发器改造成T触发器，图1所示电路中的虚线框内应是（）。
A.或非门B.与非门C.异或门D.同或门10.以下电路中可以实现线与功能的有（）。
A. 与非门B.三态输出门C.传输门D.漏极开路门11 •要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（）。
A. JK=00B. JK=01C. JK=10D. JK=1112•设计一个四位二进制码的奇偶校验器，需要（）个异或门。
A . 2 B. 3 C. 4 D. 513.相邻两组编码只有一位不同的编码是（）A. 2421BCD码B.8421BCD码C.余3 码D.循环码14•下列电路中，不属于时序逻辑电路的是（）A.计数器B.全加器C.寄存器D.RAM15. —个4位移位寄存器，现态为0111,经右移1位后其次态为( )A. 0011 或1011B.1101 或1110C.1011 或1110D.0011 或111116. 为了将正弦信号转换成与之频率相同的脉冲信号，可采用( )A.多谐振荡器B. 移位寄存器C. 单稳态触发器D. 施密特触发器17•—个6位地址码、8位输出的ROM其存储矩阵的容量为( )bit.A. 64 X 8B.48C.256D.818. 某8位DAC当输入全为1时，输出电压为5.10V，当输入D= (10000000) 2时，输出电压为()A. 5.10VB.2.56VC.1.28VD. 都不是19. ____________________ PROM是一种编程逻辑器件。
()A. 与阵列可编程、或阵列固定的B. 与阵列固定、或阵列可编程的C. 与、或阵列固定的D. 与、或阵列都可编程的20. ____________________ ROM不能用于。
A.函数运算表B. 存入程序C.存入采集的动态数据D. 字符发生器二•多项选择题1逻辑函数F=A㊉B和G=A O B满足关系（）。
A. F G B. F G C. F G D. F G 12•函数F（A, B,C） m（1,2,3,6）,G（A, B,C） m（0,2,3,4,5,7）,则F和G相与”的结果是（）。
A. m2 m3B. 1C. ABD. AB 3•设两输入或非门的输入为x和y，输出为z ,当z为低电平时，有（）。
A. x和y同为高电平；B. x为高电平，y为低电平；C. x为低电平，y为高电平；D . x和y同为低电平.4. 组合逻辑电路的输出与输入的关系可用（）描述。
A .真值表B.流程表 C .逻辑表达式 D.状态图5. TTL电路在正逻辑系统中，以下输入中（）相当于接1。
A.悬空B. 通过3k Q电阻接电源C.通过3k Q电阻接地D. 通过510 Q电阻接地三．填空题1．数字逻辑电路可分为组合和 __________两大类。
2．用与、或、非等运算表示函数中各个变量之间逻辑关系的代数式叫 __________________ 。
3 .四变量逻辑函数的标准与或式为F(a,b,c,d)=刀m(0,2,3,4,6,8,9,11,13) ，其标准或与式为________ ，它的反函数的标准与或式为__________________ 。
4. __________________________________________ 三态逻辑门输出有三种状态：0态、1 态和 ________________ 。
5. 在组合逻辑电路中，当输入信号改变状态时，输出端可能出现的虚假过渡干扰脉冲的现象称为6. 根据需要选择一路信号送到公共数据线上的电路叫__________ 。
7. 16 个触发器构成计数器，该计数器可能的最大计数模值是 _________ 。
8. __________________________________________ 触发器按功能分可分为RS、D 、JK 、T 和________________ 。
9 •某计数器的输出波形如图1所示，该计数器是__________ 制计数器。
图110 • Moore型时序逻辑电路的输出仅仅取决于而不受电路当时的输入信号影响或没有输入变量。
11•对于一个频率有限的模拟信号，设其最高频率分量的频率为f max，在取样后为了无失真地恢复原始输入信号频谱，取样时必须满足取样频率：f s> __________ 。
12. 为了构成8K X 16bit的RAM，需要_______ 片1K X8bit的RAM，地址线的高 ______ 位作为地址译码的输入，地址译码使用的是―线一―线译码器。
13. 在A/D转换中，最小量化单位为△，如果使用四舍五入法，最大量化误差为 _，如果使用只舍不入法，最大量化误差为—。
14. 10位A/D转换器中，已知输出为258H时，对应的输入电压为1.2V，则当输入的电压为1.8V时，输出的数字量是_________ H o15. 74LS138是3线-8线译码器，译码输出为低电平有效，若输入A2A1A0=100 时，输出丫7丫6丫5丫4丫3丫2丫1丫0 = _______________________________________________ o 16. 8线7线优先编码器74LS148的优先权顺序是丨7，16, ??|1，I o，输入低电平有效，输出“丫1 Y0为二进制反码输出。
当|7|6| 5|4|3|2|1|0 为11010101 时，输出丫 2 丫 1 丫0= ___________ o四、分析题1 •用图形法将下列逻辑函数化成最简与或”式F(A,B,C, D)=刀m(Q 2, 4, 5, 6, 7, 12)+ 刀d(8 10) 2 •分析图中所示电路的逻辑功能。
列出真值表，写出电路输出函数S的逻辑表达式。
3、分析图中所示的组合逻辑电路，要求:(1)写出输出丫1、丫2的表达式。
(2)列出真值表(3)说明电路逻辑功能AC4 •根据图中所示4选1数据选择器实现的组合电路，写出输出E表达式并化成最简与或”表达式。
c D CD图45、时序电路如图所示，写出各触发器的驱动方程、该电路的状态方程，并画出状态转换图，说明电路功能（设各触发器的初态均为0）。
CP6、电路如图所示，已知CP端输入脉冲的频率为10kHz, 试分析当输入控制信号A, B, C, D , E, F, G, H , I 分别为低电平时，丫端输出的脉冲频率各为多少？并说明电路的逻辑功能。
BI五、设计题1 •在举重比赛中，有甲、乙、丙三位裁判，其中甲为主裁判，当两位或两位以上裁判（其中必须包括主裁判在内）认为运动员上举合格，才可发出合格信号，用最少的与非门设计满足上述要求的组合逻辑电路。
2、试用PLA设计一个满足以下要求的译码电路。
该电路输入信号DCBA为4位二进制码。
输出信号丫1、丫2、丫3在下列几种情况下有确定的状态：①当DCBA所对应的十进制数为1~3时，丫1=1，丫2=丫3=0 ；②当DCBA所对应的十进制数为6〜8时，丫2=1，丫1=丫3=0 ；③当DCBA所对应的十进制数为11~13时，丫3=1，丫1=丫2=0。
A——］丫1B——译—丫2C——器丫3D——3•用同步四位二进制计数器74161构成初始状态为0100 的七进制计数器。
画出状态转换图和连线图。
4•用同步四位二进制计数器74160构成48进制的计数器。
画出状态转换图和连线图。
5、用八选一数据选择器74HC151设计一个函数发生器电路，S1、S2为控制端，A、B为逻辑变量输入端，丫为函数发生器输出端，要实现的功能如图所示。
S\\ J YAB0001 4 + Bi0A®Bi1A6、图（a）是一个序列信号产生电路的框图，其输出L 与时钟脉冲CP的波形如图（b）所示。
试用边沿D触发器和中规模组合逻辑器件设计该时序电路。
L~HJ-TT1 L L TT六、作图题1图中（d）所示A、B、C信号为图（a）、（b）路的输入波形。
分析电路，试对应画出L1、的输出波形。
'V CCAB(0TB(d)(C )各电L2 和L3A&E V 3 -------FXA——&B —V3——C——EXABLi(b)L22、触发器电路及输入信号的波形如图所示， 试分别画出D 触发器的Q 和Q1的波形。
3•由集成定时器555的电路如图7所示，请回答下 列问题。
(1)构成电路的名称;(2)已知输入信号波形U I ,画出电路中u o 的波形(标 明u o 波形的脉冲宽度)；67TH OUTTR 555 GND CO5DISC+6V~ 0.0 IgF0E ----------- [}Q.0E ------------------------。