《数字电路与数字逻辑》期末考试试卷A卷(1)
《数字电路与数字逻辑》期末考试及答案
《数字电路与数字逻辑》期末考试试卷考生注意：1．本试卷共有五道大题，满分100分。
2．考试时间90分钟。
3．卷面整洁，字迹工整。
1． 将下列二进制数转为十进制数（1010001）B = （ ）D （11．101）B = （ ）D 2． 将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码 （+254.25）=（ ）真值 = （ ）原码=（ ）反码 = （ ）补码3． 把下列4个不同数制的数(76.125)D 、(27A)H 、(10110)B 、(67)O 按从大到小的次序排列（）>（ ）>( )>( ) 。
4． 对于D 触发器，欲使Q n+1=Q n，输入D=（ ），对于T 触发器，欲使Q n+1=Q n，输入T=（ ）5． 一个512*8位的ROM 芯片，地址线为（ ）条，数据线为（）条。
6． 对32个地址进行译码，需要（ ）片74138译码器。
7． 存储器起始地址为全0，256K*32的存储系统的最高地址为（ ）。
8． 将下列各式变换成最简与或式的形式=+B A （ ）=+B A A （）=++C B C A AB （））进制。
二、组合电路设计题（每空10分，共20分）1． 用八选一数据选择器74LS151实现逻辑函数AC BC AB C B A L ++=),,( （10分） 2、用74LS138设计一个电路实现函数F = AB+ B C （提示：在74LS138的示意图上直接连线即可）（10分）三、组合电路分析题（共10分） 已知逻辑电路如下图所示，分析该电路的功能。
四、分析题（共24分） 1、分析如下的时序逻辑电路图，画出其状态表和状态图，并画出Q1，Q2的波形图，Q1Q2初态为00。
（14分）2、电路如图所示，要求写出它们的输出函数表达式，化简，并说出它们的逻辑功能。
（10分）五、设计题（共26分）1．用JK 触发器设计一个“111”序列检测器，允许重复，要求用一个输出信号来表示检测结果。
《数字集成电路》期末试卷(含答案)
浙江工业大学 / 学年第一学期 《数字电路和数字逻辑》期终考试试卷 A姓名 学号 班级 任课教师一、填空题（本大题共10小题，每空格1分，共10分）请在每小题的空格中填上正确答案。
错填、不填均无分。
1．十进制数（68）10对应的二进制数等于 ；2．描述组合逻辑电路逻辑功能的方法有真值表、逻辑函数、卡诺图、逻辑电路图、波形图和硬件描述语言（HDL ）法等，其中 描述法是基础且最直接。
3．1A ⊕可以简化为 。
4．图1所示逻辑电路对应的逻辑函数L 等于 。
A B L≥1&CYC图1 图25．如图2所示，当输入C 是（高电平，低电平） 时，AB Y =。
6．两输入端TTL 与非门的输出逻辑函数AB Z =，当A =B =1时，输出低电平且V Z =0.3V ，当该与非门加上负载后，输出电压将(增大，减小) 。
7．Moore 型时序电路和Mealy 型时序电路相比， 型电路的抗干扰能力更强。
8．与同步时序电路相比，异步时序电路的最大缺陷是会产生 状态。
9．JK 触发器的功能有置0、置1、保持和 。
10．现有容量为210×4位的SRAM2114，若要将其容量扩展成211×8位，则需要 片这样的RAM 。
二、选择题（本大题共10小题，每小题2分，共20分）在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。
错选、多选或未选均无分。
11．十进制数（172）10对应的8421BCD 编码是 。
【 】A ．（1111010）8421BCDB ．（10111010）8421BCDC ．（000101110010）8421BCD D ．（101110010）8421BCD12．逻辑函数AC B A C B A Z +=),,(包含 个最小项。
【 】A ．2B ．3C ．4D ．513．设标准TTL 与非门AB Z =的电源电压是+5V ，不带负载时输出高电平电压值等于+3.6V ，输出低电平电压值等于0.3V 。
《数字逻辑》期末考试A卷参考答案
《数字逻辑》期末考试 A 卷参考答案、判断题：下面描述正确的打’/，错误的打‘X’（每小题1分，共10 分）1、为了表示104个信息，需7位二进制编码[V ]2、BCD码能表示0至15之间的任意整数[X ]3、余3码是有权码[X ]4、2421码是无权码[X ]5、二值数字逻辑中变量只能取值6、计算机主机与鼠标是并行通信7、计算机主机与键盘是串行通信8、占空比等于脉冲宽度除于周期0和1,且表示数的大小[X ][X ][V ][V ]9、上升时间和下降时间越长，器件速度越慢[V ]10、卡诺图可用来化简任意个变量的逻辑表达式[X ]、写出图中电路的逻辑函数表达式。
（每小题5分，共10分）1、F=A B2、F= AB CD2分，共20分）1、在图示电路中.能实现逻辑功能F = ATH 的电路是 A °TTL 电路(A) F = ABCD(B) F = AH ・ CD -(C) F= A + B + C + D(D) F = A + B • C + D (E) F= A BCD4 . 己知F 二ABC + CD ■可以肯定使F = 0的情况是 _°(A) A=0, BC= 1； (B) B= 1 , C= 1 } (C) AB= 1, CD=Q.(D) BC= 1 , D= 15、逻辑函数A B+BCD+A C+ B C 可化简为A,B,C,D 。
(A) AB + AC + BC (B) AB + C (A4-B)(C) AB + CABA — O ?=11 QA |— I1 F •-&1 Q AB L Il —(B)悬0----空。
—A — &Bo —Co- &BA3 •满足如图所示电路的输岀函数F 的表达式为丄3B 1 o — VOF(D) AB +C (E) 19.图示电路中，当各触发器的状态为C 时.再输入一个CP 脉冲，融发器的 状态为QiQ 严0 0。
《数字逻辑与数字系统》期末考试试题(A)
北京邮电大学2008——2009学年第一学期《数字逻辑与数字系统》期末考试试题（A ）考试注意事项一、学生参加考试须带学生证或学院证明，未带者不准进入考场。
学生必须按照监考教师指定座位就坐。
二、书本、参考资料、书包等物品一律放到考场指定位置。
三、学生不得另行携带、使用稿纸，要遵守《北京邮电大学考场规则》，有考场违纪或作弊行为者，按相应规定严肃处理。
四、学生必须将答题内容做在试题答卷上，做在草稿纸上一律无效。
五、学生的姓名、班级、学号、班内序号等信息由教材中心统一印制。
考试 课程 数字逻辑与数字系统 考试时间 2009年1月13日 题号 一 二 三 四 五 六 七 八 总分满分 10 20 10 10 10 12 14 14 得分 阅卷 教师一、选择题（每小题1分，共10分。
）1． )D C B (B )B A (A F ++++==( )A .B B . A+BC . 1D .AB2．同步时序电路和异步时序电路比较，其差异在于后者（ ） A . 没有稳定状态 B . 没有统一的时钟脉冲控制 C . 输入数据是异步的 D . 输出数据是异步的 3．（10000011）8421BCD 的二进制码为（ ）。
A .( 10000011)2B .(10100100)2C . (1010011)2D . (11001011)24． 74LS85为四位二进制数据比较器。
如果只进行4位数据比较，那么三个级联输入端a<b 、a>b 、a=b 应为（ ）。
A . a<b 接地，a>b 接地，a=b 接地B . a<b 接高电平，a>b 接高电平，a=b 接高电平C . a<b 接高电平，a>b 接高电平，a=b 接地5． N 个触发器可以构成能寄存（ ）位二进制数码的寄存器。
A. NB. 2NC. 2ND. N 26．时序电路中对于自启动能力的描述是（ ）。
A . 无效状态自动进入有效循环，称为具有自启动能力。
数字电路与数字逻辑(0202182) 期末考试复习题及参考答案
A、有10根输入线，4根输出线 B、有16根输入线，4根输出线 C、有4根输入线，16根输出线 D、有4根输入线，10根输出线
答案：A
11.4位倒T型电阻网络DAC的电阻网络的电阻取值有()种。
A、与非门 B、三态输出门 C、集电极开路门 D、漏极开路门
答案：CD
16.以下代码中为恒权码的为()。
A、8422BCD码 B、5422BCD码 C、余三码 D、格雷码
答案：AB
17.一个容量为1K×8的存储器有()个存储单元。
A、8 B、8K C、8000 D、8192
答案：BD
一、单项选择题 1.半加器的逻辑功能是（）
A、两个同位的二进制数相加 B、两个二进制数相加 C、两个同位的二进制数及来自低位的进位三者相加 D、两个二进制数的和的一半
答案：A
2.把一个五进制计数器与一个四进制计数器串联可得到()进制计数器。
A、4 B、5 C、9 D、20
答案：D
3.实现单输入、多输出逻辑函数，应选（）
答案：CD
11.与八进制数(47.3)8等值的数为:()。
A、(100111.011)2 B、(27.6)16 C、(27.3)16 D、(100111.11)2
答案：AB
12.组合逻辑电路消除竞争冒险的方法有()。
A、修改逻辑设计
B、在输出端接入滤波电容 C、后级加缓冲电路 D、屏蔽输入信号的尖峰干扰
A、编码器 B、译码器 C、数据选择器 D、数据分配器
答案：D
4.数字电路中的三极管工作在（）。
A、饱和区 B、截止区 C、饱和区或截止区 D、放大区
答案：C
5.实现多输入、单输出逻辑函数，应选（）
《数字逻辑》期末考试A卷参考答案
《数字逻辑》期末考试 A 卷参考答案
一、判断题：下面描述正确的打‘√’，错误的打‘×’ （每小题1 分，共 10 分）
1、为了表示 104 个信息，需 7位二进制编码 [√ ]
2、 BCD码能表示0 至 15 之间的任意整数[× ]
3、余 3码是有权码[× ]
4、 2421 码是无权码 [ × ]
5、二值数字逻辑中变量只能取值0 和 1，且表示数的大小 [ × ]
6、计算机主机与鼠标是并行通信[× ]
7、计算机主机与键盘是串行通信[√ ]
8、占空比等于脉冲宽度除于周期[√ ]
9、上升时间和下降时间越长，器件速度越慢
10、卡诺图可用来化简任意个变量的逻辑表达式[√]
[×]
二、写出图中电路的逻辑函数表达式。
（每小题 5 分，共10 分）
1、 F=A B
2、 F=AB CD
三、选择题：（多选题，多选或少选不得分，每小题 2 分，共 20 分）。
数字逻辑电路期末考试试卷及答案
请浏览后下载，资料供参考，期待您的好评与关注！期末考试试题（答案）考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟 XXXX 学院 ______________系 级 班姓名 学号题号 一 二 三 四 总分 得分一、选择题（每小题2分，共20分）1． 八进制（273）8中，它的第三位数2 的位权为___B___。
A ．(128)10B ．(64)10C ．(256)10D ．(8)102. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。
A ．AB F = B ．C AB F += C ．C A AB F +=D ． C B AB F +=3. 数字系统中，采用____C____可以将减法运算转化为加法运算。
A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。
A ．与关系B ． 异或关系C ．同或关系D ．无法判断 5． 连续异或1985个1的结果是____B_____。
A ．0B ．1C ．不确定D ．逻辑概念错误得分 评卷人装订线内请勿答题6. 与逻辑函数DCBAF+++=功能相等的表达式为___C_____。
DCBAF+++=B．DCBAF+++=D．DCBAF++=7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。
8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为_____D_____。
A． 500KHz B．200KHzC． 100KHz D．50KHz9．下列器件中，属于时序部件的是_____A_____。
A．计数器B．译码器C．加法器D．多路选择器装请浏览后下载，资料供参考，期待您的好评与关注！请浏览后下载，资料供参考，期待您的好评与关注！10．下图是共阴极七段LED 数码管显示译码器框图，若要显示字符“5”，则译码器输出a ～g 应为____C______。
(完整word版)数字逻辑期末考试题
数字逻辑考试题数字逻辑考试题（一)一、填空(共17分，每空1分)1。
(1011。
11）B =（ ） D =（ ）H 2. （16)D =( )8421BCD 码。
3。
三态门的输出有 、 、 三种状态。
6。
ABC C B A C AB C B A Y ++=),,( 的最简式为Y= 。
7. 由n 位寄存器组成的扭环型移位寄存器可以构成 进制计数器。
10. 四位环型计数器初始状态是1000，经过5个时钟后状态为 。
11. 在RS 、JK 、T 和D 触发器中， 触发器的逻辑功能最多。
12。
设一个包围圈所包围的方格数目为S ，消去的变量数目为N ，那么S 与N 的关系式应是 。
13. 在卡诺图化简逻辑函数时，圈1求得 的最简与或式，圈0求得 的最简与或式。
二、选择（共10分,每题1分）1。
DE BC A Y +=的反函数为Y =( )。
A 。
E D CB A Y +++⋅= B 。
E DC B A Y +++⋅=C 。
)(ED C B A Y +++⋅= D 。
)(E D C B A Y +++⋅= 3. 十进制数25用8421BCD 码表示为( ）。
A 。
10101B 。
0010 0101C 。
100101 D. 101014。
若用1表示高电平，0表示低电平,则是( ）。
A 。
正逻辑B 。
负逻辑C 。
正、负逻辑 D. 任意逻辑 5. 下逻辑图的逻辑表达式为（ ）.A. AC BC AB Y = B 。
BC AC AB Y ++= C. BC AC AB Y ++= D. BC AC AB Y = 6. 三态门的逻辑值正确是指它有（ )。
A. 1个B. 2个C 。
3个D. 4个 9。
组合逻辑电路在电路结构上的特点下列不正确的是（ ）。
A 。
在结构上只能由各种门电路组成B. 电路中不包含记忆(存储）元件C. 有输入到输出的通路 D 。
有输出到输入的反馈回路10. 已知74LS138译码器的输入三个使能端（E 1=1，022==B A E E ）时，地址码A 2A 1A 0=011，则输出07~Y Y 为( ）.A. 11111101B 。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
广西科技大学2015—2016学年第 1 学期课程考核
试题
考核课程数字电路与数字逻辑（ A 卷）考核班级软件141、142
学生数 80 印数 85 考核方式闭卷考核时间 120 分钟
1、 选择题（每题2分，共20分）
1． 数字9的BCD码是1001，那么它的余三码是（ A ）
A 1100
B 1001
C 0110
D 1111
2． 若输入变量A、B全为1时，输出F为1，其余情况下，F为0，那么F与AB的关系是（ B ）
A B C D
3． 二进制数1100转换成十六进制数是（ C ）
A 12H
B 0AH
C 0BH
D 0CH
4． 逻辑表达式（ C ）
A B C D
5． 组合逻辑电路通常由（ A ）组合而成。
A 门电路
B 计数器
C 触发器
D 寄存
器
6． 时序逻辑电路中一定包含（ C ）
A 门电路
B 计数器
C 触发器
D 寄
存器
7． 有2个与非门构成的基本RS触发器，如果要触发器输出保持不变，则（ ）
A B C D
8． T触发器，如果T端为高电平，那么CP脉冲来的时候，输出Q应（ ）
A 为0
B 为1
C 保持不变
D 翻
转
9． 时序逻辑电路输出状态的改变（ ）
A 仅与该时刻输入信号的状态有关
B 仅与时序电路的原状
态有关
C 与时序电路的原状态无关
D 与A、B两项皆有关
10． 以下（ B ）不是解决组合逻辑电路中竞争冒险现象的方法。
A 增加冗余项
B 使用卡诺图化简
C 增加选通脉冲
D 改变设计方法
2、 使用卡诺图法化简以下逻辑函数（每题5分，共20分）
1．
2．
3．
4．
3、 问答题（每题10分，共40分）
1． 分析下图所示的组合逻辑电路。
1） 写出逻辑表达式。
（4分）
2） 画出真值表。
（3分）
3） 说明其逻辑功能。
（3分）
2． 现有一个T触发器，请使用必要的门电路将其转换成一个JK触发器。
3． 现有5个D触发器连接如下，RST是清零信号，清零之后 5个触
发器的输出端均为0，请画出5个输出端的波形图
4． 有以下同步时序电路，其中JK触发器为正边沿触发，假设Q1,Q2的初始状态都为0，请写出Q1和Q2的状态方程和输出方
程，画出在以下CP和X信号下Z的输出情况。
4、 设计题（共20分）
设计一个血型配比指示器。
输血时供血者和受血者的血型配对情况如图所示。
要求供血者血型和受血者血型符合要求时灯亮；反之，灯不亮。
列出真值表，写出逻辑表达式，并使用组合逻辑电路实现（只能使用与非门和非门）。