(07)80486的三种工作方式及转换2.2.3
精品课件-- Intel系列微处理器
2.指令流水线和存储器的分段模式 (1) 指令流水线
由于EU和BIU两个独立的功能部件可以并行工作，改变了以前8位微处理 器执行程序时的串行工作方式，使得取指令操作码和分析、执行操作重叠进 行，从而形成了两级指令流水线结构，提高了微处理器的运行速度。如图。
6
(2)存储器的分段模式 8086/8088引入了“分段”的概念。即把1MB的物理存储空间分成若干个逻
图2-5 80486的流水线工作示意图
15
2.内部寄存器组 80486的寄存器按功能可分为四类：基本寄存器、系统级寄存器、调
试和测试寄存器、浮点寄存器。 (1)基本寄存器
图2-6 基本寄存器
16
(2)系统级寄存器 系统级寄存器包括4个控制寄存器和4个系统地址寄存器。
1）控制寄存器 80486有4个32位的控制寄存器(CR0、CR1、CR2和CR3)，它们的作用是保存全局
物理地址=段基址×l6＋段内偏移地址
BIU中的4个16位的段寄存器CS、SS、 DS和ES分别存放着4个当前段(代码段,堆 栈段,数据段,附加段)的段基址。
7
2.1.2 80286微处理器 80286是继8086之后推出的一种增强型标准16位微处理器。与8086/8088
相比，它在结构上有很大改进，性能上有明显提高。主要表现在： (1) 内部由执行单元EU（Execution Unit）、总线单元BU（Bus Unit）、
13
2.2.2 80486微处理器的内部结构 1.内部结构
图2-4 80486微处理器的内部结构示意图
14
由图2-4可见,80486微处理器的内部结构主要由8个逻辑单元组成：总 线接口单元、指令预取单元、指令译码单元、指令执行单元、段管理单 元、页管理单元、高速缓冲存储器单元和浮点运算单元。
第三章_80486微处理器指令系统(六页版)_
教学目标介绍80486的寻址方式及指令系统。
第三章80486微处理器指令系统目标和基本要求学习要求通过本章的学习，要求熟悉各种寻址方式的使用场合以及常用指令的使用方法。
第三章80486微处理器指令系统第一节80486微处理器寻址方式讲授内容第二节80486微处理器指令系统前言1.通知CPU执行某种操作的“命令”，CPU全部指令的集合，称为指令系统第一节80486微处理器的寻址方式1. 指令3+目标指令（机器指令）：用一串0，1代码书写注意：硬件只能识别，存储，运行目标指令+符号指令：用规定的助记符,规定的书写格式书写的指令2. 指令的书写格式80486符号指令与机器指令对照表操作80486符号指令80486机器指令1234H→AX MOV AX, 1234H B8 34 12 AX+BX→AX ADD AX,BX 03C34AX+BX→AXADD AX, BX 03 C3 CX-DX→CX SUB CX, DX 2B CA 返回调用程序RET C3MOV: MOVE传送ADD:加SUB:减RET:RETURN 返回指令的组成：操作码+ 操作数操作码——告诉计算机要执行的操作是什么，3.指令的组成第一节80486微处理器的寻址方式5如：加、减、逻辑与等。
操作数——执行操作过程所要操作的数，如加运算的两个加数。
4.目标程序的生成汇编可执行的机器指令CPU只能识别，存储，运行目标指令，而用机器指令编程非常困难。
于是早期的专家们发明了符号指令，再经过软件把符号指令→机器指令。
图示如下：第一节80486微处理器的寻址方式6源程序编辑、编译、链接程序（目标程序)486指令长度（机器指令长度）为1～16字节规定：多字节指令占用连续的内存单元，存放指令第一字节的内存地址，称为“指令地址”。
5.指令长度先写操作码，再写操作数。
多字节操作数连续存放。
存放规律: 低位字节存放在低地址单元，高位字节存放在相邻的高地址单元7如：12345H单元中有一条指令MOV AX,6789H67H89H B8H 12345H:操作码操作数6789HMOV AX,6789H如：NEXT: ADD AX , BX ;AX+BX → AXINC SI ;SI+1 → SI 8INC SI;SI+1→SI标号：以字母开头,后跟字母,数字,下划线,长度≤31字符标号又称符号地址,代表该指令的逻辑地址。
Intel 80386 微处理器的存储器管理
Intel 80386 微处理器的存储器管理一、存储器的管理存储器的管理是一种硬件机制，微处理器在总线地址上对物理存储器进行寻址。
但是，为了给程序提供比物理存储器容量更大的空间，就引入了虚拟存储器的概念，它在外存(比如磁盘)的支持来下实现，通常所说的虚拟地址称为逻辑地址。
对80386来说，既有段的管理又有页的管理。
对段和页的管理属于操作系统的职责，80386从硬件上提供管理机制。
二、Intel 80386 微处理器的三种工作方式三种工作方式：实地址方式，虚地址保护方式，虚拟8086方式。
1. 实地址方式80386在硬件复位后处于该模式下，只能使用32位地址总线的低20位地址，寻址空间为1MB。
此时他就是一个8086/8088微处理器，不同的是它不仅可以运行8086/8088的全部指令，还可以运行32位的运算类指令。
系统初始化区在FFFFFFF0H-FFFFFFFFH存储区内。
设置此方式是为了与8086兼容，也可从实地址方式转变到保护虚地址方式。
物理地址由8386芯片地址引线送出的低的20位地址码，经过存储器译码后选择一个存储单元进行读写，物理地址可用5位的十六进制来表示20位的地址。
储器地址分段是把1MB 的存储器空间分成若干段，每段的容量最大为64KB，每个段首地址的高16位二进制代码就是该段的段号(称段基地址)。
存储器采用分段管理后，段地址存放在段寄存器CS、DS、SS、ES中，对段寄存器设置不同的值来使微处理器的段寄存器指向存储器中不同的段。
偏移地址是相对于某段首地址的段内偏移量。
物理地址的形成，把段地址左移4 位得到段基地址，再加上偏移地址值就形成了20 位的物理地址。
计算表示方式如下：段地址×10H＋偏移地址＝物理地址80386在实地址方式下的地址转换如图一:2.虚地址保护方式当Intel 80386/486 的控制寄存器CR0 的最低位为PE(Protection Enable)保护模式允许位，用来启动CPU进入虚地址保护方式。
80486基本集指令
80486基本集指令1.传送类指令2.算术运算指令3.转移和调用指令4.逻辑运算和移位指令5.串操作指令6.处理机控制指令1.1通用传送指令(1)数据传送指令格式：MOV 目标操作数，源操作数作用：把源操作数传送到目标寄存器或目标单元，源操作数不变，不影响状态标志。
(2)符号扩展传送指令格式：MOVSX 目标寄存器，源操作数作用：将源操作数的符号位向高位扩展使其与目标字长相同，然后再传送到目标寄存器，而源操作数不变。
(3)零扩展传送指令格式：MOVZX 目标寄存器，源操作数作用：将源操作数高位用零补足16位或32位，再传送到目标寄存器。
(4)偏移地址传送指令格式：LEA 目标寄存器，源操作数作用：将内存单元的偏移地址(不是指该单元的内容)传送到目标寄存器中。
目标为16或32位寄存器，源操作数为内存操作数(5)指针传送指令格式：操作码助记符目标寄存器，源操作数作用：操作码助记符有LDS、LES、LFS、LGS、LSS，其后两位字母代表段寄存器(6)标志寄存器传送指令格式：LAHFSAHF作用：LAHF将标志寄存器低8位传送到AH寄存器中，SAHF将AH寄存器的内容传送到标志寄存器低8位。
(7)交换指令格式：XCHG 目标操作数，源操作数作用：完成源、目标操作数互换。
源、目标操作数是等长的寄存器操作数、内存操作数。
不能同为内存操作数。
(8)字节交换指令格式：BSWAP 32寄存器作用：将32位通用寄存器的31位~24位与7~0位交换，23位~16位与15~8位交换(9)查表指令格式：XLAT 表头变量名作用：取出DS：[BX+AL]中的一个字节给AL，或者取出DS：[EBX+AL]中的一个字节给AL1.2堆栈操作指令(1)进栈指令格式：PUSH 源操作数作用：执行时，首先调整堆栈指针，然后把源操作数压栈(2)出栈指令格式：POP 目标操作数作用：先从栈顶弹出2个或4个字节送目标操作数，然后调整堆栈指针(3)16位标志寄存器进栈/出栈指令格式：PUSHFPOPF作用：执行PUSHF时，首先SP－2→SP，然后标志寄存器低16位→SS：[SP]的两个单元。
7现代微机结构80486
6. 总线仲裁信号
BREQ 用于多机系统的总线请求信号 CPU的输出信号
BOFF CPU收到该信号, 将被强制让出总线 使用权。
7. 总线状态信号 RDY BRDY BLAST
CD NW
功能
0 0 Cache正常工作方式(允许Cache填
充、直写和“使无效“功能)
0 1 无效(如果将该状态装入CR0 , 将产生
异常中断)
1 0 禁止Cache填充,但允许直写和“使无
效”功能
1 1 禁止Cache填充, 也禁止直写和“使无
效”功能
说明:
CD和NW=10
禁止Cache填充, 则在“读未命中时”只访问主
片外引脚
当“或非门”输 1 当前页允许填充Cache
出
0 当前页不允许填充Cache
由此可得:
只有当CD=0、PCD=0、并且＝0时, 才能进行 Cache填充, 只要这三者中有一个位“1”, 就 禁止填充Cache。
三、80486的引脚功能
1. 数据奇偶校验引脚 DP3~DP0 , 每一位针对一个字节, 即:
➢ 什么是页面的可高速缓存性？
针对一个页面, 禁止或允许其内容进入Cache (即控制页面的内容是否可以进入Cache)。
与“不可高速用存储器”的概念相同, 即不 允许某些主存单元内容进入Cache。
➢ 如何控制页面的可高速缓存性？
在CR0中的CD位
1 读未命中, 禁止填充Cache CD 0 读未命中, 允许填充Cache
KEN 有效时, 可以填充Cache FLUSH 有效时, 清除Cache
80486微处理器第四组G
指令流水线技术，在高速缓冲存储器(cache)和高 速总线带宽的作用下，缩短了指令执行时间及增 加了系统的数据吞吐能力。
80486微处理器是在80386基础上又增加了浮 点运算部件和高速缓冲部件，其性能和速度又 提高了一大步。
80486位微处理器的特点简介
下面对80486微处理器的特点作简单介绍。 (1) 80486 CPU除了有一般32位微处理器的保护功能、 存储器管理功能、任务转换功能、分页功能和片 内高速缓存器外，还具有浮点数运算部件。因此， 在计算机系统内不再需要数字协处理器，是一种 完整的32位微处理器。 (2) 80486 CPU能运行Windows, DOS, OS/2和UNIX V/386等操作系统，它与Intel公司的80X86系列的 各种微处理器兼容。 (3) 80486 CPU具有完整的RISC内核，使得常用的 指令执行时间都只要一个时钟周期。
数据分布的这种集中倾向不如指令明显，但对数 组的存储和访问以及工作单元的选择都可以使存储 器地址相对集中。 这种对局部范围的存储地址频繁访问，而对此范围 以外的地址访问甚少的现象，称为“程序访问的局 部性”。 程序访问的局部性是Cache技术的基本依据。
2 .为什么要在CPU和主存之间加Cache
(4) 80486 CPU采用8KB统一的代码和数据 cache(高速缓冲存储器)，具有160MB/s的突 发总线，保证在整机中采用了廉价的 DRAM(动态RAM)能达到较高的系统流通量。 (5) 80486 CPU内部的自测试功能包括执行代码 和访问数据时的断点陷阱，会广泛地测试片上 逻辑、cache和分页转换cache。
32位微处理器 --------80486cpu
32位微处理器的型号很多，Intel公司推出的主要 类型有80386，80486和Pentium微处理器。
6.第四节 Intel 80486处理器 4资料
0行 1行 2行 3行
1→B1 0→B1 1→B2 0→B2
(二) 高速缓存工作过程控制
1. 四种工作方式
CR0中CD和NW两个控制位, 其四种组合构成 了Cache的四种工作方式(注 80486中的Cache, 在“写不命中时, 只写内存, 不写Cache”):
11CD NW源自功能Cache 正常工作方式 ( 允许 Cache 填 充、直写和“使无效“功能)
可以禁止分页, 所以SU输出可直接送到Cache;
SU和PU首先寻址Cache, 不命中才寻址内存。
(二) 内部寄存器
通用寄存器/段寄存器/指令指针与80386相同。
1、FR标志位寄存器: 新增标志位 AC对齐标志
对齐的含义: 16位的字, 从偶地址开始存放(起始地址最低 位为0, 能被2整除); 对32位的字, 存放的起始地址能被4整除, 且 最低2位为0
14
CD和NW=11时: 高速缓存的几种功能均被禁止, 即“读不命中” 时, 只读主存而不写入Cache; “写不命中”时, 只写主存而不写入Cache, 且不允许直写; 也不 能标识某些Cache内容无效, 意味着此时Cache 与主存的联系已被断开。 该主要用于程序测试。预先将某些测试所需 要的数据装入Cache, 然后将CD和NW设置为 11, 断开Cache与主存的联系。测试开始后, 程 序只访问预先装入Cache的数据, 不会有启动 总线周期访问内存, 也不会出现“不命中”。
第四节 Intel 80486处理器
— 80486的主要改进:
① 增加了数据的猝发传送方式; ② 指令预取队列长度, 由16字节增加到32字节; ③ 片内集成了8K的Cache, 并支持片外Cache;
80486微处理器
分段部件在地址变换过程中实现任务间的隔离 保护以及虚拟内存技术。
7
ቤተ መጻሕፍቲ ባይዱ
3、高速缓存部件（Cache）——用于减少微处理器 对内存的访问次数，提高程序运行速度。 • 片内集成8KB容量的高速缓冲存储器，用来存放最 。近要使用的指令和数据。 • Cache系统截取80486对主存的访问，查询这次访 问的数据或指令是否驻留在Cache中。如果查询到了， 称为“命中”，CPU不必去访问片外的主存，而是 直接从Cache中获得数据或指令。如果“未命 中”CPU就必须访问主存获得数据或指令，将它们 拷贝到Cache中。 • 在Pentium机型中，有二个高速缓存部件，一个用 于存放程序，称程序缓冲器；一个用于存放数据， 称数据缓冲器。
每个描述符指示存储器的位置、长度和访问权限等。当描述符 中的G位为1时，相应的段长度为220×212 （即4GB）字节
故一个任务最多可拥有的编程空间为：
2×213×220×212=246=64TB
33
3、保护方式下的物理地址形成
8
4、指令预取部件——对代码做取入、排队分析、分
解等译码的前期准备工作。 • 代码预取操作是利用总线空闲周期，不断将后续指 令从高速缓存中或内存中取入，放置在指令队列中， 直到装满为止。 • 该部件有两个16字节的队列寄存器，它与Cache之 间有一条128位（8*16）宽度的通道，因此，每次从 cache最多可取16字节的信息。 • 这种指令的取入和分析执行的并行操作，避免了译 码部件因总线忙碌不能及时取入后续指令，而暂时 停机的可能性。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2.2.3 80486的三种工作方式及转换
三种工作方式：
1．实地址方式 Real Address Mode 2．保护虚地址方式 Protected Virtual Mode 也叫保护方式或本性方式 3．虚拟8086方式 Virtual 8086 Mode（V86）
386，486均有这三种方式，何以要采用三种工作方式？
第4页
电气工程学院
2）实地址方式下，各个段的特权都是0（最高级）； 在V86下，都是3级（最低级）。
三种方式的相互转换
实地址方式
复位 信号
保护方式
LMSW指令，修改CR0的PE 复位信号或修改CR0
Real
Protected Virtual
IRETD指令 复位信号 或任务转换
中断
Virtual8086
物理地址=描述符提供的段基址+有效地址（偏移地址）
段寄存器提供选择符——寻找描述符的索引值
第3页
电气工程学院
4）提供保护： （1）对存储器的保护，它要求通过描述符访问存储器 （2）给每一个任务分配不同的虚拟空间，使任务之间完全隔离， 实现任务之间的保护。 （3）任务内的保护机制，保护操作系统存储段及其专用处理寄存器 不被应用程序所破坏
3．虚拟8086方式
在保护方式下能够与8086兼容的一种方式 一种新的工作方式。它支持存储器管理，保护及多任务环 境中执行8086程序。CPU与保护虚拟地址方式下的工作原理相 同，但程序中指定的逻辑地址按8086方式解释。 与实地址的区别： 1）实地址是整个CPU的工作方式，CPU只执行8086程序； 而V86还可以执行286、386/486程序规定的其它任务。
2）通过修改控制寄存器CR0中的控制位（PE）使CPU从 实地址方式 转换到保护方式（或反方向操作）
3）通过执行IRETD指令或任务转换，可以从保护方式转化 到虚拟8086方式；采用中断操作，从虚拟到保护。 4）复位，从虚拟8086到实地址方式。
第6页
虚拟8086方式 在控制寄存器中，有一个32位的CR0（控制寄存器）寄存器，它的最 低位PE（Protection Enable）保护方式允许位，通过对它的设置，可以改变 这两种工作方式。 第5页
电气工程学院
PE=1系统启动进入保护方式； PE=0进入实地址方式。 1）CPU复位后，就进入实地址方式
：
000003Βιβλιοθήκη FH中断向量表1K
寻找中断服 务程序入口 地址的桥梁
：
FFFFFFF0H
： ：
重要！
：
：
FFFFFFFFH
： 加电或复位时， ： 程序的启动地址 ：
第2页
电气工程学院
2.保护虚地址方式：
这是一种建立在虚拟存储器和保护机制基础上的工作方式。 特点： 1）CPU可访问的物理存储器空间：232=4GB 虚拟地址空间最大可以达到64KG（64T）。 每个段的长度为4GB，而每个任务可以拥有16384（16K）个段， 即：每个用户可以占用 4GB x 16K =4千兆 x 16千=64千千兆=64T 2）段的长度可以在1B~4GB之间变化，在启动页功能时， 段的长度可达4G；在不启动页功能时，段的长度可达1MB。 3）段寄存器提供段选择符。物理地址的形成：
主要原因是为了与8086兼容。386/486有两种模拟8086的方法。 如何理解区分这三类方式？ 从寻址角度，从管理存储器的角度来区分。 1、实地址方式：
本课程的实验是以实模式下的汇编语言设计为背景！
实地址方式是286，386和486 最基本的工作方式，与8086/8088工作方式 基本相同，又称为8086方式。其特点：
第1页
电气工程学院
1）CPU可以访问的物理空间为1MB，段长度固定为64K，故不能管理 和使用扩展存储器。段寄存器存放的是段基址，逻辑地址与物理地址 转换关系：
物理地址=段基址X16 + 偏移地址
段寄存器直接提供
2）借助于操作数长度前缀和地址长度前缀，可以进行32操作和32位寻址。 3）前后两个物理空间是需要保留的。 00000000H