四路智力竞赛抢答器设计
数字四路抢答器设计方案
数字四路抢答器设计方案一、设计任务设计并制作一个四路抢答器。
二、设计要求1.抢答器供4人比赛用，分别有A，B，C，D表示。
2.当按下清零开关时电路复位，这时可以进行下一轮比赛。
3.抢答器具有锁存与显示功能。
即选手按动按钮，锁存相应的编号，在LCD数码管上显示，且蜂呜器发出声音。
注：选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。
三、设计方案与总体设计1.本设计主要由COMS系列数字集成电路CD4511、CD4001、NE555等组成。
2.其工作原理为：接通电源后，将开关拨到”清除”状态，抢答器处于禁止状态,编号显示器不亮；将开关置于“开始”状态，抢答器开始工作。
在抢答时，抢答器完成：优先判断、编号锁存、编号显示、蜂呜发音。
当一轮抢答之后，如果再次抢答必须再次操作“清除”和“开始”状态开关抢答器才能工作。
四、单元电路设计1.开关、编码电路电路中，R1、R2、R3、R4、用于分压，当任一开关按下时，相应的输出为高电平，否则为低电平。
电路直接把每个开关对应的BCD8421码中为“1”的隔着二极管连到对应的线上（只有一个为高电平的可省略二极管）,其中二极管的作用是防止短路。
当某个开关按下时,与它相连的输出线将为高电平,其它输出线为低电平,输出既为这个开关的8421码（BCD码）。
2.编码表（1）这部分电路要求将编码电路送入8421码,译为十进制数（对应各个抢答者的编号）并驱动七段数码显示管显示出答题者的编号。
CD4511是一块BCD-十进制译码/驱动器，并带有锁存埠。
其引脚排列图如图所示：CD4511引脚排列图：(2)显示电路如下：3.控制电路（1）这部分电路的作用完成三个任务：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是使其它选手按键操作无效；三是防止提前按键。
（2）控制电路图按下未按下“开始”按钮前，CD4511BLANKING引脚为低电平，CD4511不工作，可防止抢答者提前按键。
毕业设计——四路智力竞赛智能抢答器【范本模板】
摘要和关键词本文主要围绕四路选手抢答电路的设计和制作而展开叙述的,叙述了电路设计的过程。
该电路主要包括电源电路、抢答显示电路、倒计时电路和脉冲电路构成。
电源电路提供稳定的5V电源，抢答显示电路能够锁存抢先获得抢答权的选手编号,倒计时电路能够对选手答题时间进行控制，脉冲电路为电路提供秒脉冲信号。
关键词:抢答电路仿真电路板倒计时目录一.绪论..。
.。
.。
.。
.。
..。
.。
..。
.。
.。
..。
11.1 设计任务与要求.。
....。
..。
.。
.....。
..。
....。
.。
.。
..。
.。
..。
11.2 设计方案.。
..。
..。
....。
....。
.....。
.。
.。
.。
..。
.。
.。
..。
1二。
模块设计及仿真..。
.。
.。
.。
...。
.....。
..。
.。
.。
.。
22。
1 仿真软件介绍。
.。
.。
.。
....。
.。
..。
.。
...。
..。
....。
..。
.。
22.2 电源电路的设计和仿真...。
.。
...。
.。
.。
..。
.。
...。
...。
......。
.。
32.3 抢答显示电路。
...。
.。
..。
..。
...。
.。
..。
.。
.。
.。
...。
..........。
.。
42.4 定时电路.....。
..。
.。
..。
.。
.。
..。
.。
.。
...。
.。
....。
...。
...。
.。
52。
5 脉冲电路..。
..。
.。
..。
..。
.。
.。
.。
.。
...。
.。
.。
..。
..。
.。
.。
(5)三. 元件及封装选择。
..。
.。
.。
..。
...。
.。
.。
..。
.。
63.1 74LS279锁存器。
.。
.。
.。
...。
.。
.....。
....。
.。
..。
..。
..。
..。
.。
.。
63.2 优先编码器 74LS148。
.。
.。
.。
......。
..。
.。
.。
...。
......。
..。
.。
.7 3.3 555定时器。
..。
.。
..。
..。
..。
..。
......。
...。
..。
.......。
...。
..9 3.4 译码器及应用.。
四路智力竞赛抢答器课程设计
2016届课程设计《四路智力竞赛抢答器》课程设计说明书学生姓名学号所属学院信息工程学院专业计算机科学与技术班级计算机16-6班指导教师教师职称讲师塔里木大学教务处制塔里木大学课程设计任务书课程名称：四路智力竞赛抢答器目录摘要: (1)1.设计目的和要求 (2)1.1设计要求 (2)1.2设计目的 (2)2.功能介绍 (3)3.总体方案设计 (3)4．具体电路设计 (4)4.1 主电路设计 (4)5.设计原理 (5)6.四路抢答器元器件清单 (6)7.主要器件介绍 (6)7.1 74ls175 四d触发器 (6)7.2 74LS20 与非门87.3 74LS00 二输入与非门 (10)7.4 555的工作原理 (12)8.四人抢答器仿真 (15)9.实验步骤及操作 179.1 检测与查阅器件 199.2 连接电路 (19)9.3 电路调试 (19)10.实物图如下 (19)11.实验困难问题及解决措施 (20)11.1困难一 (20)11.2困难二 (21)11.3困难三 (21)11.4困难四 (21)11.5 困难五 2212.设计成品的优点与不足 (21)12.1优点 (21)12.2不足 (21)12.3改良 (22)总结 24致谢 (24)参考文献 (25)塔里木大学课程设计评审意见表 28课程设计验收鉴定表 29塔里木大学教学实习日志 30塔里木大学数字电路课程设计说明书四路智力竞赛抢答器摘要:在日常生活中各种竞赛场合经常要用到抢答器，在电视台和娱乐场所等大型场合中的智力抢答更是不可缺的系统，其利用的是大型显示屏显示数字。
抢答器不但在以上场合取到很大的作用，而且在现代制造业中也有很重要的作用。
现代电子技术的飞跃发展，各类智能化产品相应而出，抢答器器也不例外；数字电路具有电路简单、可靠性高、成本低等优点，本设计就以数字电路为核心设计四路抢答器。
而本次课程设计技术目标与要求是设计四路的抢答器，附有简单的抢答功能，不仅可以用于比赛，娱乐抢答，知识竞赛等活动，也可以用于各类需要竞争的场合，抢答器的运用非常附有人性化，应用非常广泛。
4抢答器(格式)电子课设
课程设计任务书（指导教师填写）课程设计名称电子技术课程设计学生姓名专业班级设计题目智力竞赛抢答器一、课程设计的任务和目的任务:为竞赛活动设计一个可容纳四个代表队参加比赛的抢答器，要求准确、公正、直观地判断并用数显、发光二极管、音响多种手段指示出第一抢答者。
目的：掌握智力竞赛抢答器的设计、组装、调试方法。
掌握有关集成电路的工作原理。
二、设计内容、技术条件和要求1.设计四路智力竞赛抢答器：⑴.设计一个可容纳四组参赛的智力竞赛抢答器，每组设置一个抢答按钮供抢答者使用，并用发光二极管表示其各自的工作状态（抢答成功则对应的发光二极管亮，否则不亮）。
⑵.主持人的功能：发出抢答开始指令、系统清零以及预置限时时间（30秒或60秒）。
⑶.电路具有第一抢答信号的鉴别和锁存功能：用数码管显示第一抢答者的组别序号，并保持到主持人清零为止，禁止显示后动作小组的所有信息。
⑷.抢答器应具备时间显示功能和限时功能：当主持人发出抢答指令时，时间显示电路应每隔一秒显示一次时间；若在预置的限时时间内有人抢答，时间显示电路应停止工作并用短声提示；若限时时间到仍无人抢答，时间显示电路也应停止工作，并用短声提示。
⑸.声显示功能：当发出抢答信号或限时时间到都应发出持续2～3秒的单音或双音音响以作提示之用。
⑹.记分（减分）、犯规、奖惩记录以及答题限时功能可选做。
2.根据上述要求，画出电路框图、原理总图。
3.对原理图进行仿真。
4.在实验箱上组装、调试。
5.撰写设计总结报告。
三、时间进度安排本课程设计共两周时间。
第一周：理论设计周一：布置设计任务；提出课程设计的目的和要求；讲解电子电路的一般设计方法和电子电路的安装、调试技术；明确对撰写总结报告和绘制原理总图的要求；安排答疑、实验时间。
周二至周五：学生查资料，进行理论设计，其中安排两次答疑，指导学生设计。
周五，交设计草图供老师审阅。
第二周：仿真和安装调试、撰写设计总结报告周二至周四：在EDA实验室对其设计的电路进行仿真，并可根据仿真情况修正设计以确定设计正确，能完成设计要求。
4路智力竞赛抢答器的设计
目录1设计目的和要求 (1)1.1设计目的 (1)1.2设计要求 (1)1.3设计背景 (2)1.4设计意义 (2)2功能介绍 (3)2.1设计思路 (3)2.2设计中存在的问题 (3)3 设计方案和内容 (3)3.1总体方案 (3)3.2器件清单 (4)3.3电路原理图的设计与过程 (9)3.4焊接过程 (11)总结 (15)致谢 (18)4路智力竞赛抢答器的设计摘要：实现抢答器的方式有多种，可以采用模拟电路，数字电路和混合电路，可以实现多路抢答的功能。
现介绍的是用数字电路设计的四路抢答器，以74LS175、74LS00、74LS20为核心，具有反应快、功能齐全、实用性强的特点。
关键词：四路抢答器电路仿真设计前言在日常生活中各种竞赛场合经常要用到抢答器，在电视台和娱乐场所等大型场合中的智力抢答更是不可缺的系统，其利用的是大型显示屏显示数字。
抢答器不但在以上场合取到很大的作用，而且在现代制造业中也有很重要的作用。
现代电子技术的飞跃发展，各类智能化产品相应而出，抢答器器也不例外；数字电路具有电路简单、可靠性高、成本低等优点，本设计就以数字电路为核心设计四路抢答器。
而本次课程设计技术目标与要求是设计四路的抢答器，附有简单的抢答功能，不仅可以用于比赛，娱乐抢答，知识竞赛等也可以用于各类需要竞争的场合，抢答器的运用常附有人性化，应用非常广泛。
1设计目的和要求1.1设计目的1.进一步掌握数字电子技术课程所学的理论知识。
2.熟悉几种常用集成数字芯片，并掌握其工作原理，进一步学会使用其进行电路设计。
3.了解数字系统设计的基本思想和方法，学会科学分析和解决问题。
4.培养认真严谨的工作作风和实事求是的工作态度。
1.2设计要求1.每个参加者控制一个按钮，用按动按钮发出抢答信号。
2.竞赛主持人另有一个按钮，用于将电路复位。
3.竞赛开始后，先按动按钮者对应的一个发光二极管点亮，此后其他3人再按动按钮对电路不起作用。
1.3设计背景信息时代的21世纪，人类社会的进步和科学技术的发展非常迅猛，人类开始迈入了数字化和科技化的智能世界。
四路智力竞赛抢答电路设计报告
四路智力竞赛抢答器设计报告姓名：专业：学号：指导教师：2012年1月10日四路智力竞赛抢答器随着我国经济和文化事业的发展，在很多竞争场合都要求有快速公正的竞争裁决。
例如证券、股票交易及各种智力竞赛等。
在现代生活中，智力竞赛更是作为一种生动活泼的教育形式和方法能够引起观众的极大兴趣。
而在竞赛中往往分为几组参加，这时针对主持人提出的问题，各组一般都要进行必答和抢答，对必答一般有时间限制，到时有声响提示；对于抢答，要判定哪组先按键，为了公正，这就要有一种逻辑电路抢答器作为裁判员，一般抢答器由很多门电路组成，线路复杂，可靠性低，特别是抢答路数增多时，实现起来就更加困难。
在此设计了一种利用数字电路实现的抢答系统，具有很强的实用性。
数字抢答器由主体电路与扩展电路组成。
优先编码器、锁存器、译码电路将参赛队的输入信号在显示器上输出。
抢答器具有数据锁存和显示功能。
抢答开始后，若有选手按动抢答按钮，编号立即锁存，并由LED 显示灯上显示，同时所存输入电路，禁止其他选手抢答。
优先抢答选手一直保持到主持人将系统清零为止。
一、设计任务1、4名选手编号为：K1，K2，K3，K4。
各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3，4。
2、给主持人设置一个控制按钮（即K5开关）用来控制系统清零（抢答显示LED显示灯灭灯）和抢答的开始。
3、抢答器具有数据锁存和显示的功能。
抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，封锁输入编码电路，禁止其他选手抢答。
抢答选手的LED灯一直保持到主持人将系统清零为止。
4、如果抢答定时已到，却没有选手抢答时，本次抢答无效。
封锁输入编码电路，禁止选手超时后抢答。
二、设计要求1、抢答器可供四人竞赛时使用，每个参赛者均设有一个抢答按钮。
2、电路具有优先抢答权功能，即对第一抢答者的信号具有鉴别和锁存功能。
3、电路能够显示获得抢答权者的编号，并通过亮灯表示已经有人抢到答题权。
4、电路具有复位功能，当一轮抢答结束后，由主持人将系统复位，可进行下一轮抢答。
课程设计—四路抢答器
课程设计课程名称题目名称学生学院专业班级学号学生姓名指导教师2010年 6 月2 日目录论文封面 .......................................... 错误！未定义书签。
目录............................................... 错误！未定义书签。
一、二.设计题目要求与目的 (3)3.1设计任务..................................... 错误！未定义书签。
3.2设计要求..................................... 错误！未定义书签。
3.3 电路原理与设计 (3)三.单元电路设计与元件选择 (4)四.元件清单 ....................................... 错误！未定义书签。
五.电路和程序调试过程与结果 (12)六.总结与体会 (13)七.参考文献 (13)【参考文献】 (13)四人智力竞赛抢答器一、 设计题目：四人智力竞赛抢答器 二、 1、 设计目的1.掌握四人智力竞赛抢答器电路的设计、组装与调试方法。
2.熟悉数字集成电路的设计和使用方法。
2、 设计任务与要求1）设计任务设计一台可供4名选手参加比赛的智力竞赛抢答器。
用数字显示抢答倒计时间，由“9”倒计到“0”时，无人抢答，蜂鸣器连续响1秒。
选手抢答时，数码显示选手组号，同时蜂鸣器响1秒，倒计时停止。
2）设计要求(1)4名选手编号为：1，2，3，4。
各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3，4。
(2)给主持人设置一个控制按钮，用来控制系统清零（抢答显示数码管灭灯）和抢答的开始。
(3)抢答器具有数据锁存和显示的功能。
抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，并在抢答显示器上显示该编号，同时扬声器给出音响提示，封锁输入编码电路，禁止其他选手抢答。
抢答选手的编号一直保持到主持人将系统清零为止。
EDA课程设计--VHDL四路智力抢答器
VHDL四路智力抢答器EDA课程设计一、任务与目的1.1熟练掌握EDA工具软件Quartus的使用1.2熟悉使用VHDL硬件描述语言描述数字电路1.3学会使用VHDL进行大规模集成电路设计1.4学习使用CPLD/FPGA实验系统硬件验证电路设计的正确性1.5初步掌握EDA技术并具备一定的可编程逻辑芯片的开发能力二、设计题目与要求2.1设计题目四路智力竞赛抢答器2.2设计要求1.按所布置的题目要求，每一位学生独立完成全过程2.分模块层次化的设计；3.各功能模块的底层文件必须用VHDL语言设计，顶层文件可以用VHDL语言设计，也可以用原理图设计。
2.3设计内容设计一个可容纳四组参赛者同时抢答的数字抢答器。
主持人可控制系统发的清零和抢答的开始，控制电路可实现最快抢答选手按键抢答的判别和锁定功能，并禁止后续其他选手抢答。
抢答选手确定后给出选手编号的显示，抢答选手的编号显示保持到系统被清零为止，若提前抢答则对相应的抢答组发出警告。
*扩展内容：增加答题限时的功能，在确定了抢答成功有效后，有主持人按下答题限时功能键，开始9s的倒计时。
在计时结束后，超时提示LED闪烁。
在主持人按下clear开关时限时复位。
三、功能分析四路智力竞赛抢答器按功能设计分为三个模块1.抢答锁存模块，在主持人发出抢答指令后（start=’1’），若有参赛者按下抢答按钮，则显示器显示抢答组别，同时电路处于自锁状态，使其它组的抢答器不起作用。
主持人可以用清零按钮进行清零（clr=’0’）.若抢答指令未发出（start=’0’），而有参赛者按下抢答按钮，则发出警告信号（alm=1）.2.显示功能模块，在参赛者抢答信号（组别）发出后，对参赛者信号进行译码，然后用7段数码管显示出来。
3.计时模块，在确定了抢答成功有效后，有主持人按下答题限时功能键，开始9s的倒计时。
在计时结束后，超时提示LED亮。
在主持人按下clear开关时限时复位。
（扩展模块）四、设计思路分析，设计方案合理性分析与选择。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
重庆信息技术职业学院毕业设计题目四路智力竞赛抢答器设计选题性质： 设计□报告□其他院系电子工程学院专业电子信息工程技术班级 10 级（2）班学号 1025090234学生姓名王楷指导教师王芳莉教务处制2012年 9 月 1 日2013 届电子工程学院毕业设计选题审批单年级 10 专业电子班级 2班学生姓名王楷学号1025090234 选题四路智力抢答器设计选题性质□设计□报告□其他选题论证：指导教师初审意见：签名：年月日毕业设计工作领导小组审批意见：签名：年月日2013 届电子工程学院毕业设计开题报告及进度要求年级班级学生姓名学号指导教师选题性质□设计□报告□其他选题选题的目的和意义：选题研究的主要内容和技术方案：毕业设计工作时间2012年 9月 1日至 2012年 10月 20 日毕业设计工作日程安排时间段工作内容9月1日-9月8日选题、开题、制定任务、开题10月20日完成毕业设计指导教师意见：成果要求：签字：年月日目录目录 (I)摘要 (II)绪论 (1)第1章方案与论证 (2)1.1 设计要求 (2)1.2 方案论证 (2)第2章单元电路设计 (4)2.1抢答器按键保持与封锁电路 (4)2.2 选手号码显示电路 (6)2.2.1 74LS148优先编码器 (6)2.2.2 74LS248七段译码器 (8)2.3 脉冲发生器电路 (10)2.3.1 555定时器 (10)2.4 8421BCD码递减计数器电路 (12)2.4.1 十进制可逆计数器74LS192 (12)2.5 抢答及限时鸣响电路 (14)2.5.1 74LS04非门 (14)2.5.2 74LS02与非门 (15)总结 (17)参考文献 (18)附录Ⅰ总电路图 (19)附录Ⅱ元器件清单 (20)摘要本文设计可供四人抢答的抢答器电路并对其进行仿真。
首先本文提出了一种控制以及计时电路的方案，并对其进行了论证。
设计方案先利用D触发器及优先编码器74LS148N组成的抢答电路实施抢答电路的运行，然后利用555集成电路构成秒脉冲发生器；然后用其产生的矩形波触发倒计时计数器；运用输出的进位电压控制计时器的停止，并发生警报。
然后用Multisim9对电路进行仿真和整体的性能指标测试。
经过测验，得到了比较符合要求的仿真结果。
关键字：D触发器、优先编码器74LS148、七段显示译码器74LS48、555集成电路绪论关于这次设计的用于多人竞赛抢答的器件，在现实生活中很常见，尤其是在随着各种智益电视节目的不断发展，越来越多的竞赛抢答器被用在了其中，这种抢答器的好处是不仅能够锻炼参赛选手的反应能力，而且能增加节目现场的紧张、活跃气氛，让观众看得更有情趣。
可见抢答器在现实生活中确实很实用，运用前景非常广泛。
在知识竞赛中，特别是做抢答题时，在抢答过程中，为了知道哪一组或哪一位选手先答题，必须要有一个系统来完成这个任务。
如果在抢答中，只靠人的视觉是很难判断出哪组先答题。
这次设计就是用几个触发器以及三极管巧妙的设计抢答器，使以上问题得以解决，即使两组的抢答时间相差几微秒，也可分辨出哪组优先答题。
本文主要介绍了抢答器的工作原理及设计，以及它的实际用途。
第1章方案与论证1.1设计要求1．设置一个系统清除和抢答控制开关S，该开关由主持人控制；2．抢答器具有锁存与显示功能；3．抢答器具有定时抢答功能，定时时间为60秒，当主持人启动"开始"键后，定时器进行减计时；4．如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。
1.2方案论证方案一：用CD4511 、CD4068各一个电阻，开关，三级管和二级管若干及七段显示器构成抢答电路。
本电路的控制方法是利用开关进行输入编码当按键第一次就接下时，输出由1111110变为所接下的键值的BCD编码经4068 8输入与门和一个三级管控制后输出CD4511第五脚使其从底电平变为高电平，从而锁住CD4511，实现抢答功能。
计数器利用两个CD40110和CD4011组合成60秒的加法计数器。
此电路原理简单，制作方便，但显示不为倒计时，观看比较不方便。
方案二：抢答电路由四个D触发器74LS74N，或非门4002BT，开关若干，优先编码器74LS148及七段显示器等组成。
本电路的控制方法是利用开关进行高低电位的输入，当四个开关有一个有优先按下时，D触发器的输出端输出的高电位通过或非门进入其他D触发器的异步复位端从而使其他选手的输入信号锁存成无效。
倒计时电路由74LS192, 七段显示器，及555定时电路组成。
此电路的设计虽然较复杂，但是能很好实现所要求的功能。
通过比较二个方案的特点，本电路采用方案二！智力竞赛抢答器的设计方框图如图1.1所示。
包括抢答器电路，秒脉冲发生器电路、计数器电路、译码与显示电路、报警电路和外部控制电路（辅助时序控制电路）等六个部分组成。
计时电路递减计时，每隔1秒钟，计时器减1。
其中抢答器，计数器和控制电路是系统的主要部分。
抢答器电路完成抢答功能，计数器完成60秒计时功能，而控制电路完成计数器的直接清零、启动计数器、暂停/连续计数、译码显示电路的显示功能。
当计时器递减计时到零（既定时时间到）时，显示器上显示00，同时警报灯点亮。
图1.2.1智力竞赛抢答器电路原理框图设计思路：利用D 触发器上的置位或复位实现抢答电路的信号的优先输入，通过优先编码器和显示译码器把优先抢答的选手号码显示出来；由定时器发出的秒脉冲信号经过递减计数器，译码器，再由数码管显示出来，中间包括控制电路。
抢答电路 显示电路 倒计时电路 CP 报警电路总控制电路显示电路发光二极管第2章 单元电路设计2.1抢答器按键保持与封锁电路 2.1.1 74LS74D 触发器74ls74双上升沿D 触发器（有预置、清除端），1CP 、2CP 时钟输入端，1D 、2D 数据输入端，1Q 、2Q 、1Q ＿ 、2Q ＿输出端，CLR1、CLR2 直接复位端（低电平有效） ，PR1、PR2 直接置位端（低电平有效）。
负跳沿触发的主从触发器工作时，必须在正跳沿前加入输入信号。
如果在CP 高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。
而边沿触发器允许在CP 触发沿来到前一瞬间加入输入信号。
这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。
边沿D 触发器也称为维持-阻塞边沿D 触发器。
工作原理:SD 和RD 接至基本RS 触发器的输入端，它们分别是预置和清零端，低电平有效。
当SD=0且RD=1时,不论输入端D 为何种状态，都会使Q=1，Q=0，即触发器置1；当SD=1且RD=0时，触发器的状态为0,SD 和RD 通常又称为直接置1和置0端。
我们设它们均已加入了高电平，不影响电路的工作。
工作过程如下:(1)CP=0时，与非门G3和G4封锁，其输出Q3=Q4=1，触发器的状态不变。
同时，由于Q3至Q5和Q4至Q6的反馈信号将这两个门打开，因此可接收输入信号D ，Q5=D ，Q6=Q5=D 。
(2)当CP 由0变1时触发器翻转。
这时G3和G4打开，它们的输入Q3和Q4的状态由G5和G6的输出状态决定。
Q3=Q5=D ，Q4=Q6=D 。
由基本RS 触发器的逻辑功能可知，Q=D 。
(3)触发器翻转后，在CP=1时输入信号被封锁。
这是因为G3和G4打开后，它们的输出Q3和Q4的状态是互补的,即必定有一个是0，若Q3为0，则经G3输出至G5输入的反馈线将G5封锁，即封锁了D 通往基本RS 触发器的路径；该反馈线起到了使触发器维持在0状态和阻止触发器变为1状态的作用,故该反馈线称为置0维持线,置1阻塞线。
Q4为0时，将G3和G6封锁，D 端通往基本RS 触发器的路径也被封锁。
Q4输出端至G6反馈线起到使触发器维持在1状态的作用，称作置1维持线；Q4输出至G3输入的反馈线起到阻止触发器置0的作用,称为置0阻塞线。
因此，该触发器常称为维持-阻塞触发器。
总之，该触发器是在CP 正跳沿前接受输入信号，正跳沿时触发翻转，正跳沿后输入即被封锁,三步都是在正跳沿后完成，所以有边沿触发器之称。
与主从触发器相比,同工艺的边沿触发器有更强的抗干扰能力和更高的工作速度。
图2.1.1 74LS74逻辑图表2.1.1 74LS74功能表:输入输出PR CLR CLK D Q0 1 ×× 1 01 0 ××0 10 0 ××H* H*1 1 ↑ 1 1 01 1 ↑0 0 11 1 0 ×Q0图2.1.2按键保持与封锁电路该电路可以完成两个功能：一是能够分辨出选手按键的先后顺序，并且能够锁存优先抢答选手的号码，同时译码显示电路显示编号；二是后面的选手按键操作将无效。
工作过程：开关J6开启时，则输入为高电位“1”，经过四个或非门后变成低电位“0”。
则四个D触发器的异步复位端将触发器置“0”，抢答电路处于系统清零状态；当J6闭合时，抢答电路处于工作状态。
当抢答开始，若J1先按键，则Q1端输出高电位“1”通过或非门变成低电位“0”，将其他D触发器置0，则抢答信号输出为“1110”（J4J3J2J1），然后通过输出选手号码显示电路显示对应号码。
2.2 选手号码显示电路2.2.1 74LS148优先编码器74LS148 为 8 线－3 线优先编码器，共有54/74148和54/74LS148两种线路结构型式，将8条数据线（0－7）进行3线(4-2-1)二进制（八进制）优先编码，即对最高位数据线进行译码。
利用选通端（EI）和输出选通端（EO）可进行八进制扩展。
管脚0－7 编码输入端(低电平有效)，EI 选通输入端(低电平有效)，A0、A1、A2 三位二进制编码输出信号即编码输出端(低电平有效)，GS 片优先编码输出端即宽展端(低电平有效)，EO 选通输出端，即使能输出端。
图2.2.1 74LS148逻辑图在实际工作中，同时有多个输入被编码时，必须根据轻重缓急，规定好这些控制对象允许操作的先后次序，即优先识别。
识别信号的优先级并进行编码的逻辑部件称为优先编码器。
编码器74LS148的作用是将输入I0～I78个状态分别编成二进制码输出，它的功能表见表6-2，它的逻辑图见图6-2。
它有8个输入端，3个二进制码输出端，输入使能端EI，输出使能端EO和优先编码工作状态标志GS。
优先级分别从I7至I递减。
表2.2.1 74LS148功能表：输入输出E1 0 1 2 3 4 5 6 7 A2 A1 A0 GS E0 1 ×××××××× 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 ×××××××0 0 0 0 0 1 0 ××××××0 1 0 0 1 0 1 0 ×××××0 1 1 0 1 0 0 1 0 ××××0 1 1 1 0 1 1 0 1 0 ×××0 1 1 1 1 1 0 0 0 1 0 ××0 1 1 1 1 1 1 0 1 0 1 0 ×0 1 1 1 1 1 1 1 1 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 0 1 （其中：1为高电平，0为低电平，×不定）2.2.2 74LS248七段译码器74LS248 是由与非门、输入缓冲器和 7 个与或非门组成的 BCD-7 段译码器/驱动器。