数值比较器
数值比较器通用的 逻辑符号
1位数值比较器
① ②
③
问题：设计一个1位二进制的数值比较器。 逻辑抽象：设输入的两个二进制数位A、B，输出 比较的结果为Y(A>B）、 Y(A<B）、 Y(A=B）三种情况。 输出时为1，否则为0。 1 0 逻辑符号示意框图：
A Y(A>B） B Y(A=B） Y(A<B）
式2的含义可用式1的方法进行分析。 由式3可看出，在级联输入I（A=B）接低电平1时， A=B只有一种情况： (A3⊙B3) (A2⊙B2) (A1⊙B1) (A0⊙B0) =1，表示 A3 = B3 、A2 = B2 、 A1 =B1 、A0 = ， B0 ，这时Y(A=B)= 1 。 由功能表还可看出：如只对两个4位二进制数进行 比较时，由于没有来自低位的比较信号输入，故取 I(A>B)=I(A<B)=0，I(A=B)=1。
真值表
输 入 输 出 A1 B1 A0 B0 FA>B FA<B FA=B A1 > B1 1 0 0 × A1 < B1 0 1 0 × A1 = A0 > B0 1 0 0 B1 A0 < B0 0 1 0 A1 = A0 = B0 0 0 1 B1 F= A1A>B = (A1>B1) + ( A1=B1)(A0>B0) B1
比较两个2 比较两个2 位二进制数的大小的电路 输入：两个2 输入：两个2位二进制数 A=A1 A0 、B=B1 B0 能否用1位数值比较器设计两位数值比较器? 能否用1位数值比较器设计两位数值比较器? 用一位数值比较器设计多位数值比较器的原则 当高位（ 不相等时，无需比较低位（ ），高 当高位（A1、B1）不相等时，无需比较低位（A0、B0），高 位比较的结果就是两个数的比较结果。 位比较的结果就是两个数的比较结果。 当高位相等时，两数的比较结果由低位比较的结果决定。 当高位相等时，两数的比较结果由低位比较的结果决定。
④
功能表 输入 A 0 0 1 1 输出 Y(A>B） 0 0 1 0
B 0 1 0 1
Y(A=B） 1 0 0 1
Y(A<B） 0 1 0 0
⑤ 根据真值表可写出逻辑函数表达式为
⑥ 逻辑图
Y(A>B） Y(A=B） Y(A<B）
这两幅逻辑电路图只 是使用的逻辑门不同， 功能是一样的
2 位数值比较器
G3 & G2 & 1 ≥
FA＜B
B0
FA=B
4位数值比较器
①
比较方法：如两个4位二进制数A＝A３A２A１A０ 和B＝B３B２B１B０进行比较时，则需从高位到低 位逐位进行比较。只有在高位数相等时，才能进 行低位数的比较。当比较到某一位数值不等时， 其结果便为两个４位数的比较结果。如A３＞B３时， 则A＞B；如A３＜B３时，则A＜B；如A３＝B３，A ２＞B２时，则A＞B；如A３＝B３，A２＜B２时，则 A＜B。其余以此类推，直到比较出结果为止。
⑤逻辑电 路图
由式1可看出，如将级联输入I（A＞B）接低电平0时， 式中最后一项为0，其余4项分别表示A>B的4种情 况： （1） A3B3 =1，表示A3 > B3 ,(A3 =1、B3 =0)。 （2） (A3⊙B3) A2B2 =1 ，表示A3 = B3 、A2 > B2 。 （3） (A3⊙B3) (A2⊙B2) A1 B1 =1，表示A3 = B3 、 A2 = B2 、 A1 > B1。 （4）(A3⊙B3) (A2⊙B2) (A1⊙B1) A0B0 =1,表示 A3 = B3 、A2 = B2 、 A1 =B1 、A0 > B0。 在上述4种情况中，只要存在一种，就是A>B，即 Y(A>B)= 1。
CT74LS85是四位数值比较器 ，其工作原理和两位数 是四位数值比较器 值比较器相同。 值比较器相同。
B3
A0 B0 IA＞B IA＜B A1 B1 A2 B2 A3 B3
1
16 VC C 15 A3 14 B 2 13 A2 12 A1 11 B 1 10 A0 9
IA ＜ B 2 IA = B 3 IA ＞ B 4 YA ＞ B 5
数值比较器
指导老师： 学生：
何为数值比较器？？？
在数字系统中，特别是在计算机中都需具有 运算功能，一种简单的运算就是比较两个数A 和B的大小。用以对两数A、B的大小或是否 相等进行比较的逻辑电路称为数值比较器。 比较结果有A>B、A<B以及A=B三种情况。
数值比较器分类
1位数值比较器：比较输入的 两个1位二进制数A、B的大小 1 A B 多为数值比较器：比较输入的 两个多位二进制数A、B的大小， 比较时需从高位到低位逐位进 行比较。
③
4位数值比较CT74LS85的功能表如下
④
根据真值表可写出逻辑函数表达式为
Y(A>B)= A3B3 + (A3⊙B3) A2B2 + (A3⊙B3) (A2⊙B2) A1 B1 + (A3⊙B3) (A2⊙B2) (A1⊙B1) A0B0 + (A3⊙B3) (A2⊙B2) (A1⊙B1) (A0⊙B0) I(A>B) 式1 Y(A<B)= A3B3 + (A3⊙B3) A2B2 + (A3⊙B3) (A2⊙B2) A1 B1 + (A3⊙B3) (A2⊙B2) (A1⊙B1) A0B0 + (A3⊙B3) (A2⊙B2) (A1⊙B1) (A0⊙B0) I(A<B) 式2 Y(A<B)= (A3⊙B3) (A2⊙B2) (A1⊙B1) (A0⊙B0) I(A=B) 式3
YA＜B YA＞B
74LS85
IA=B Y A=B
YA = B 6 YA ＜ B 7 GN D 8
B0
74LS85的示意框图 的示意框图
74LS85的引脚图 的引脚图
②
右图所示为4位数值 比较CT74LS85的逻 辑功能示意图。 图中A３、A２、A１、 A０和B３、B２、B１、 B０为两组相比较的4 位二进制数的输入端； I（A＞B）、I（A＝B）、I （A＜B）为级联输入端； Y(A＞B)、Y(A＝B)、Y(A＜ B)为比较结果输出端。
FA=B=(A1=B1)(A0=B0)
FA<B = (A1<B1) + ( A1=B1)(A0<B0)
两位数值比较器逻辑 图
A1 A1＞ 1 B 1位 位 数 值 较 比 器 A1=B1 A1＜ 1 B
G1 & 1 ≥
FA＞B
B1
A0 1位 位 数 值 较 比 器
Байду номын сангаас
A0＞ 0 B A0=B0 A0＜ 0 B
数值比较器原理
数值比较器原理
数值比较器是一种电子设备，用于比较两个或多个输入信号的大小，并输出相应的比较结果。
它常用于数字电路、模拟电路、传感器等方面，以实现信号的判定和控制。
数值比较器的设计原理基于比较两个输入信号的大小关系，并根据比较结果产生相应的输出。
常见的数值比较器设计有以下几种原理：
1. 电压比较器：电压比较器是一种将两个输入电压进行比较，并输出相应比较结果的电路。
它通常由一个差分放大器和一个比较器组成。
差分放大器用于放大输入电压的差值，使得比较结果更准确。
比较器则根据差值的正负判断输入信号的大小关系，并输出高电平或低电平信号来表示比较结果。
2. 数字比较器：数字比较器主要用于比较两个二进制数的大小。
它通常是由一组逻辑门和触发器构成的。
逻辑门用于实现数值的比较操作，触发器用于保存比较结果。
根据比较结果，触发器会输出相应的电平值，以表示大小关系。
3. 模拟比较器：模拟比较器用于比较两个模拟信号的大小。
它通常是由一个比较器和一个反馈网络构成的。
比较器将两个输入信号进行比较，并根据比较结果调整反馈网络的输出电压，使得其尽可能接近较大或较小的输入信号。
通过不断调整反馈网络的输出电压，模拟比较器可以实现精确的信号比较。
总的来说，数值比较器的原理主要依靠电压比较、逻辑比较或
模拟比较的方法，通过比较输入信号的大小来产生相应的输出结果。
不同的比较器设计有不同的原理，可以根据具体的应用需求选择合适的数值比较器。
数值比较器 数电课件
出：
。
Li Ai Bi 、Mi Ai Bi 、Gi Ai Bi
3. 真值表
一位数值比较器的真值表如表4.4.1—1所示。
表4.4.1—1
4. 逻辑函数表达式
由表4.4.1—1可知，一位数值比较器的逻辑函数表达式为：
Li Ai Bi Mi Ai Bi Gi Ai Bi Ai Bi Ai Bi Ai Bi
。
CMOS电路
各级的级联输入端
必A须/ 预B先/预置为1，最低4位的级联输入端
必须预先预A置/ 为 B/，。A/ B/
0 ，1
这是因为在CMOS电路中L是由M和G来确定的。
L M gG M G
4位数值比较器CC14585的逻辑电路图
2. 并联扩展
返回
§4·4 数值比较器 （Digital Comparator）
所谓数值比较，是指对两个位数相同的二进制整数进行比较并判断它们之间的大小关 系。
一、一位数值比较器 1. 逻辑功能
我们把用来实现两个一位二进制数比较运算的组合逻辑电路，称为一位数值比较器。
2. 分析
Ⅰ. Ⅱ.
一由位于数比值较比结较果器的有有两大个于输、入 小于：和等于；三种A情i、况B，i 因此一位数值比较器有三个输
2. 真值表
四位数值比较器的真值表如表4.4.2—1所示。
表4.4.2—1
3. 功能表与逻辑函数表达式
设：
L A B， M A B， G A B；
Li Ai Bi ， Mi Ai Bi ， Gi Ai Bi ；
L/ A/ B/ ， M / A/ B/ ，G/ A/ B/ 。
加法器和数值比较器
2019/1/31
7
图6-26
74LS283电路的逻辑符号
CI是低位的进位， CO是向高位的进位， A3A2A1A0和B3B2B1B0是两个二进制待加数， S3、S2、S1、S0是对应各位的和。
2019/1/31 8
多位加法器除了可以实现加法运算功能之外， 还可以实现组合逻辑电路。 例：将8421BCD码转换成余3码。 余3码＝8421BCD码＋3(即0011)
5
Sn An Bn Cn1
Cn ( An Bn )Cn1 AnBn
由表达式得 逻辑图：
2019/1/31
图6-25 全加器 （a）电路图 （b）逻辑符号
6
6.6.2 多位加法器
全加器可以实现两个一位二进制数的相加，
要实现多位二进制数的相加，可选用多位加法器
电路。
74LS283电路是一个四位加法器电路，可实
全加器能把本位两个加数An 、 Bn 和来自低位
的进位Cn-1三者相加，得到求和结果Sn 和该位的进
2019/1/31
位信号Cn 。
3
表6-1３ 全加器 的真值表
由真值表写 最小项之和 式，再稍加 变换得：
An Bn Cn-1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1
余 3码
8421BCD码
2019/1/31
0011
由74LS28
数值比较器：能够比较数字大小的电路。 1.两个一位数A和B相比较的情况： (1)A＞B：只有当A=1、B=0时，A＞B才为真； (2)A＜B：只有当A=0、B=1时，A＜B才为真； (3)A = B：只有当A=B=0或A=B=1时，A = B才为真。
数值比较器_PPT课件
B 1 & ≥ 1 & A 1
输 出 FA>B 0 0 1 0
FA＞B FA=B FA＜B
B 0 1 0 1
FA<B 0 1 0 0
FA=B 1 0 0 1
2 位数值比较器 比较两个2 位二进制数的大小的电路 输入：两个2位二进制数 A=A1 A0 、B=B1 B0 能否用1位数值比较器设计两位数值比较器? 用一位数值比较器设计多位数值比较器的原则
0
0
D D D D D D D D
10 11 12 13 14 15 16 17
Y
Y
1
1
字的扩展 将两片74LS151连接成一个16选1的数据选择器，
D C B A E S2 S1 S0 Y D0 D 17 4 H C 1 5 1 D 2 (0 ) D3 Y D4 D5 D6 D7 E S2 S1 S0 Y D0 D 17 4 H C 1 5 1 D 2 (I) D3 Y D4 D5 D6 D7
Y I m I m I m I m 0 0 1 1 2 2 3 3
集成电路数据选择器
8选1数据选择器74HC151
D7 D6 D5 D4 D3 D2 D1 D0 E
Y
74HC151
Y
S2 S1 S0 74LS151功能框图
集成电路数据选择器 1个使能 输入端 8 路数据 输入端
E D
b、将使器件处于使能状态
c、地址信号S2、 S1 、 S0 作为函数的输入变量
d、处理数据输入D0~D7信号电平。逻辑表达式中有
mi ,则相应Di =1，其他的数据输入端均为0。
② 数据选择器的扩展
位的扩展 用两片74151组成二位八选一的数据选择器
数值比较器
A0 = B0
A0 = B0 A0 = B0 A0 = B0 A0 = B0
H
L × H L
L
H × H L
L
L H L L
L L L H
L
H L L H
L
L H L L6
2. 集成数值比较器的位数扩展
用两片7485组成8位数值比较器（串联扩展方式）。
低四位
A0 B0 A1 B1 A2 B2 A3 B3 A4 B4
B3 IA=B
1 16 VCC 15 A3 14 B2 13 A2 12 A1 11 B1 10 A0 9
IA＜B 2
A0 B0 IA＞B IA＜B IA=B A1 B1 A2 B2 A3 B3
3
74LS85
FA=B FA＜B FA＞B
IA＞B 4 FA＞B 5 FA=B 6 FA＜B 7 GND 8
7
用7485组成16位数值比较器的并联扩展方式。
B15A15~B12A12
B15 A15 B12 A12
B11A11~B8A8
B8 A8
B7A7~B4A4
B4 A4
B3A3~B0A0
B0 A0
B3 A3 B2 A2 B1 A1 B0 A0 IA＞B C3 FA＜B FA＞B IA＜B IA=B
0 0 1
高四位
A5 B5 A6 B6 A7 B7
0 0 1
A0 B0 IA＞B IA＜B IA=B F A=B
A1 B1
A2 B2 C0
A3 B3
A0 B0 IA＞B IA＜B IA=B F A=B
A1 B1
A2 B2 C1
A3 B3
低位片
FA＞B
数值比较器
演讲结束，谢谢大家支持
附PPT常用图标，方便大家提高工作效 率
生活
图标元素
医疗
图标元素
CT74LS85是四位数值比较器 ，其工作原理和两位数 值比较器相同。
A0 B0 IA＞ B
A1 B1
IA＜B 74LS85
A2 B2 A3 B3
IA=B YA=B
YA＜ B
YA＞ B
74LS85的示意框图
B3 1 IA＜ B 2 IA=B 3
IA＞ B 4 YA＞ B 5 YA=B 6
YA＜ B 7
GND 8
16 VCC 15 A3 14 B2 13 A2 12 A1 11 B1 10 A0 9 B0
74LS85的引脚图
② 右图所示为4位数值 比较CT74LS85的逻 辑功能示意图。 图A０中和AB３３、、AB２２、、AB１１、、 B０为两组相比较的4 位二进制数的输入端； I（A＞B）、I（A＝B）、I （Y(AA＜＞BB）)、为Y级(A联＝B输)、入Y(端A＜； B)为比较结果输出端。
真值表
输入
输出
A1 B1 A0 B0 FA>B FA<B FA=B
A1 > B1 ×
10
0
A1 < B1 ×
01
0 B0 0
1
0
A1 = A0 = B0 0
0
1
B1
AF1A=>B = (A1>B1) + ( A1=B1)(A0>B0)
FBA<1B = (A1<B1) + ( A1=B1)(A0<B0)
数值比较器--徐艺萍
2.6 数值比较器在数字系统中，特别是在计算机中常常需要对两个数的大小进行比较。
数值比较器就是对两个二进制数A、B进行比较，以判断其大小的逻辑电路。
比较的结果有A>B，A<B和A=B三种情况。
1．基本原理下面以2位的数值比较器为例，来说明数值比较器的工作原理。
2位数值比较器有两个2位的输入端为A1A0和B1B0，有三个1位输出端F A>B，F A<B和F A=B。
2位数值比较器的真值表如表2.6.1所示。
表2.6.1两位数值比较器的真值表由真值表，我们可以看出：当高位（A1、B1）不相等时，无需比较低位（A0、B0），两个数的比较结果就是高位比较的结果。
当高位相等时，两数的比较结果由低位比较的结果决定。
根据这个原理，我们也可以设计出更多位的数值比较器。
由真值表可以写出如下逻辑表达式：根据逻辑表达式可以画出逻辑图，如图2.6.1所示。
图2.6.12位数值比较器逻辑图2．实现方案通过FPGA来实现2位数值比较器的功能有以下几种方案：(1) 采用if….else语句来实现。
(2) 采用嵌套条件运算符“？：”来实现。
(3) 调用1位数值比较器模块来实现2位数值比较器。
3．FPGA的实现下面以第一种方案为例来进行FPGA的实现。
(1) 创建工程在创建工程的时候，注意器件族类型、器件型号、综合工具和仿真器的选择，在这里选择的器件族类型（Device Family）是Virtex2P，器件型号（Device）是XC2VP30 ff896 -7，综合工具（Synthesis Tool）是XST (VHDL/Verilog)，仿真器（Simulator）是ISE Simulator(VHDL/Verilog)。
(2) 设计输入Verilog HDL 代码如下：module comparator(A,B,out);input[1:0] A,B;output[2:0] out;reg [2:0] out;always @(A or B)beginif(A[1]>B[1]) out=3'b100;// out[2]对应于F A>Belse if(A[1]<B[1]) out=3'b010;// out[1]对应于F A<B else if(A[0]>B[0]) out=3'b100;// out[0]对应于F A=B else if(A[0]<B[0]) out=3'b010;else out=3'b001;endendmodule对于第一种方案还有下面一种描述方式：module comparator(A,B,out);input[1:0] A,B;output[2:0] out;reg [2:0] out;always @(A or B)beginif(A>B) out=3'b100;else if(A<B) out=3'b010;else out=3'b001;endendmodule对于第二种方案的Verilog HDL 代码如下：module comparator(A,B,out);input[1:0] A,B;output[2:0] out;wire [2:0] out;assign wire=(A>B)? 3'b100 :(A<B)? 3'b010 :3'b001;endmodule(3) 功能仿真①在sources窗口的“sources for”中选择“Behavioral Simulation”。
为了便于扩展,集成数值比较器一般设有几个扩展输入端
为了便于扩展，集成数值比较器一般设有几个扩展输入端引言集成数值比较器是一种重要的电子器件，广泛应用于数字电路中。
在电子设计中，为了提高系统的可扩展性和灵活性，通常会为数值比较器设定扩展输入端。
本文将探讨为了便于扩展，集成数值比较器一般设有几个扩展输入端，并说明其作用和使用方法。
什么是集成数值比较器集成数值比较器是一种电子电路，用于比较两个或多个输入信号的大小关系，并输出相应的比较结果。
它通常由比较器芯片、电压参考源和输出驱动器组成。
数值比较器被广泛应用于模拟电路和数字电路中，例如在算术运算、状态判断和信号处理等方面。
集成数值比较器的基本特点集成数值比较器具有以下基本特点：1.输入电路灵敏度高：集成数值比较器的输入电路通常采用差分结构，具有较高的抗干扰能力和输入灵敏度。
2.输出稳定性好：集成数值比较器的输出端一般为高低电平或开关状态输出，具有较低的输出误差和较高的输出稳定性。
3.快速响应时间：集成数值比较器具有快速的响应时间和较高的工作频率，能够满足要求快速的比较应用。
为了方便扩展，集成数值比较器设有扩展输入端的目的为了满足不同应用场景下的需求和便于系统扩展，集成数值比较器通常设有扩展输入端。
其主要目的包括：1.增加比较元素数量：通过扩展输入端，可以将数值比较器的输入元素数量从两个扩展到三个、四个甚至更多，从而满足多元素比较的需求。
2.实现比较器功能拓展：通过扩展输入端，可以实现数值比较器的其他功能拓展，例如设置比较阈值、设置比较模式等，从而提供更多的比较选择。
3.应对不同信号类型：通过扩展输入端，可以适配不同类型的信号输入，包括模拟信号和数字信号，提高比较器的适用性。
4.支持灵活的配置和互连：通过扩展输入端，可以灵活配置数值比较器的输入连接方式，实现多路信号输入的选择和互连。
集成数值比较器常见的扩展输入端类型根据实际需求和设计要求, 集成数值比较器的扩展输入端可以采用以下常见的类型：1.模拟输入端（Analog Input）：用于接收模拟信号输入，常用于模拟电路和信号处理应用中。
第10讲数值比较器
2.正确理解组合器件的工作原理。
3..熟练掌握常用组合逻辑器件的逻辑功能及使用方法。 4..了解组合逻辑电路中的竞争与冒险。
1. 代数识别法 一个变量以原变量和反变量出现在逻辑函数F中时，则
该变量是具有竞争条件的变量。如果消去其他变量（令其
他变量为0或1），留下具有竞争条件的变量， ①若函数出现
F A A
则产生负的尖峰脉冲的冒险现象，－－“0”型冒险； ②若函数出现
F A A
则产生正的尖峰脉冲的冒险现象，－－“1”型冒险。
最高位
IA <B IA=B A8 B8
最低位
IA<B IA=B
„
A4 B4
A3 B3
„
A0 B0
4.5 组合逻辑电路中的竞争与冒险
一、什么是竞争与冒险现象
1、竞争：我们把门电路两个输 入信号同时向相反的 电平跳变的现象叫做 竞争。 2、竞争—冒险：由于竞争而在 输出端可能产生不应 有的尖峰脉冲的现象 叫做竞争—冒险。
2. 引入选通脉冲法 毛刺仅发生在输入信号变化的瞬间，因此在这段时间 内先将门封锁，待电路进入稳态后，再加选通脉冲使输出 门电路开门。这样可以抑制尖峰脉冲的输出。该方法简单 易行，但选通信号的作用时间和极性等一定要合适。
4.5 组合逻辑电路中的竞争与冒险
3. 修改逻辑设计法－－增加冗余项 只要在其卡诺图上两卡诺圈相切处加一个卡诺圈，即
增加了一个冗余项，就可消除逻辑冒险。
Y AB AC
Y
BC A 00 0
1
01 1
11 1 1
10
1
Y AB AC BC
第3章 小结
组合逻辑电路的特点是，电路任一时刻的输出状态只决定于 该时刻各输入状态的组合，而与电路的原状态无关。组合电路就 是由门电路组合而成，电路中没有记忆单元，没有反馈通路。 1.熟练掌握组合逻辑电路的设计和分析方法。
数字电路基础_D03-03C数值比较器
3.3.4 数值比较器在数字和计算机系统中，经常需要比较两个数的大小。
能执行两数比较功能的数字逻辑电路，称为数值比较器。
用来比较的两个数可以是二进制数，也可以是其他进制数。
下面以二进制数为例，讨论数值比较器的构成和工作原理。
1.一位数值比较器A 和B 均为1位二进制数，进行数值比较，比较结果只能有3种情况： ①A ＞B ，应使比较器的输出Y (A>B) ＝1；②A ＝B 应使比较器的输出Y (A=B) ＝1；③A ＜B ，应使比较器的输出Y (A<B) ＝l 。
根据上述3种情况，可以列出一位数值比较器的真值表，如表3-3-10所示。
由表3-3-10，可得到它们的输出逻辑函数表达式：Y (A ＞B)＝ B AY (A=B)＝AB B A +＝A ⊙ B ＝B A ⊕Y (A<B) ＝B A根据输出逻辑函数表达式，就可得到一位数值比较器的逻辑电路图。
如图3-3-19所示。
2．多位数值比较器以4位二进制数为例，分析多位数值比较器的比较问题。
设有两个4位二进制数A＝A3A2AlA0和B＝B3B2BlBo，I(A>B)、 I(A=B)、 I(A<B)是来自低位的进位输入，Y(A＞B)、Y(A=B))、Y(A<B)＝是总的比较结果。
(1)若要使A＝B，则必须使A3＝B3，A2＝B2，Al＝Bl，Ao＝Bo，I(A＝B)＝l。
(2)若要使A＞B或A＜B，则必须从高位到低位逐位比较，而且只有在高位相等时，才需要比较低位。
①若A3＞B3或A3＜B3，则不论低位数的大小如何，肯定A＞B或A＜B；②若A3＝B3而A2＞B2或A2＜B2，则不论低位数的大小如何，肯定A＞B或A＜B；③若A3＝B3、A2＝B2而Al＞Bl或Al＜Bl，则不论低位数的大小如何，肯定A＞B或A ＜B；④若A3＝B3、A2＝B2、Al＝Bl而Ao＞Bo或Ao＜BO，肯定A＞B或A＜B；⑤I(A=B)、I(A<B)和I(A>B)是来自低位的进位输入，其值的不同会影响到比较输出。