第二章 集成电路中的元器件及其寄生效应
合集下载
集成电路中的晶体管及其寄生
二、寄生晶体管作用分析 （1）NPN工作于饱和区或反向工作区（数字集成电路）： VBC－NPN>0，VBE－PNP>0，PNP管的发射结正偏，PNP管处于正向工作状态。 （2）NPN处于截止区或正向工作区（模拟集成电路）： VBC—NPN<0，VBE－PNP<0，PNP管的发射结反偏，寄生PNP管截止。
结论：寄生的PNP管 NPN工作于饱和区或反向工作区——严重影响集成电路的工作。 NPN工作于截止区或正向工作区——寄生PNP截止。
EM模型 如果令I3＝0或ISS＝0，就可得出三层二结结构NPN晶体管的EM方程 ：
2.2集成双极晶体管的有源寄生效应
假定隔离结始终处于反偏，并取晶体管的参数如下；
因为电流由集电结垂直下来后转角流人埋层，所以取拐角的电阻为1/2的薄层电阻值，因而在计算rC2的长度时，可以计算从发射区接触孔中心到集电极接触孔中心的长度LE-C即可
rC3的计算
rC3也是一个锥体，在版图设计时，掩模上集电极接触区(N+区)的三边与埋层的三边是重合的，只是在发射区一边埋层的长度很长。根据rC1的估算方法，对于这一边的长度，是以集电极N+扩散层边缘再加1T来处理。根据已知的数据可得到rC3锥体的高度T为
（2）横向PNP管的特征频率fT 横向PNP管的fT较小，一般为(1~5)MHz，比模拟集成电路中的NPN管几乎小两个数量级。横向PNP管fT小的原因如下： ①横向PNP管的有效平均基区宽度WBL大； ②埋层的抑制作用，使折回集电极的少子路程增加； ③空穴的扩散系数只有电子扩散系数的1／3。 ④横向PNP管在共发射极接法时其衬底结电容蛛和发射结电容Cjs是并联的，也会引起fT下降。 为使fT提高可采取以下措施： 增加结深xjc； 减小LE，即只要能满足电流容量的要求，发射区应做成最小几何尺寸， 提高工艺精度以降低WBL。 在与NPN管制造工艺兼容的前提下，降低外延层掺杂浓度，提高横向PNP发射区(也即NPN管的基区)掺杂浓度NE—PNP。
第2章集成电路中的晶体管及其寄生效应半导体集成电路共14章
IIIC B S10FF
R 1R (1SF) SF
(110SRSR)ICISIeE SVVBTSSC
2019/8/15
集成双极晶体管的有源寄生效22应
NPN管工作于反向工作区的EM方程
IE 1
0 1 1 0
0 0
11
I1 I2 I3
2019/8/15
理想本征集成双极晶体管的EM模16型
三结四层结构(多结晶体管)
IE 1
IIIC B S1 0FF
R 1R (1SF) SF
( 1 10SSRR)IIIC E SSS(S((eeeV V V V V VTT T123
半导体 集成电路
学校：西安理工大学 院系：自动化学院电子工程系 专业：电子、微电 时间：秋季学期
第2章 集成电路中的晶体管及其寄 生效应
双极晶体管的单管结构及工作原理 理想本征双极晶体管的EM模型 集成双极晶体管的有源寄生效应 集成双极晶体管的无源寄生效应 MOS晶体管的单管结构及工作原理 MOS集成电路中的有源寄生效应
2019/8/15
集成双极晶体管的无源寄生效27应
E
集电极串联电阻rCS
C
rCS=rC1+ rC2+rC3 rC1
L
上底为有效集电结面积SC,eff=SE T 并作以下近似:
1.上底、下底各为等位面；
2.锥体内的电流只在垂直方向流动；
bL
3.在上下面的电流是均匀的。
rC1
T ln(ab)
WLab
度低，因此其发射效率低， 很小（约0.02）。
R
C
2019/8/15
N
P
E N
B
R 1R (1SF) SF
(110SRSR)ICISIeE SVVBTSSC
2019/8/15
集成双极晶体管的有源寄生效22应
NPN管工作于反向工作区的EM方程
IE 1
0 1 1 0
0 0
11
I1 I2 I3
2019/8/15
理想本征集成双极晶体管的EM模16型
三结四层结构(多结晶体管)
IE 1
IIIC B S1 0FF
R 1R (1SF) SF
( 1 10SSRR)IIIC E SSS(S((eeeV V V V V VTT T123
半导体 集成电路
学校：西安理工大学 院系：自动化学院电子工程系 专业：电子、微电 时间：秋季学期
第2章 集成电路中的晶体管及其寄 生效应
双极晶体管的单管结构及工作原理 理想本征双极晶体管的EM模型 集成双极晶体管的有源寄生效应 集成双极晶体管的无源寄生效应 MOS晶体管的单管结构及工作原理 MOS集成电路中的有源寄生效应
2019/8/15
集成双极晶体管的无源寄生效27应
E
集电极串联电阻rCS
C
rCS=rC1+ rC2+rC3 rC1
L
上底为有效集电结面积SC,eff=SE T 并作以下近似:
1.上底、下底各为等位面；
2.锥体内的电流只在垂直方向流动；
bL
3.在上下面的电流是均匀的。
rC1
T ln(ab)
WLab
度低，因此其发射效率低， 很小（约0.02）。
R
C
2019/8/15
N
P
E N
B
精选第二三章集成电路中的元器件资料
寄生电容不仅影响芯片的速度，也对工 作可靠性构成严重威胁。
第一节 集成电路中的电容、电阻和电感
二.电阻（Resistor）
参数： a.方块电阻R口 b.温度系数 c.电压系数 d.绝对精度 e.相对精度
R口 ：方块电阻，取决于工艺参数 。
模拟集成电子学
阱电阻
模拟集成电子学
R L L Wd d W
其中 VT VT0 ( 2F VBS 2F )
模拟集成电子学
集成电路中的器件模型
2.交流模型
CGS
CGD
CBS1
CBG
CBD1
L为沟道长度 L’为有效长度
L0栅对源、漏 覆盖长度
模拟集成电子学
集成电路中的器件模型
欧姆区：
1
CGS COXWL0 WL 'COX
2
1 CGD COXWL0 WL 'COX
1
2
一个周期内传递的电荷：
Q C V C1 (U1 U2 )
U1
U2
所以：I Q C1(U1 U2 )
T
T
等效电阻：
R eq
T C1
1 C1f
时间常数： RC T C
C1
模拟集成电子学
第一节 集成电路中的电容、电阻和电感
特点：
1.电阻可以做的很大。 2.RC时间常数很精确。
a）ESD（Electro-Static-Discharge） b）Latch-up effect
模拟集成电子学
集成电路中的器件模型
a）集成电路中管脚的静电保护电路
模拟集成电子学
集成电路中的器件模型
b）闩锁效应
闩锁效应是由NMOS的有源区、P衬底、 N阱、PMOS的有源区构成的n-p-n-p结构产 生的，当其中一个三极管正偏时，就会构 成正反馈形成闩锁。
第一节 集成电路中的电容、电阻和电感
二.电阻（Resistor）
参数： a.方块电阻R口 b.温度系数 c.电压系数 d.绝对精度 e.相对精度
R口 ：方块电阻，取决于工艺参数 。
模拟集成电子学
阱电阻
模拟集成电子学
R L L Wd d W
其中 VT VT0 ( 2F VBS 2F )
模拟集成电子学
集成电路中的器件模型
2.交流模型
CGS
CGD
CBS1
CBG
CBD1
L为沟道长度 L’为有效长度
L0栅对源、漏 覆盖长度
模拟集成电子学
集成电路中的器件模型
欧姆区：
1
CGS COXWL0 WL 'COX
2
1 CGD COXWL0 WL 'COX
1
2
一个周期内传递的电荷：
Q C V C1 (U1 U2 )
U1
U2
所以：I Q C1(U1 U2 )
T
T
等效电阻：
R eq
T C1
1 C1f
时间常数： RC T C
C1
模拟集成电子学
第一节 集成电路中的电容、电阻和电感
特点：
1.电阻可以做的很大。 2.RC时间常数很精确。
a）ESD（Electro-Static-Discharge） b）Latch-up effect
模拟集成电子学
集成电路中的器件模型
a）集成电路中管脚的静电保护电路
模拟集成电子学
集成电路中的器件模型
b）闩锁效应
闩锁效应是由NMOS的有源区、P衬底、 N阱、PMOS的有源区构成的n-p-n-p结构产 生的，当其中一个三极管正偏时，就会构 成正反馈形成闩锁。
最新半导体集成电路部分习题答案(朱正涌)
半导体集成电路部分习题答案(朱正涌)第1章 集成电路的基本制造工艺1.6 一般TTL 集成电路与集成运算放大器电路在选择外延层电阻率上有何区别?为什么?答：集成运算放大器电路的外延层电阻率比一般TTL 集成电路的外延层电阻率高。
第2章 集成电路中的晶体管及其寄生效应 复 习 思 考 题2.2 利用截锥体电阻公式，计算TTL “与非”门输出管的CS r ，其图形如图题2.2所示。
提示：先求截锥体的高度up BL epi mc jc epi T x x T T -----=- 然后利用公式： ba ab WL Tr c -•=/ln 1ρ ， 212••=--BL C E BL S C W L R rba ab WLTr c -•=/ln 3ρ 321C C C CS r r r r ++=注意：在计算W 、L 时, 应考虑横向扩散。
2.3 伴随一个横向PNP 器件产生两个寄生的PNP 晶体管，试问当横向PNP 器件在4种可能的偏置情况下，哪一种偏置会使得寄生晶体管的影响最大? 答：当横向PNP 管处于饱和状态时，会使得寄生晶体管的影响最大。
2.8 试设计一个单基极、单发射极和单集电极的输出晶体管，要求其在20mA 的电流负载下，OL V ≤0.4V ，请在坐标纸上放大500倍画出其版图。
给出设计条件如下：答： 解题思路⑴由0I 、α求有效发射区周长Eeff L ； ⑵由设计条件画图①先画发射区引线孔；②由孔四边各距A D 画出发射区扩散孔； ③由A D 先画出基区扩散孔的三边； ④由B E D -画出基区引线孔； ⑤由A D 画出基区扩散孔的另一边； ⑥由A D 先画出外延岛的三边； ⑦由C B D -画出集电极接触孔； ⑧由A D 画出外延岛的另一边； ⑨由I d 画出隔离槽的四周；⑩验证所画晶体管的CS r 是否满足V V OL 4.0≤的条件，若不满足，则要对所作的图进行修正，直至满足V V OL 4.0≤的条件。
第二章 集成电路中的元器件及其寄生效应ppt课件
P+ PN结电容 MOS电容
§2-3 横向PNP管
双极集成电路中的基本器件 是NPN管，但在模拟电路中也往 往需要PNP管子，如运算放大器的 输入输出级的有源负载等都经常 使用PNP管。虽然PNP管的单管性 能不如NPN管，但仍然使电路的 性能得到了改善。横向PNP管的出 现，也促使了IIL电路的实现。
C 移速度。 是栅氧化层的单位面积的电容。 OX
式（3.2）就是NMOS器件工作在非饱和区的I-V特性， I D
与 V D S 呈平方律的关系。
如图，我们给出了不同的V G S 下，
根据式（3.2）得出的抛物线，表示
了器件产生的电流随 V G S 增大而增
加。通过计算偏导数很容易计算出
每条抛物线的极值均发生在
以NMOS晶体管为例，我们假设：0 V D S V G S V T H ，在
图中我们从半导体物理的角度出发进行一系列的推导，得到
I VVVV D K 2 ,W L 2
G S T H
D S2 D S
（3.2）
式中 K , 称为器件的跨导系数，
K C , n OX
（3.3）
称为低场电子迁移率，表示单位场强下电子的平均漂 n
一、衬底PNP管
1.集电区是整个电路的公
共衬底。
C
EB
2.其晶体管作用只发生在
纵向，各节面积较平坦， P+
发生区面积可以做的很
P N+
N–-epi
P+
大，所以工作电流可以 P-Sub
很大。
3.因为衬底作为集电区，故不存在有源寄生效应，故可不 用掩埋层。
4.基区电阻较大。
5.集电极串联电阻和集电结电容较大。
§2-3 横向PNP管
双极集成电路中的基本器件 是NPN管，但在模拟电路中也往 往需要PNP管子，如运算放大器的 输入输出级的有源负载等都经常 使用PNP管。虽然PNP管的单管性 能不如NPN管，但仍然使电路的 性能得到了改善。横向PNP管的出 现，也促使了IIL电路的实现。
C 移速度。 是栅氧化层的单位面积的电容。 OX
式（3.2）就是NMOS器件工作在非饱和区的I-V特性， I D
与 V D S 呈平方律的关系。
如图，我们给出了不同的V G S 下，
根据式（3.2）得出的抛物线，表示
了器件产生的电流随 V G S 增大而增
加。通过计算偏导数很容易计算出
每条抛物线的极值均发生在
以NMOS晶体管为例，我们假设：0 V D S V G S V T H ，在
图中我们从半导体物理的角度出发进行一系列的推导，得到
I VVVV D K 2 ,W L 2
G S T H
D S2 D S
（3.2）
式中 K , 称为器件的跨导系数，
K C , n OX
（3.3）
称为低场电子迁移率，表示单位场强下电子的平均漂 n
一、衬底PNP管
1.集电区是整个电路的公
共衬底。
C
EB
2.其晶体管作用只发生在
纵向，各节面积较平坦， P+
发生区面积可以做的很
P N+
N–-epi
P+
大，所以工作电流可以 P-Sub
很大。
3.因为衬底作为集电区，故不存在有源寄生效应，故可不 用掩埋层。
4.基区电阻较大。
5.集电极串联电阻和集电结电容较大。
第二章集成电路中的晶体管及其寄生效应详解
另一种是以元器件的工作原理为基础，从元器件的数学方程式出发， 得到的器件模型及模型参数与器件的物理工作原理有密切的关系。 SPICE模型是这种模型中应用最广泛的一种。其优点是精度较高，特 别是随着建模手段的发展和半导体工艺的进步和规范，人们已可以 在多种级别上提供这种模型，满足不同的精度需要。缺点是模型复 杂，计算时间长。
考虑无源寄生元件的集成NPN晶体管刨面图
无源寄生效应： 寄生电阻：
发射极串联电阻；集电极串联电阻，基区电阻
寄生电容：
与PN结有关的耗尽层势垒电容Cj; 与可动载流子在中性区的存储电荷有关的扩散电 容CD; 电极引线的延伸电极电容Cpad;
发射极串联电阻rES
由发射极金属和硅的接触电阻rE，C与发射区的体电阻rE，b， 组成.
10
4 3 有效范围：310 310
（a ）
对于扩散的硅
P N 结二极管，在各种结深 xj 的情况下， 单位面积电容 C 相对总结电压V 除以本底浓度N BC 的关系
（b ）
(2)查表 对于反偏pn结，作为一级近似，利用公式
ND N A C j (V ) ,VD VT ln 2 N i V 1 V D C jo
器件建模方法
一种是从元器件的电学工作特性出发，把元器件看成黑盒子，测量 其端口的电气特性，提取器件模型，而不涉及器件的工作原理，称 为行为级模型。这种模型的代表是IBIS模型和S参数。其优点是建模 和使用简单方便，节约资源，适用范围广泛，特别是在高频、非线 性、大功率的情况下行为级模型几乎是唯一的选择。缺点是精度较 差，一致性不能保证，受测试技术和精度的影响。
1、基区宽度调制等二级效应； 2、个别元件的分布性质
考虑无源寄生元件的集成NPN晶体管刨面图
无源寄生效应： 寄生电阻：
发射极串联电阻；集电极串联电阻，基区电阻
寄生电容：
与PN结有关的耗尽层势垒电容Cj; 与可动载流子在中性区的存储电荷有关的扩散电 容CD; 电极引线的延伸电极电容Cpad;
发射极串联电阻rES
由发射极金属和硅的接触电阻rE，C与发射区的体电阻rE，b， 组成.
10
4 3 有效范围：310 310
（a ）
对于扩散的硅
P N 结二极管，在各种结深 xj 的情况下， 单位面积电容 C 相对总结电压V 除以本底浓度N BC 的关系
（b ）
(2)查表 对于反偏pn结，作为一级近似，利用公式
ND N A C j (V ) ,VD VT ln 2 N i V 1 V D C jo
器件建模方法
一种是从元器件的电学工作特性出发，把元器件看成黑盒子，测量 其端口的电气特性，提取器件模型，而不涉及器件的工作原理，称 为行为级模型。这种模型的代表是IBIS模型和S参数。其优点是建模 和使用简单方便，节约资源，适用范围广泛，特别是在高频、非线 性、大功率的情况下行为级模型几乎是唯一的选择。缺点是精度较 差，一致性不能保证，受测试技术和精度的影响。
1、基区宽度调制等二级效应； 2、个别元件的分布性质
半导体集成电路部分习题答案(朱正涌)
=0.7V, =5V, ，忽略衬底偏置效应。
(1)当 时，欲使 =0.3V，驱动管应取何尺寸?
答：
7.2有一E/D NMOS反相器，若 =2V, =-2V, =25, =5V。
(1)求此反相器的逻辑电平是多少?
答：
第8章MOS基本逻辑单元
复习思考题
8.2图题8.2为一E/D NMOS电路。
(1)试问此电路可实现何种逻辑运算?
第13章集成运算放大器
13.2对于图题13.2所示差分对，设 =100, =0.7V，试求其 和 。
答：
9.5
13.4图题13.4为一个级联射耦对放大器，设 时， , , 。求：
(1) , 及 ；
(2) 和 (若 , )。
答：(1)
(2)
13.5已知射耦对差分放大器电路如图题13.5所示，晶体管的 ， ，试求当 =130mV时的 值。
所示。
提示：先求截锥体的高度
-
然后利用公式： ，
注意：在计算W、L时,应考虑横向扩散。
2.3伴随一个情况下，哪一种偏置会使得寄生晶体管的影响最大?
答：当横向PNP管处于饱和状态时，会使得寄生晶体管的影响最大。
2.8试设计一个单基极、单发射极和单集电极的输出晶体管，要求其在20mA的电流负载下
由 画出隔离槽的四周；
验证所画晶体管的 是否满足 的条件，若不满足，则要对所作
的图进行修正，直至满足 的条件。（ 及己知
）
第3章集成电路中的无源元件
复习思考题
3.3设计一个4kΩ的基区扩散电阻及其版图。
试求：(1)可取的电阻最小线宽 =?你取多少?
答：12μm
(2)粗估一下电阻长度，根据隔离框面积该电阻至少要几个弯头?
(1)当 时，欲使 =0.3V，驱动管应取何尺寸?
答：
7.2有一E/D NMOS反相器，若 =2V, =-2V, =25, =5V。
(1)求此反相器的逻辑电平是多少?
答：
第8章MOS基本逻辑单元
复习思考题
8.2图题8.2为一E/D NMOS电路。
(1)试问此电路可实现何种逻辑运算?
第13章集成运算放大器
13.2对于图题13.2所示差分对，设 =100, =0.7V，试求其 和 。
答：
9.5
13.4图题13.4为一个级联射耦对放大器，设 时， , , 。求：
(1) , 及 ；
(2) 和 (若 , )。
答：(1)
(2)
13.5已知射耦对差分放大器电路如图题13.5所示，晶体管的 ， ，试求当 =130mV时的 值。
所示。
提示：先求截锥体的高度
-
然后利用公式： ，
注意：在计算W、L时,应考虑横向扩散。
2.3伴随一个情况下，哪一种偏置会使得寄生晶体管的影响最大?
答：当横向PNP管处于饱和状态时，会使得寄生晶体管的影响最大。
2.8试设计一个单基极、单发射极和单集电极的输出晶体管，要求其在20mA的电流负载下
由 画出隔离槽的四周；
验证所画晶体管的 是否满足 的条件，若不满足，则要对所作
的图进行修正，直至满足 的条件。（ 及己知
）
第3章集成电路中的无源元件
复习思考题
3.3设计一个4kΩ的基区扩散电阻及其版图。
试求：(1)可取的电阻最小线宽 =?你取多少?
答：12μm
(2)粗估一下电阻长度，根据隔离框面积该电阻至少要几个弯头?
集成电路中的元器件及其寄生效应
3
2.1.1 集成NPN晶体管的结构 平 面 图 等 效 B(P) 电 路 PNP 图 S(P)
E(N+)
NPN
C(N) E
N + P N P
剖 面 P+ 图
P-Sub
E B N P
+
C
N+
N–-epi
P+
等 效 B 结 构 图
C S
4
2.1.2 集成NPN晶体管与分立NPN晶体管的差别 E(N+) （1）四层三结结构，构 B(P) NPN 成了一个寄生的PNP PNP 晶体管（有源寄生） C(N) （2）电极都从上表面引 S(P) 出，造成电极的串联 电阻和电容增大（无 源寄生） P+
we dce wc le
lc
R5 R4
hb
R
3
R1 R2
hc
9
2.1.4 集成NPN晶体管的无源寄生效应 （2）基极和发射极寄生电阻 基极串联电阻引起 发射极电流集边效应， 还影响高频增益和噪声 性能。主要由R2、R3决 定（ R1可以忽略）。 发射极串联电阻很 小，一般可以忽略。
R3 R
2
R1
10
P-Sub
5
E B N P –
+
C
N+
N -epi
P+
2.1.3 集成NPN晶体管的有源寄生效应 （1）NPN晶体管正向有源时
放大区：发射结正偏，集电结反偏 B(P) NPN PNP S(P)
E(N+)
VBC<0 VSC<0 寄生PNP晶体管截止,
C(N) E(N+)
等效为寄生电容 E B N P
2.1.1 集成NPN晶体管的结构 平 面 图 等 效 B(P) 电 路 PNP 图 S(P)
E(N+)
NPN
C(N) E
N + P N P
剖 面 P+ 图
P-Sub
E B N P
+
C
N+
N–-epi
P+
等 效 B 结 构 图
C S
4
2.1.2 集成NPN晶体管与分立NPN晶体管的差别 E(N+) （1）四层三结结构，构 B(P) NPN 成了一个寄生的PNP PNP 晶体管（有源寄生） C(N) （2）电极都从上表面引 S(P) 出，造成电极的串联 电阻和电容增大（无 源寄生） P+
we dce wc le
lc
R5 R4
hb
R
3
R1 R2
hc
9
2.1.4 集成NPN晶体管的无源寄生效应 （2）基极和发射极寄生电阻 基极串联电阻引起 发射极电流集边效应， 还影响高频增益和噪声 性能。主要由R2、R3决 定（ R1可以忽略）。 发射极串联电阻很 小，一般可以忽略。
R3 R
2
R1
10
P-Sub
5
E B N P –
+
C
N+
N -epi
P+
2.1.3 集成NPN晶体管的有源寄生效应 （1）NPN晶体管正向有源时
放大区：发射结正偏，集电结反偏 B(P) NPN PNP S(P)
E(N+)
VBC<0 VSC<0 寄生PNP晶体管截止,
C(N) E(N+)
等效为寄生电容 E B N P
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
（3）减小有源寄生效应的措施 增加n+埋层 ①加大了寄生PNP晶 体管的基区宽度 ②形成了寄生PNP晶 体管基区减速场 P+
P-Sub
HIT Micro-Electronics Center
2005年7月 来逢昌
E(N+) NPN
B(P) PNP S(P) C(N)
E B N P
+
C
N+
N–-epi
HIT Micro-Electronics Center
2005年7月 来逢昌
IES (eVBE/VT-1) ICS (eVBC/VT-1) ISS (eVSC/VT-1)
10
HMEC
集成电路设计原理
微电子中心
2.1.4 多结晶体管E-M模型 （3）直流模型等效电路 S rSS IS
IDS SF IDC
HIT Micro-Electronics Center
2005年7月 来逢昌 18
HMEC
集成电路设பைடு நூலகம்原理
微电子中心
2.1.5 集成NPN晶体管常用图形及特点
（6）梳状
HIT Micro-Electronics Center
2005年7月
来逢昌
19
HMEC
集成电路设计原理
微电子中心
2.1.6 习题
2005年7月
来逢昌
2
HMEC
集成电路设计原理
微电子中心
思考题
1.集成NPN管与分立NPN管有什么不同？ 2.有源寄生效应有何影响？如何减小或 消除？ 3.无源寄生有何影响？ 4.NPN管常用图形各自的特点是什么？
HIT Micro-Electronics Center
2005年7月 来逢昌 3
HMEC
P+
8
HMEC
集成电路设计原理
微电子中心
2.1.4 多结晶体管E-M模型 （1）定义及结电流
I1 11- IES (eVBE/VT-1) A R 0 V /V I2 = - BF 11-C SR ICS (e BC T-1) I3 00- D SF 1 ISS (eVSC/VT-1) I1 A= I2 I2 B= I1
B(P)
E(N+)
NPN PNP
S(P) C(N)
P+
P-Sub
E B N P
+
C
N+
N–-epi
P+
有电流流向衬底， 影响NPN晶体管的正 常工作。
来逢昌 7
HIT Micro-Electronics Center
2005年7月
HMEC
集成电路设计原理
微电子中心
2.1.3 集成NPN晶体管的有源寄生效应
2005年7月
来逢昌
HMEC
集成电路设计原理
E B
微电子中心
2.1.4 多结晶体管E-M模型
（2）直流模型表达式
IE 1 0 0 IB 1 1 0 = IC 0 -1 -1 IS 0 0 1 I1 I2 I3
IB
IE
VBE N+ I1
P I
2
VB
C
N
C
IC
VSC P
I
3
S
IS
1 - R 0 1-F 1-R -SR = -(1- ) -(1- ) F SF SR 0 -SF 1
HMEC
集成电路设计原理
微电子中心
2.2.2 扩散穿通型超增益管
3.超增益管的特点 ①采用圆形发射区 （周界短,受表面态 影响小） ②应用时BC结偏置
E B P+
+ N+ N
C
+ N+ N
限制在0V左右（减
小基区宽度调制的
P P
影响）
HIT Micro-Electronics Center
2005年7月
E
P N P
N P S
C
B
E C B
HIT Micro-Electronics Center
2005年7月
来逢昌
29
HMEC
集成电路设计原理
微电子中心
2.3.2 横向PNP管的电学特性
1.电流增益β 低，改善措施： ①降低e/b ②降低 AEV/AEL ③设n+埋层 ④改善表面态 ⑤减小WbL，加大Wbv *β 大电流特性差 2.击穿电压低，由c-e穿通 电压决定，突变结近似： 2 VPT=qNBWbL /2osi
分别画出单基极条形和双基极
双集电极结构的NPN晶体管的平面
图（版图）和剖面图，并说明埋层
的作用。
HIT Micro-Electronics Center
2005年7月
来逢昌
20
HMEC
集成电路设计原理
微电子中心
§2-2 超增益晶体管
HIT Micro-Electronics Center
2005年7月
VBE=0 VSC=0
E B IB
IE
VBE N+ I1
P I
2
VB
C
N
C
IC
VSC P
I
3
= - R
= - F
I2 C= I3 I3 D= I2
VBE=0 VBC=0
= -SR
= -SF
S
IS
VBC=0 VSC=0
VBE=0 VSC=0
端电流的定义 结电流的定义 结电压的定义
9
HIT Micro-Electronics Center
C(N) E(N+)
等效为寄生电容 E B N P
+
C
N+
B(P)
P+
P-Sub
N–-epi
P+
NPN CJS C(N)
HIT Micro-Electronics Center
2005年7月
来逢昌
6
HMEC
集成电路设计原理
微电子中心
2.1.3 集成NPN晶体管的有源寄生效应 （2）NPN晶体管饱和或反向有源时 VBC>0 VSC<0 寄生PNP晶体管正向有 源导通。
2005年7月
来逢昌
24
HMEC
集成电路设计原理
微电子中心
2.2.2 扩散穿通型超增益管 2.双硼磷扩散结构 普通NPN管 超增益NPN管
E B
N+
C
N+
E B
N+
C
N+
P+
P
N–-epi
P+
P
N–-epi
P+
P-Sub
HIT Micro-Electronics Center
2005年7月 来逢昌 25
+
C
N+
N -epi
P+
N+
2005年7月 来逢昌 15
P-Sub
HIT Micro-Electronics Center
HMEC
集成电路设计原理
微电子中心
2.1.5 集成NPN晶体管常用图形及特点
（3）双基极双集电极形 与双基极条形相比： 集电极串联电阻小 面积大 寄生电容大 B E B C N N P –
HIT Micro-Electronics Center
2005年7月
来逢昌
28
HMEC
集成电路设计原理
微电子中心
2.3.1 横向PNP管的结构和有源寄生效
横向PNP管 正向有源、 反向有源、 饱和三种工 作模式下， 寄生的纵向 PNP对其工 作都有影响。
E(P)
PNP
C(P)
B(N ) P-sub P-sub
rCS
SR IDS
IC C
IB
B
IDC
F IDE
R IDC
rB
IDE
r E IE E
HIT Micro-Electronics Center
2005年7月 来逢昌 12
HMEC
集成电路设计原理
微电子中心
2.1.4 多结晶体管E-M模型 （5）简化模型等效电路（消除有源寄生）
S
CS
rCS IC
HMEC
集成电路设计原理
微电子中心
第二章 集成电路中的元器件 及其寄生效应
元器件是组成集成电路的基本元 素，其结构和性能直接决定着集成电 路的性能。
HIT Micro-Electronics Center
2005年7月
来逢昌
1
HMEC
集成电路设计原理
微电子中心
§2-1 集成电路中的
NPN晶体管
HIT Micro-Electronics Center
CDC CDE F IDE
IB B
IDC
CC CE
C
rB
IDE
R IDC
rE E
HIT Micro-Electronics Center
IE
来逢昌 13
2005年7月
HMEC
集成电路设计原理
微电子中心
2.1.5 集成NPN晶体管常用图形及特点
（1）单基极条形 结构简单、面积小 寄生电容小 电流容量小 基极串联电阻大 集电极串联电阻大
HIT Micro-Electronics Center
2005年7月
P+
P-Sub
来逢昌
E B N P –
+
C
N+
N -epi
P+
P-Sub
HIT Micro-Electronics Center
2005年7月 来逢昌
E(N+) NPN
B(P) PNP S(P) C(N)
E B N P
+
C
N+
N–-epi
HIT Micro-Electronics Center
2005年7月 来逢昌
IES (eVBE/VT-1) ICS (eVBC/VT-1) ISS (eVSC/VT-1)
10
HMEC
集成电路设计原理
微电子中心
2.1.4 多结晶体管E-M模型 （3）直流模型等效电路 S rSS IS
IDS SF IDC
HIT Micro-Electronics Center
2005年7月 来逢昌 18
HMEC
集成电路设பைடு நூலகம்原理
微电子中心
2.1.5 集成NPN晶体管常用图形及特点
（6）梳状
HIT Micro-Electronics Center
2005年7月
来逢昌
19
HMEC
集成电路设计原理
微电子中心
2.1.6 习题
2005年7月
来逢昌
2
HMEC
集成电路设计原理
微电子中心
思考题
1.集成NPN管与分立NPN管有什么不同？ 2.有源寄生效应有何影响？如何减小或 消除？ 3.无源寄生有何影响？ 4.NPN管常用图形各自的特点是什么？
HIT Micro-Electronics Center
2005年7月 来逢昌 3
HMEC
P+
8
HMEC
集成电路设计原理
微电子中心
2.1.4 多结晶体管E-M模型 （1）定义及结电流
I1 11- IES (eVBE/VT-1) A R 0 V /V I2 = - BF 11-C SR ICS (e BC T-1) I3 00- D SF 1 ISS (eVSC/VT-1) I1 A= I2 I2 B= I1
B(P)
E(N+)
NPN PNP
S(P) C(N)
P+
P-Sub
E B N P
+
C
N+
N–-epi
P+
有电流流向衬底， 影响NPN晶体管的正 常工作。
来逢昌 7
HIT Micro-Electronics Center
2005年7月
HMEC
集成电路设计原理
微电子中心
2.1.3 集成NPN晶体管的有源寄生效应
2005年7月
来逢昌
HMEC
集成电路设计原理
E B
微电子中心
2.1.4 多结晶体管E-M模型
（2）直流模型表达式
IE 1 0 0 IB 1 1 0 = IC 0 -1 -1 IS 0 0 1 I1 I2 I3
IB
IE
VBE N+ I1
P I
2
VB
C
N
C
IC
VSC P
I
3
S
IS
1 - R 0 1-F 1-R -SR = -(1- ) -(1- ) F SF SR 0 -SF 1
HMEC
集成电路设计原理
微电子中心
2.2.2 扩散穿通型超增益管
3.超增益管的特点 ①采用圆形发射区 （周界短,受表面态 影响小） ②应用时BC结偏置
E B P+
+ N+ N
C
+ N+ N
限制在0V左右（减
小基区宽度调制的
P P
影响）
HIT Micro-Electronics Center
2005年7月
E
P N P
N P S
C
B
E C B
HIT Micro-Electronics Center
2005年7月
来逢昌
29
HMEC
集成电路设计原理
微电子中心
2.3.2 横向PNP管的电学特性
1.电流增益β 低，改善措施： ①降低e/b ②降低 AEV/AEL ③设n+埋层 ④改善表面态 ⑤减小WbL，加大Wbv *β 大电流特性差 2.击穿电压低，由c-e穿通 电压决定，突变结近似： 2 VPT=qNBWbL /2osi
分别画出单基极条形和双基极
双集电极结构的NPN晶体管的平面
图（版图）和剖面图，并说明埋层
的作用。
HIT Micro-Electronics Center
2005年7月
来逢昌
20
HMEC
集成电路设计原理
微电子中心
§2-2 超增益晶体管
HIT Micro-Electronics Center
2005年7月
VBE=0 VSC=0
E B IB
IE
VBE N+ I1
P I
2
VB
C
N
C
IC
VSC P
I
3
= - R
= - F
I2 C= I3 I3 D= I2
VBE=0 VBC=0
= -SR
= -SF
S
IS
VBC=0 VSC=0
VBE=0 VSC=0
端电流的定义 结电流的定义 结电压的定义
9
HIT Micro-Electronics Center
C(N) E(N+)
等效为寄生电容 E B N P
+
C
N+
B(P)
P+
P-Sub
N–-epi
P+
NPN CJS C(N)
HIT Micro-Electronics Center
2005年7月
来逢昌
6
HMEC
集成电路设计原理
微电子中心
2.1.3 集成NPN晶体管的有源寄生效应 （2）NPN晶体管饱和或反向有源时 VBC>0 VSC<0 寄生PNP晶体管正向有 源导通。
2005年7月
来逢昌
24
HMEC
集成电路设计原理
微电子中心
2.2.2 扩散穿通型超增益管 2.双硼磷扩散结构 普通NPN管 超增益NPN管
E B
N+
C
N+
E B
N+
C
N+
P+
P
N–-epi
P+
P
N–-epi
P+
P-Sub
HIT Micro-Electronics Center
2005年7月 来逢昌 25
+
C
N+
N -epi
P+
N+
2005年7月 来逢昌 15
P-Sub
HIT Micro-Electronics Center
HMEC
集成电路设计原理
微电子中心
2.1.5 集成NPN晶体管常用图形及特点
（3）双基极双集电极形 与双基极条形相比： 集电极串联电阻小 面积大 寄生电容大 B E B C N N P –
HIT Micro-Electronics Center
2005年7月
来逢昌
28
HMEC
集成电路设计原理
微电子中心
2.3.1 横向PNP管的结构和有源寄生效
横向PNP管 正向有源、 反向有源、 饱和三种工 作模式下， 寄生的纵向 PNP对其工 作都有影响。
E(P)
PNP
C(P)
B(N ) P-sub P-sub
rCS
SR IDS
IC C
IB
B
IDC
F IDE
R IDC
rB
IDE
r E IE E
HIT Micro-Electronics Center
2005年7月 来逢昌 12
HMEC
集成电路设计原理
微电子中心
2.1.4 多结晶体管E-M模型 （5）简化模型等效电路（消除有源寄生）
S
CS
rCS IC
HMEC
集成电路设计原理
微电子中心
第二章 集成电路中的元器件 及其寄生效应
元器件是组成集成电路的基本元 素，其结构和性能直接决定着集成电 路的性能。
HIT Micro-Electronics Center
2005年7月
来逢昌
1
HMEC
集成电路设计原理
微电子中心
§2-1 集成电路中的
NPN晶体管
HIT Micro-Electronics Center
CDC CDE F IDE
IB B
IDC
CC CE
C
rB
IDE
R IDC
rE E
HIT Micro-Electronics Center
IE
来逢昌 13
2005年7月
HMEC
集成电路设计原理
微电子中心
2.1.5 集成NPN晶体管常用图形及特点
（1）单基极条形 结构简单、面积小 寄生电容小 电流容量小 基极串联电阻大 集电极串联电阻大
HIT Micro-Electronics Center
2005年7月
P+
P-Sub
来逢昌
E B N P –
+
C
N+
N -epi
P+