SPI时序图详解
SPI总线的特点、工作方式及常见错误解答
SPI总线的特点、工作方式及常见错误解答1. SPI总线简介SPI（serial peripheral interface，串行外围设备接口）总线技术是Motorola公司推出的一种同步串行接口。
它用于CPU与各种外围器件进行全双工、同步串行通讯。
它只需四条线就可以完成MCU与各种外围器件的通讯，这四条线是：串行时钟线（CSK）、主机输入/从机输出数据线（MISO）、主机输出/从机输入数据线（MOS I）、低电平有效从机选择线CS。
当SPI工作时，在移位寄存器中的数据逐位从输出引脚（MOSI）输出（高位在前），同时从输入引脚（MISO）接收的数据逐位移到移位寄存器（高位在前）。
发送一个字节后，从另一个外围器件接收的字节数据进入移位寄存器中。
即完成一个字节数据传输的实质是两个器件寄存器内容的交换。
主SPI的时钟信号（SCK）使传输同步。
其典型系统框图如下图所示。
图1 典型系统框图2.SPI总线的主要特点· 全双工；· 可以当作主机或从机工作；· 提供频率可编程时钟；· 发送结束中断标志；式，其中使用的最为广泛的是SPI0和SPI3方式（实线表示）：· 写冲突保护；.总线竞争保护等。
3.SPI总线工作方式SPI总线有四种工作方图2 SPI0和SPI3方式（实线表示）四种工作方式时序分别为：图3 四种工作方式时序时序详解：CPOL：时钟极性选择，为0时SPI总线空闲为低电平，为1时SPI总线空闲为高电平CPHA：时钟相位选择，为0时在SCK第一个跳变沿采样，为1时在SCK第二个跳变沿采样工作方式1：当CPHA=0、CPOL=0时SPI总线工作在方式1。
MISO引脚上的数据在第一个SPSCK沿跳变之前已经上线了，而为了保证正确传输，MOSI引脚的MSB位必须与SPSCK的第一个边沿同步，在SPI传输过程中，首先将数据上线，然后在同步时钟信号的上升沿时，SPI的接收方捕捉位信号，在时钟信号的一个周期结束时（下降沿），下一位数据信号上线，再重复上述过程，直到一个字节的8位信号传输结束。
bc1.2充电协议时序图
竭诚为您提供优质文档/双击可除bc1.2充电协议时序图篇一：spi总线协议及spi时序图详解spi总线协议及spi时序图详解spi是一个环形总线结构，由ss(cs)、sck、sdi、sdo 构成，其时序其实很简单，主要是在sck的控制下，两个双向移位寄存器进行数据交换。
下面为一种情况例举：上升沿发送、下降沿接收、高位先发送。
上升沿到来的时候，sdo上的电平将被发送到从设备的寄存器中。
下降沿到来的时候，sdi上的电平将被接收到主设备的寄存器中。
假设主机和从机初始化就绪：并且主机的sbuff=0xaa(10101010)，从机的sbuff=0x55(01010101)，下面将分步对spi的8个时钟周期的数据情况演示一遍(假设上升沿发送数据)。
--------------------------------------------------- 脉冲主机sbuff从机sbuffsdisdo---------------------------------------------------000-0101010100101010100---------------------------------------------------10--10101010x101010110111--0010101001010101101---------------------------------------------------20--11010100x010*******21--0101010010101011010---------------------------------------------------30--10101001x101011010131--0010100101010110101---------------------------------------------------40--11010010x010*******41--0101001010101101010---------------------------------------------------50--10100101x101101010151--0010010101011010101---------------------------------------------------60--11001010x011010101061--0100101010110101010---------------------------------------------------70--10010101x110101010171--0001010101101010101--------------------------------------------------- 80--10101010x101010101081--0010101011010101010这样就完成了两个寄存器8位的交换，上面的0--1表示上升沿、1--0表示下降沿，sdi、sdo相对于主机而言的。
SPI时序流程图
SPI 时序流程图 主程序入口（MainP） 写允许命令 （WrenP） 写禁止命令 （WrdiP） 写字节（WrbtP）
CS=1;SO=1 SCK=0;SI=0
SCK=0 CS=0
SCK=0 CS=0
WRBYTE=AddressL
C=1 N
Y
Lcall WriteP
Lcall WriteP SI=0
SI=1
WRBYTE=Byte_Data0
Lcall ReadP SCK=1 CL=CL-1
Lcall WriteP
Lcall ReadP
WRBYTE=Byte_Data1
Lcall ReadP
N CL=0 读字节程序(ReadP) (出口参数：AL)
读页面（RdpgP）
写字节程序(WriteP) (入口参数：AL)
SCK=0 CS=0
SCK=0 CS=0
CL <= 0x08
WRBYTE=02H addressH
WRBYTE=03H addressH SCK=0 C<=AL(msb…lsb)<=0
Lcall WriteP
Lcall WriteP
WRBYTE=AddressL
SCK=0 CS=1
Lcall RdsrP Y WRBYTE.0=0
N AL.0=0
AL.0=1
Lcall Wip_Poll CL=CL-1 AL=AL-1 RET N N AL=0 Y RET RET N CL=0 Y
Lcall WriteP
Lcall WriteP
Lcall WriteP
LPC2103 SPI硬件端口模式时序图
LPC2103 SPI 端口模式时序图详解
方式一方式一：：CPOL=0 CPHA=1 （下降沿驱动下降沿驱动，，上升沿采样上升沿采样））
主机在第一个SCLK 下降沿将数据发送到MOSI ，主机在下降沿输出数据至MOSI ，主机在上升沿采样MISO ；
从机在第一个SCLK 下降沿将数据发送到MISO ，从机在下降沿输出数据至MISO ，从机在上升沿采样MOSI ；
方式二方式二：：CPOL=0 CPHA=0 （上升沿驱动上升沿驱动，，下降下降沿采样沿采样沿采样））
主机在第一个SCLK 下降沿之前将数据发送到MOSI ，主机在上升沿输出数据至MOSI ，主机在下降沿采样MISO ；
从机在第一个SCLK 下降沿之前将数据发送到MISO ，从机在上升沿输出数据至MISO ，从机在下降沿采样MOSI ；
方式三方式三：：CPOL=1 CPHA=0 （下降沿驱动下降沿驱动，，上升沿采样上升沿采样））
主机在第一个SCLK 上升沿之前将数据发送到MOSI ，主机在下降沿输出数据至MOSI ，主机在上升沿采样MISO ；
从机在第一个SCLK 上升沿之前将数据发送到MISO ，从机在下降沿输出数据至MISO ，从机在上升沿采样MOSI ；
方式四方式四：：CPOL=1 CPHA=1（上升沿驱动上升沿驱动，，下降沿采样下降沿采样））
主机在第一个SCLK 上升沿将数据发送到MOSI ，主机在上升沿输出数据至MOSI ，主机在下降沿采样MISO ；
从机在第一个SCLK 上升沿将数据发送到MISO ，从机在上升沿输出数据至MISO ，从机在下降沿采样MOSI ；。
SPI时序图详解
SPI时序图详解SPI接口有四种不同的数据传输时序，取决于CPOL和CPHL这两位的组合。
图1中表现了这四种时序，时序与CPOL、CPHL的关系也可以从图中看出。
图1CPOL是用来决定SCK时钟信号空闲时的电平，CPOL＝0，空闲电平为低电平，CPOL＝1时，空闲电平为高电平。
CPHA是用来决定采样时刻的，CPHA=0，在每个周期的第一个时钟沿采样，CPHA＝1，在每个周期的第二个时钟沿采样。
由于我使用的器件工作在模式0这种时序（CPOL＝0，CPHA＝0），所以将图1简化为图2，只关注模式0的时序。
图2我们来关注SCK的第一个时钟周期，在时钟的前沿采样数据（上升沿，第一个时钟沿），在时钟的后沿输出数据（下降沿，第二个时钟沿）。
首先来看主器件，主器件的输出口（MOSI）输出的数据bit1，在时钟的前沿被从器件采样，那主器件是在何时刻输出bit1的呢？bit1的输出时刻实际上在SCK信号有效以前，比SCK的上升沿还要早半个时钟周期。
bit1的输出时刻与SSEL 信号没有关系。
再来看从器件，主器件的输入口MISO同样是在时钟的前沿采样从器件输出的bit1的，那从器件又是在何时刻输出bit1的呢。
从器件是在SSEL信号有效后，立即输出bit1，尽管此时SCK信号还没有起效。
关于上面的主器件和从器件输出bit1位的时刻，可以从图3、4中得到验证。
图3注意图3中，CS信号有效后（低电平有效，注意CS下降沿后发生的情况），故意用延时程序延时了一段时间，之后再向数据寄存器写入了要发送的数据，来观察主器件输出bit1的情况（MOSI）。
可以看出，bit1（值为1）是在SCK信号有效之前的半个时钟周期的时刻开始输出的（与CS信号无关），到了SCK的第一个时钟周期的上升沿正好被从器件采样。
图4图4中，注意看CS和MISO信号。
我们可以看出，CS信号有效后，从器件立刻输出了bit1（值为1）。
通常我们进行的spi操作都是16位的。
spi工作模式
spi工作模式SPI（Serial Peripheral Interface）是一种同步串行数据总线，它是一种简单而高效的通信协议，常用于连接微控制器和外部设备，如传感器、存储器、显示屏等。
SPI工作模式是一种全双工的通信模式，它通过四根线进行通信，包括时钟线（SCLK）、数据输入线（MISO）、数据输出线（MOSI）和片选线（SS）。
SPI工作模式的时序图如下所示：在SPI通信中，主设备负责产生时钟信号，并通过片选线选择从设备。
主设备通过MOSI线发送数据给从设备，在同一时钟周期内，从设备也通过MISO线返回数据给主设备。
因此，SPI是一种全双工的通信方式，能够实现双向数据传输。
SPI通信的速度取决于时钟频率和数据传输的位数。
在SPI工作模式中，时钟信号的频率是可调的，可以根据实际需求进行设置。
一般来说，SPI的时钟频率可以达到几十MHz甚至上百MHz，因此具有较高的数据传输速度。
SPI通信的片选线（SS）用于选择从设备。
在多个从设备的情况下，主设备可以通过片选线选择要和其通信的从设备，其他从设备则处于非选中状态。
这样就可以实现多个从设备和一个主设备之间的通信，提高了系统的灵活性和可扩展性。
SPI通信具有较低的硬件成本，因为它只需要四根线就可以实现双向数据传输。
这使得SPI在嵌入式系统中得到广泛应用，例如单片机和外围设备之间的通信、传感器和控制器之间的数据传输等。
总的来说，SPI工作模式是一种简单而高效的通信方式，具有较高的数据传输速度和较低的硬件成本。
它在嵌入式系统中得到了广泛的应用，为微控制器和外部设备之间的通信提供了一种可靠的解决方案。
希望本文对SPI工作模式有所了解，并能在实际应用中发挥作用。
SPI接口扫盲SPI定义SPI时序（CPHACPOL）
SPI接⼝扫盲SPI定义SPI时序（CPHACPOL）SPI接⼝扫盲douqingl@为何要写这篇⽂档？百度上找出来的SPI接⼝中⽂描述都说的太过简略，没有⼀篇⽂档能够详尽的将SPI介绍清楚的。
wikipedia英⽂版[注释1]中，SPI接⼝介绍的很好，但是毕竟是英⽂版，读起来终究不如母语舒服，所以我结合⾃⼰的⼯作经验，对其进⾏了汉化、整理。
个⼈SPI接⼝相关经验：1. 参与过国产某芯⽚SPI接⼝样品验证、SPI接⼝服务DEMO开发（C语⾔）。
2. 使⽤国产某芯⽚GPIO接⼝模拟SPI接⼝（C语⾔）。
3. 使⽤STM32芯⽚的SPI MASTER/SLAVE（C语⾔）。
SPI接⼝是什么？SPI ( Serial Peripheral Interface，串⾏外设接⼝）是⼀种同步、串⾏通讯接⼝规格，常⽤于短距离通讯，主要是在嵌⼊式系统中。
此接⼝由Mototola公司推出，已成为⼀种事实标准（没有统⼀的协议规范，但是基于其⼴泛的使⽤，根据实际使⽤中⼤家通⽤的习惯形成了⼀个类似⾏规的标准）。
SPI典型的应⽤场景包括SD卡（SD接⼝中包含SPI接⼝）和液晶显⽰。
SPI是⼀种⾼速的，全双⼯，同步的通信总线。
分为主（master）、从（slave）两种模式，⼀个SPI通讯系统需要包含⼀个（且只能是⼀个）maser（主设备），⼀个或多个slave（从设备）。
SPI接⼝的读写操作，都是由master发起。
当存在多个从设备时，通过各⾃的⽚选（slave select）信号进⾏管理。
硬件开发⼈员设计、提供的SPI接⼝，其实只是⼀个数据读写通道，具体读写数据所代表的意义需要在应⽤中定义。
不像SD接⼝那样，对于命令有着明确详细的定义。
SPI接⼝都包含哪些IO线？除了供电、接地两个模拟连接以外，SPI总线定义四组数字信号：- 接⼝时钟SCLK（Serial Clock，也叫SCK、CLK），master输出⾄slave的通讯时钟。
spi时序图怎么看？spi时序图详解分析
spi时序图怎么看？spi时序图详解分析https:///is/ecFhoa5/我做产品的时候，最怕就是做IIC和SPI的通信。
这两种协议时序哪怕是延时时间有误差，都有可能导致通信不上。
出现问题的时候，如果没设备也很难排查问题到底出在哪⾥。
有时候这个产品写好的时序程序，换⼀个单⽚机⽤同⼀个程序移植过去就不⾏了。
⽽且很多公司都没有设备可以调试这些协议，⼤多数时候都是完全靠蒙。
今天就拿新⼿⽐较头痛的SPI来进⾏时序图的分析和讲解，看不懂你打我！我记得第⼀次SPI通讯的时候，完全是照抄⽹络上的程序，因为芯⽚⼿册的时序图看起来太可怕了，根本看不懂。
后⾯各种模拟时序写多了，才有了经验，然后⽤经验去理解数据⼿册以及⽹络上的教程。
很多新⼿看各种数据⼿册和教程被吓到了，其实很多时候不是你的问题，⽽是数据⼿册和教程写得太学术化了。
举个例⼦，就像SPI协议⽤CPOL和CPHA真值表来选择不同的模式。
因为在很多SPI接⼝芯⽚的数据⼿册根本没提CPOL和CPHA这两个东西，那要怎么知道芯⽚的通讯模式？其实是要我们⾃⼰根据芯⽚⼿册的时序图去分析模式的，⽽不会直接告诉你是⽤的哪个模式。
所以在看时序之前，我们先要了解CPOL和CPHA到底有啥区别。
CPHA是⽤来控制数据是在第⼀个跳变沿还是第⼆个跳变沿采集的。
通过上图可以看到：CPHA=0的时候，数据是在第⼀个跳变沿的时候就会被采集。
CPHA=1的时候，数据是在第⼆个跳变沿的时候才会被采集。
那问题来了，到底是上升沿还是下降沿采集？这个就由CPOL来决定了：CPOL=0的时候是上升沿采集。
CPOL=1的时候是下降沿采集。
除此以外，CPOL还决定了我们时钟线SCLK空闲时的状态。
除此以外，CPOL还决定了我们时钟线SCLK空闲时的状态。
CPOL=0的时候表⽰SCLK在空闲时为低电平。
CPOL=1的时候表⽰SCLK在空闲时为⾼电平。
Ok，明⽩了这个，我们再分析4种模式的时序图。
1. 模式0(CPOL=0 CPOL=0)CPOL = 0：时钟线空闲时是低电平，第1个跳变沿是上升沿，第2个跳变沿是下降沿CPHA = 0：数据在第1个跳变沿（上升沿）采样时序图如下：2.模式1(CPOL=0 CPOL=1)CPOL = 0：空闲时是低电平，第1个跳变沿是上升沿，第2个跳变沿是下降沿CPHA = 1：数据在第2个跳变沿（下降沿）采样时序图如下：3.模式2(CPOL=1 CPOL=0)CPOL = 1：空闲时是⾼电平，第1个跳变沿是下降沿，第2个跳变沿是上升沿CPHA = 0：数据在第1个跳变沿（下降沿）采样时序图如下：4.模式3(CPOL=1 CPOL=1)CPOL = 1：空闲时是⾼电平，第1个跳变沿是下降沿，第2个跳变沿是上升沿CPHA = 1：数据在第2个跳变沿（上升沿）采样时序图如下：这样看是不是对4种模式的区别⽐较清晰了？下⾯，我们再拿OLED的驱动芯⽚SSD1306的时序图来作为实战讲解。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
SPI总线协议及SPI时序图详解SPI是英语Serial Peripheral Interface的缩写，顾名思义就是串行外围设备接口。
SPI是一种高速的、全双工、同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越来越多的芯片集成了这种通信协议。
SPI是一个环形总线结构，由ss(cs)、sck、sdi、sdo构成，其时序其实很简单，主要是在sck的控制下，两个双向移位寄存器进行数据交换。
上升沿发送、下降沿接收、高位先发送。
上升沿到来的时候，sdo上的电平将被发送到从设备的寄存器中。
下降沿到来的时候，sdi上的电平将被接收到主设备的寄存器中。
假设主机和从机初始化就绪：并且主机的sbuff=0xaa (10101010)，从机的sbuff=0x55 (01010101)，下面将分步对spi的8个时钟周期的数据情况演示一遍(假设上升沿发送数据)。
---------------------------------------------------脉冲主机sbuff 从机sbuff sdi sdo---------------------------------------------------0 00-0 10101010 01010101 0 0---------------------------------------------------1 0--1 0101010x 10101011 0 11 1--0 01010100 10101011 0 1---------------------------------------------------2 0--1 1010100x 01010110 1 02 1--0 10101001 01010110 1 0---------------------------------------------------3 0--1 0101001x 10101101 0 13 1--0 01010010 10101101 0 1---------------------------------------------------4 0--1 1010010x 01011010 1 04 1--0 10100101 01011010 1 0---------------------------------------------------5 0--1 0100101x 10110101 0 15 1--0 01001010 10110101 0 1---------------------------------------------------6 0--1 1001010x 01101010 1 06 1--0 10010101 01101010 1 0---------------------------------------------------7 0--1 0010101x 11010101 0 17 1--0 00101010 11010101 0 1---------------------------------------------------8 0--1 0101010x 10101010 1 08 1--0 01010101 10101010 1 0---------------------------------------------------这样就完成了两个寄存器8位的交换，上面的0--1表示上升沿、1--0表示下降沿，sdi、 sdo相对于主机而言的。
根据以上分析，一个完整的传送周期是16位，即两个字节。
因为主机首先要发送命令给从机，然后从机根据主机的指令准备数据，所以主机在下一个8位时钟周期才把数据读回来。
SPI总线是Motorola公司推出的三线同步接口，同步串行3线方式进行通信:一条时钟线SCK，一条数据输入线MOSI，一条数据输出线MISO;用于 CPU与各种外围器件进行全双工、同步串行通讯。
SPI主要特点有:可以同时发出和接收串行数据;可以当作主机或从机工作;提供频率可编程时钟;发送结束中断标志;写冲突保护;总线竞争保护等。
SPI总线有四种工作方式(SP0, SP1, SP2, SP3)，其中使用的最为广泛的是SPI0和SPI3方式。
SPI模块为了和外设进行数据交换，根据外设工作要求，其输出串行同步时钟极性和相位可以进行配置，时钟极性(CPOL)对传输协议没有重大的影响。
如果CPOL=0，串行同步时钟的空闲状态为低电平；如果CPOL=1，串行同步时钟的空闲状态为高电平。
时钟相位(CPHA)能够配置用于选择两种不同的传输协议之一进行数据传输。
如果 CPHA=0，在串行同步时钟的第一个跳变沿(上升或下降)数据被采样；如果CPHA=1，在串行同步时钟的第二个跳变沿(上升或下降)数据被采样。
SPI主模块和与之通信的外设音时钟相位和极性应该一致。
SPI时序图详解-SPI接口在模式0下输出第一位数据的时刻SPI接口有四种不同的数据传输时序，取决于CPOL和CPHL这两位的组合。
图1中表现了这四种时序，时序与CPOL、CPHL的关系也可以从图中看出。
图1CPOL是用来决定SCK时钟信号空闲时的电平，CPOL＝0，空闲电平为低电平，CPOL ＝1时，空闲电平为高电平。
CPHA是用来决定采样时刻的，CPHA=0，在每个周期的第一个时钟沿采样，CPHA＝1，在每个周期的第二个时钟沿采样。
由于我使用的器件工作在模式0这种时序（CPOL＝0，CPHA＝0），所以将图1简化为图2，只关注模式0的时序。
图2我们来关注SCK的第一个时钟周期，在时钟的前沿（上升沿，第一个时钟沿）采样数据，在时钟的后沿（下降沿，第二个时钟沿）输出数据。
首先来看主器件，主器件的输出口（MOSI）输出的数据bit1，在时钟的前沿被从器件采样，那主器件是在何时刻输出bit1的呢？bit1的输出时刻实际上在SCK信号有效以前，比 SCK的上升沿还要早半个时钟周期。
bit1的输出时刻与SSEL信号没有关系。
再来看从器件，主器件的输入口MISO同样是在时钟的前沿采样从器件输出的bit1的，那从器件又是在何时刻输出bit1的呢？从器件是在SSEL信号有效后，立即输出bit1，尽管此时SCK信号还没有起效。
关于上面的主器件和从器件输出bit1位的时刻，可以从图3、4中得到验证。
图3注意图3中，CS信号有效后（低电平有效，注意CS下降沿后发生的情况），故意用延时程序延时了一段时间，之后再向数据寄存器写入了要发送的数据，来观察主器件输出bit1的情况（MOSI）。
可以看出，bit1（值为1）是在SCK信号有效之前的半个时钟周期的时刻开始输出的（与CS信号无关），到了SCK的第一个时钟周期的上升沿正好被从器件采样。
图4图4中，注意看CS和MISO信号。
我们可以看出，CS信号有效后，从器件立刻输出了bit1（值为1）。
通常我们进行的SPI操作都是16位的。
图5记录了第一个字节和第二个字节间的相互衔接的过程。
第一个字节的最后一位在SCK的上升沿被采样，随后的SCK下降沿，从器件就输出了第二个字节的第一位。
图5SPI总线协议介绍（接口定义,传输时序）一、技术性能SPI接口是Motorola 首先提出的全双工三线同步串行外围接口，采用主从模式（Master Slave）架构；支持多slave模式应用，一般仅支持单Master。
时钟由Master控制，在时钟移位脉冲下，数据按位传输，高位在前，低位在后（MSB first）；SPI接口有2根单向数据线，为全双工通信，目前应用中的数据速率可达几Mbps的水平。
-------------------------------------------------------二、接口定义SPI接口共有4根信号线，分别是：设备选择线、时钟线、串行输出数据线、串行输入数据线。
（1）MOSI：主器件数据输出，从器件数据输入（2）MISO：主器件数据输入，从器件数据输出（3）SCLK ：时钟信号，由主器件产生（4）/SS：从器件使能信号，由主器件控制-------------------------------------------------------三、内部结构-------------------------------------------------------四、传输时序SPI接口在内部硬件实际上是两个简单的移位寄存器,传输的数据为8位，在主器件产生的从器件使能信号和移位脉冲下，按位传输，高位在前，低位在后。
如下图所示，在SCLK的下降沿上数据改变，上升沿一位数据被存入移位寄存器。
SPI接口没有指定的流控制，没有应答机制确认是否接收到数据。
SPI接口时钟配置在主设备这边配置SPI接口时钟的时候一定要弄清楚从设备的时钟要求，因为主设备这边的时钟极性和相位都是以从设备为基准的。
因此在时钟极性的配置上一定要搞清楚从设备是在时钟的上升沿还是下降沿接收数据，是在时钟的下降沿还是上升沿输出数据。
但要注意的是，由于主设备的SDO连接从设备的SDI，从设备的SDO连接主设备的SDI，从设备SDI接收的数据是主设备的SDO发送过来的，主设备SDI接收的数据是从设备SDO发送过来的，所以主设备这边SPI时钟极性的配置（即SDO的配置）跟从设备的SDI接收数据的极性是相反的，跟从设备SDO发送数据的极性是相同的。
下面这段话是Sychip Wlan8100 Module Spec上说的，充分说明了时钟极性是如何配置的：The 81xx module will always input data bits at the rising edge of the clock, and the host will always output data bits on the falling edge of the clock.意思是：主设备在时钟的下降沿发送数据，从设备在时钟的上升沿接收数据。
因此主设备这边SPI时钟极性应该配置为下降沿有效。
又如，下面这段话是摘自LCD Driver IC SSD1289：SDI is shifted into 8-bit shift register on every rising edge of SCK in the order of data bit 7, data bit 6 …… data bit 0.意思是：从设备SSD1289在时钟的上升沿接收数据，而且是按照从高位到低位的顺序接收数据的。