(完整版)基于VHDL毕业设计论文
基于VHDL的红外遥控编译码器毕业论文.
目录1 前言 (1)1.1 红外遥控编译码器的现状和发展趋势 (2)1.2 本设计的特点 (2)1.3本论文的设计任务及结构 (3)1.4 本章小结 (4)2 系统的软件设计 (5)2.1 VHDL语言的介绍 (5)2.2 VHDL语言的优点 (6)2.3 函数的流程 (7)2.4本章小结 (9)3 红外遥控控制原理 (10)3.1 红外 (10)3.2红外遥控原理 (10)3.3红外发送系统的基本组成 (12)3.4 红外接收电路的设计 (13)3.5 本章小结 (14)4 编码与译码 (15)4.1 红外遥控的编码发送 (15)4.2译码器的基本原理 (17)4.3 硬件解码与软件解码的比较 (18)4.4 本章小结 (19)5 系统的硬件设计 (20)5.1 硬件的功能描述 (20)5.2 发送控制的设计 (20)5.3 接收控制的设计 (21)5.4 仿真分析 (21)5.5本章小结 (22)6 总结 (23)参考文献 (24)致谢 (25)附录 (26)1前言目前市面上的编译码器多种多样，而其主要用于家电设备及一些电子产品当中，而红外遥控编译码器也是极其常见的，然而技术和经济的发展使得数字化趋势越来越强烈，很多时候已经不能满足用户要求。
红外遥控编译码器就是在普通编译码器的基础上，应市场需求而产生的，它能控制不同种类的设备，并且操作方便，深受顾客的欢迎，这也决定了红外遥控编译码器具有广阔的应用前景[9]。
红外遥控由于其发射和接收方便、结构简单、成本低、可靠性较高, 因而早已在家用电器中得到广泛应用。
目前在智能仪器和工业控制系统中的应用也越来越广泛。
红外遥控本质属于红外信息传输的一种应用形式。
红外传输大体分为数据的传输和控制信息(指令) 的传输二类。
数据的传输一般来说传输的信息量会较大, 因此一般会要求有较高的传输速度, 对于可靠性的要求则针对数据的具体应用而异, 在计算机、PDA 等设备上采用的IRDA 界面就是这种应用的典型代表。
基于VHDL的频率计设计本科毕业设计
JIU JIANG UNIVERSITY毕业论文（设计）题目基于VHDL的频率计设计英文题目 The frequency meter based on VHDL design 院系电子工程学院专业电子信息工程九江学院学士学位论文摘要数字频率计是直接用十进制数字来显示被测信号频率的一种测量装置。
它不仅可以测量正弦波、方波、三角波、尖脉冲信号，而且还可以测量它们的周期。
经过改装，可以测量脉冲宽度，做成数字式脉宽测量仪；在电路中增加传感器，还可以做成数字脉搏仪、计价器等。
因此数字频率计在测量物理量方面应用广泛。
本设计用VHDL在CPLD器件上实现数字频率计测频系统，能够用十进制数码显示被测信号的频率，而且还能对其他多种物理量进行测量。
具有体积小、可靠性高、功耗低的特点。
采用VDHL编程设计实现的数字频率计，除被测信号的整形部分、键输入部分和数码显示部分以外，其余全部在一片FPGA芯片上实现，整个系统非常精简，而且具有灵活的现场可更改性。
关键字：VHDL语言；频率计；FPGA基于VHDL的频率计设计The frequency meter based on VHDL designAbstractDigital frequency meter is directly with a decimal number to display the measured signal frequency of a measuring device. It not only can measure the sine wave, square wave, triangle wave, pulse signal, but also can measure their cycle. Modified, and can measure pulse width, into a digital pulse width measuring instrument; Add the sensors in the circuit, but also can be made into digital pulse apparatus, meter, etc. So the digital frequency meter has been widely applied in measuring physical quantities. This design with VHDL on the CPLD device to realize digital frequency meter frequency measurement and control system, can use decimal digital display measured signal frequency, but also to measure a variety of other physical quantities. With the characteristics of small volume, high reliability, low power consumption. VDHL programming design was adopted to realize digital frequency meter, in addition to the measured signal of the plastic part and digital display, key input parts, all on a FPGA chip, the whole system is very compact, and with flexible field is modified.Key Words：VHDL language; Frequency meter; FPGA九江学院学士学位论文目录摘要 (I)The frequency meter based on VHDL design (II)Abstract (II)第一章绪论 (1)1．1课题的研究背景 (1)1．2频率计发展现状 (1)第2章数字频率计的要求 (3)2.1 主要技术指标 (3)2.2 课题的研究内容 (3)第3章数字频率计的方案设计 (4)3.1 基本原理 (4)3.1．1 频率计测量频率的设计原理 (4)3.1.2频率计测量频率的原理图 (4)3.2 设计流程图 (5)第4章数字频率计各模块功能介绍 (6)4.1频率控制模块的VHDL语言源程序 (6)4.1.1 频率控制模块的程序如下： (6)4.1.2 频率控制模块CNT12 (7)4.2十进制加法计数器CNT10的VHDL语言源程序 (7)4.2.1 十进制计数器的程序 (7)4.2.2 十进制计数器的顶层设计 (9)4.3系统模块的VHDL语言源程序 (9)4.3.1系统模块的设计 (9)4.3.2 系统模块的程序 (9)4.4 锁存器LOCK的VHDL语言源程序 (13)4.4.1 锁存器LOCK的程序 (13)4.4.2 锁存器LOCK顶层设计图 (14)4.5 译码模块DECODER的VHDL语言源程序 (15)4.5.1 译码模块DECODER的程序 (15)4.6四选一选择器MUX41的VHDL语言源程序 (16)4.6.1 MUX41程序 (16)4.7 四进制计数器CNT4的VHDL语言源程序 (17)基于VHDL的频率计设计4.7.1 四进制计数器CNT4的程序 (17)4.7.2 四进制计数器CNT4 (17)4.8 250分频器的VHDL语言源程序 (18)4.8.1 250分频器的程序 (18)4.8.2 250分频器 (18)九江学院学士学位论文第一章绪论在科技高度发展的今天，集成电路和计算机应用得到了高速发展。
基于VHDL的数字频率计设计
XXXXXXX学院学生毕业设计（论文）报告系别：电子与电气工程学院专业：电子信息工程技术班号：学生姓名：学生学号：设计（论文）题目：基于VHDL的数字频率计设计指导教师：设计地点：XXXXXXX学院起迄日期：20XX.9.1~20XX.10.31毕业设计（论文）任务书专业电子信息工程技术班级姓名一、课题名称：基于VHDL的数字频率计设计二、主要技术指标：1. 频率范围为：1Hz~50MHz。
2. 结果用数码管十进制显示。
3. 输入信号电压幅度为50mV～5V。
三、工作内容和要求：1. 构建大体的设计方案，并了解其内容。
2. 构建出大体的顶层原理设计框图。
3. 对底层的每个电路模块的设计，并通过软件MAX+PLUS2完成程序的编写通过。
4. 对整个原理框图进行编译并通过。
5. 对整个仿真图编译通过。
四、主要参考文献：[1] 陈必群. EDA技术与项目训练[M] ，常州：常州信息职业技术学院，2009年.[2] 王凤英. 基于FPGA的数字频率计设计与仿真[J].科技资讯,，2008，15（8）：1—10[3] 谭会生,张昌凡.EDA技术及应用.西安[M]：电子科技大学出版社,2001年[4] 张凯,林伟.VHDL实例剖析[M].北京：国防工业出版社,2004年[5] 刘玉良，李玲玉，邓勇全.吉林：用EDA方法设计数字系统的灵活性[D]，2002年[6] 宋万杰等.CPLD技术及其应用.[M].西安：西安电子科技大学出版社，2000年.学生（签名）年月日指导教师（签名）年月日教研室主任（签名）年月日系主任（签名）年月日毕业设计（论文）开题报告基于VHDL的数字频率计设计目录摘要Abstract第1章前言 (1)第2章数字频率计的要求 (2)2.1 主要技术指标 (2)2.2 工作内容和要求 (2)第3章数字频率计的方案设计.............................. (3)3.1 基本原理 (3)3.1.1 频率计测量频率的设计原理 (3)3.1.2 频率计测量频率的原理图 (3)3.2 设计流程图 (3)第4章数字频率计各模块功能介绍 (4)4.1 频率控制模块的VHDL语言源程序 (4)4.1.1 频率控制模块的程序 (4)4.2 十进制加法计数器CNT10的VHDL语言源程序 (5)4.2.1 十进制计数器的程序 (5)4.2.2 十进制计数器的顶层设计 (6)4.3系统模块的VHDL语言源程序 (7)4.3.1系统模块的设计 (7)4.3.2 系统模块的程序 (7)4.4 锁存器LOCK的VHDL语言源程序 (10)4.4.1 锁存器LOCK的程序 (10)4.5 译码模块DECODER的VHDL语言源程序 (11)4.5.1 译码模块DECODER的程序 (11)4.6四选一选择器MUX41的VHDL语言源程序 (12)4.6.1 MUX41程序 (12)4.7 四进制计数器CNT4的VHDL语言源程序 (13)4.7.1 四进制计数器CNT4的程序 (13)4.8 250分频器的VHDL语言源程序 (14)4.8.1 250分频器的程序 (14)第5章数字频率计仿真图 (15)5.1 频率控制模块仿真波形图 (15)5.2 十进制计数器模块仿真波形图 (15)5.3 锁存模块仿真波形图 (15)5.4 译码模块波形仿真图 (16)5.5 四选一选择器MUX41的仿真图 (16)5.6 四进制计数器CNT4的仿真图 (16)5.7 250分频器的仿真图 (17)第6章频率计顶层原理图的输入 (18)第7章下载测试 (19)第8章结束语 (20)参考文献答谢辞数字频率计是直接用十进制数字来显示被测信号频率的一种测量装置。
基于VHDL的等精度频率计设计—毕业设计论文
摘要基于传统测频原理的频率计的测量精度将随被测信号频率的下降而降低，在实用中有较大的局限性，本设计采用单片机AT89C51作为主要的控制单元，用来完成电路的信号测试控制、数据运算处理、键盘扫描和控制数码管显示等功能，待测信号经过LM358放大后又经过74HC14形成系统需要的矩形波，然后送入复杂可编程逻辑器件（CPLD），最后由可编程逻辑器件CPLD进行各种时序控制及计数测频功能，并用8位8段LED进行显示。
关键词单片机可编程逻辑器件频率计AbstractBased on the traditional principle of measuring the frequency of the frequency of measurement accuracy will be tested with thefrequency and reduce the decline in the more practical limitations.SCM AT89C51 use this design as the main control unit, the signals used to complete the circuit test control, data processing, keyboard scanning and digital control of the show, and other functions, under test signal LM358 Larger then after a 74 HC14 system needs Rectangular waves, and then into the complex programmable logic devices (CPLD), programmable logic devices by the end CPLD various control and timing count frequency measurement functions, and with eight 8 of the LED display.Keywords： SCMC CPLD Cymometer目录1 引言 (1)1.1课题分析 (1)1.2等精度频率计在国内外发展概况 (1)1.3M AX+P LUS II简介及VHDL语言简介 (3)1.4课题要求 (6)2 等精度频率计的方案选择及原理分析 (7)2.1等精度频率计测频原理 (7)2.2系统原理框图 (9)2.3周期测量 (9)2.4脉冲宽度测量 (10)2.5周期脉冲信号占空比的测量 (10)3 等精度频率计硬件设计 (11)3.1键盘控制模块 (11)3.2显示模块 (12)3.3主控模块 (13)3.4信号输入放大和整形模块 (16)3.5音频输出电路 (17)3.6CPLD功能模块描述 (18)4 等精度频率计软件设计方案 (19)4.1VHDL语言 (19)4.2VHDL软件设计方案 (21)4.3所需VHDL文件及波形仿真结果 (22)4.4单片机的汇编语言编程 (24)5 电路系统调试 (28)6 结论 (29)致谢 (33)附录一：元器件清单 (34)附录二：程序清单 (36)附录三：原理图 (36)1 引言1.1 课题分析在现代电子系统中,数字系统所占的比例越来越大。
基于VHDL的电子密码锁的设计论文
摘要FPGA/VHDL是近几年集成电路中发展最快的产品。
由于FPGA性能的高速发展以及设计人员自身能力的提高，可编程逻辑器件供应商将进一步扩大可编程芯片的领地，将复杂的专用芯片挤向高端和超复杂应用。
据IC Insights的数据显示，FPGA市场从1999年的29亿美元增长到去年的56亿美元，几乎翻了一番。
Matas预计这种高速增长局面以后很难出现，但可编程逻辑器件依然是集成电路中最具活力和前途的产业。
本文介绍的VHDL密码锁应具有如下功能：密码预先存入寄存器中，开锁时，输入密码存入另一寄存器中，当按下“确定”键时，启动比较器，比较两个寄存器中的内容，当结果相同时开锁;当结果不同时不开锁。
用户需要修改密码时，先开锁，再按“设定密码”，清除预先存入的密码，通过键盘输入新的2位十进制码，按“确定”完成。
关键词：VHDL，密码锁，矩阵目录摘要 (1)目录 (3)一、设计要求 (5)二电路组成 (5)三功能电路的设计 (7)1、总体设计框图 (7)2、键盘接口电路 (7)3．时序产生电路 (10)4．键盘扫描电路 (12)5．键盘消抖电路 (15)6．键盘译码电路 (19)7．按键存储电路 (26)（1）SISO—串行输入/串行输出 (26)（2）SIPO--串行输入/并行输出 (28)（3）PISO--并行输入/串行输出 (30)（4）PIPO--并行输入/并行输出 (32)8．密码设置和比较模块 (34)9．电锁控制电路设计 (36)（1）数字按键输入部分 (37)（2）功能键输入部分 (37)（3）三种工作模式 (38)附件1：程序清单 (39)一、设计要求设计一个简单的数字电子密码锁，密码为6位。
功能1、密码输入：每按下一个键，要求在数码管上显示，并依次左移；2、密码清除：清除密码输入，并将输入置为”000000”；3、密码修改：将当前输入设为新的密码；4、上锁和开锁。
二电路组成为达到以上功能，可将电子密码锁分为以下几个模块：1、键盘接口电路键盘矩阵、键盘扫描、键盘消抖、键盘译码及按键存储。
VHDL实验报告与代码毕业设计(论文)
实验一. 分频器设计一．实验目的1.熟悉QUARTUSII 软件的使用2.熟悉PLD设计流程3. 学习分频器的设计二．实验内容设计一个最大分频为225的分频器，将50MHz时钟作为输入三．实验框图四．管脚设定CLOCK_50 PIN_N2LEDR[0] PIN_AE23五．实验代码LIBRARY ieee;USE ieee.std_logic_1164.all;USE ieee.std_logic_UNSIGNED.all;ENTITY clk1 ISPORT(clk:IN STD_LOGIC;DIGIT:OUT STD_LOGIC);END clk1;ARCHITECTURE clk1 OF clk1 ISBEGINCOUNT: PROCESS(clk)V ARIABLE temp:STD_LOGIC_VECTOR(25 DOWNTO 0);BEGINIF(clk'EVENT AND clk = '1')THENtemp := temp+1;IF(temp(25)='1') THENtemp:=(OTHERS=>'0');END IF;END IF;DIGIT <= temp(24);END PROCESS count;END clk1;六．心得体会通过这次实验，我初步掌握了QUARTUSII 软件的使用，为今后的实验打下基础。
实验二. VHDL描述风格比较一．实验目的1.深入体会VHDL三种描述风格的区别2. 学习3输入表决器，异或门的实现3.设计一个5输入表决器。
二．实验内容以3输入表决器，异或门，通用寄存器等代码为例，深入体会VHDL描述风格。
1.学习已给的3输入表决器代码，完成3输入表决器的三种描述方式的验证比较。
在QUARTUS II中对程序进行编译，下载，验证。
使用拔码开关SW0,SW1,SW2作为三个输入，输出在LEDR0表示，亮表示‘1’，不亮表示‘0’2.学习已给的异或门代码，完成异或门的三种描述方式的验证比较。
基于VHDL的建模方式的研究与仿真-毕业设计
摘要VHDL的英文全名是Very-High-Speed Integrated Circuit Hardware Description Language，诞生于1982年。
1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言。
自IEEE公布了VHDL的标准版本，VHDL在电子设计领域得到了广泛的接受，并逐步取代了原有的非标准的硬件描述语言。
本文主要是基于VHDL建模与仿真来研究和学习建模中不同的描述风格，因此我选择这个题目会在我今后的学习和工作中用以参考。
我是在仿真环境quartus II下，用各种不同的例子进行编程与仿真，通过其用VHDL的编程语句来比较不同描述风格的各自的特点，并利用其仿真结果来比较它们的不同之处。
首先我先对VHDL的几种描述风格进行研究，我用一个全加器的例子来用不同风格的描述进行编译和仿真；然后在不同的情况下，用比较合适的描述风格来描述不同的例子。
由此可比较出它们的特点，行为描述的方式是对系统数学模型的描述，其抽象程度比结构化描述的方式更高，行为描述方式的VHDL语言程序主要用于系统数学模型的仿真或者系统工作原理的仿真；数据流模型的功能说明实体的信息流动，不易描述复杂电路，修改不易，用数据流描述方式其程序的编程语句比较简短；结构化描述能大大提高设计效率，电路特性清楚明了，比较适合大型复杂的电路模块设计。
最后我研究了一下两种类类型有限状态机：Mealy和Moore。
Moore有单进程和多进程型。
Mealy和Moore都用于描述时序逻辑转换和处理判断与输出。
Moore 有限状态机最重要的特点就是将输入与输出信号隔离开来。
Mealy型电路的输出能对输入改变做出快速的响应。
两种状态机描述比较适合综合性高和高效的VHDL状态机。
可以方便的利用时序来控制整体的逻辑。
并对每一时序变化进行处理判断和输出，这样比较智能化。
由于本人知识有限，有限状态机中的单机处理和多机处理没有找到相关资料，因此没有研究。
毕业设计(论文)-利用VHDL语言在FPGA上实现I2C总线控制器的功能模板
摘要随着微电子技术的发展，现场可编程逻辑门阵列FPGA（Field Programmable Gate Array）可以实现数字电路系统设计的功能。
尤其现场可编程逻辑门阵列FPGA具有集成度高的优点，受到工程界高度的重视。
I2C 总线以接口简单，成本底，可扩展性好在数字系统中得到了广泛的应用。
硬件描述语言是数字系统高层设计的核心，是实现数字系统设计新方法的关键技术之一。
本课题正是利用VHDL语言在FPGA上实现I2C总线控制器的功能。
首先研究了I2C总线的规范，又简要介绍了QuartusⅡ设计环境以及FPGA 的设计流程。
在此基础上，重点介绍了I2C控制器的总体设计方案，以及在QuartusⅡ平台上的时序仿真。
关键词Quartus II；I2C总线控制器；现场可编程逻辑门阵列；时序仿真AbstractWith the development of micro electric and EDA(electronic design automation)technology, FPGA(field programmable gates array) can realize the function of digital circuit system design .FPGA have the merit of filed programmability and High integration rate ,therefore is highly recognized for engineering.I2C bus is widely applied in the digital system as simple interface ,expedient use ,low cost and good expansibility .VHDL is considered as a core of digital system design and a key technique of implement digital system.The design realizes the function of I2C bus interface on the FPGA .At first the thesis deeply research I2C bus specification ,then briefly introduce the Quartus II design environment and the design method ,as well as FPGA design flow .In this foundation,I2C bus controller design scheme and the timing simulation under Quartus II is particularly introduced.Key words Quartus II;I2C bus controller ;FPGA ;timing simulation目录摘要 (I)Abstract .................................................................................................................. I I 第1章绪论.. (5)1.1 课题背景 (5)1.2 I2C总线的产生及发展 (6)1.3 FPGA的现状与展望 (6)1.4 相关工作 (6)第2章I2C总线技术的研究 (8)2.1 I2C总线的概念 (8)2.2 I2C总线的传输 (9)2.2.1 数据的有效性 (9)2.2.2 I2C总线数据传送的开始和停止条件 (9)2.2.3 I2C总线传输过程中的应答信号 (10)2.2.4 I2C总线数据传送的重复开始条件 (11)2.2.5 I2C总线的传输过程中的字节格式 (11)2.2.6 I2C总线的器件子地址 (11)2.2.7 I2C总线传输信号的时序 (12)2.3 本章小结 (14)第3章VHDL语言的基础知识 (15)3.1 VHDL语言的概述 (15)3.2 VHDL语言的特点 (15)3.3 VHDL语言的程序结构 (16)3.3.1 VHDL程序的库 (16)3.3.2 包集合 (16)3.3.3 实体说明 (17)3.3.4 构造体 (18)3.3.5 配置 (18)3.4 本章小结 (18)第4章设计工具和设计方法 (19)4.1 设计工具 (19)4.2 基于FPGA的数字电路的设计流程 (20)4.3 本章小结 (21)第5章I2C总线的功能设计 (23)5.1 I2C总线完成的功能 (23)5.2 用VHDL语言实现写操作时的串行转并行 (24)5.3 用VHDL语言实现顺序读操作时的并行转串行 (24)5.4 I2C总线控制器的顶层设计 (25)5.5 本章小结 (26)第6章I2C总线的硬件时序仿真 (27)6.1 器件的选择 (27)6.2 硬件仿真 (28)6.2.1 用VHDL语言实现写字节周期 (29)6.2.1 用VHDL语言实现顺序读字节周期 (30)6.2.3 用VHDL语言实现选择性读字节周期 (30)6.3 本章小结 (31)结论 (32)致谢 (33)参考文献 (34)第1章绪论1.1 课题背景近年来，随着社会的发展，电子产品越来越多的进入人们的生活和工作中，成为了我们生活中必不可少的一部分，随着计算机的普及，以及电子设备之间相互沟通的更加频繁，为了更方便的实现器件与器件之间的通信，研发人员从消费者电子、电讯和工业电子中许多看上去不相关的设计中寻找到了他们的相似之处，例如几乎每个系统都包括：（1）一些智能控制，通常是一个单片的微控制器。
毕业设计(论文)-基于vhdl的数字是竞赛抢答器的设计与实现[管理资料]
基于VHDL的数字式竞赛抢答器的设计与实现--抢答、计分和报警完成日期：指导教师签字：答辩小组成员签字：基于VHDL的数字式竞赛抢答器的设计与实现——抢答、计分和报警摘要抢答器作为一种电子产品，早已广泛应用于各种智力竞赛和知识竞赛场合，是竞赛问答中一种常用的必备装置电路结构形式多种多样。
本设计使用VHDL语言设计一个四路数字竞赛抢答器系统。
VHDL是一种全方位的硬件描述语言，几乎覆盖了以往各种硬件描述语言的功能，整个自顶向下或自底向上的电路设计过程都可以用VHDL来完成。
本文阐述了EDA 的概念和发展、VHDL 语言的优点和语法结构并分析讲解了四路数字竞赛的各模块的功能要求、基本原理以及实现方法。
本系统的设计就是采用VHDL硬件描述语言编程，，其采用的模块化、逐步细化的设计方法有利于系统的分工合作，并且能够及早发现各子模块及系统中的错误，提高系统设计的效率。
抢答器的主要功能模块是是：1、对第一抢答信号的鉴别和锁存功能；2、计分功能。
3、数码显示；4、答题限时功能。
在本设计主要讲述抢答、计分和警告的功能。
关键词: 抢答器；EDA ；VHDLBased on VHDL for Digital Competition Vies to Answer First theDesign andImplementation-Vies to AnswerFirst, Scoring and Call the PoliceAbstractResponder is a kind of electronic products, has been widely used in all kinds of intelligence competition and knowledge contests occasions, is contest answers must have a common device circuit structure forms.The design of the use of VHDL language design a four way race responder digital is a full range of hardware description language, covering almost the past various hardware description language function, the top-down or bottom-up circuit design process can use VHDL to paper expounds the concept and the development of EDA, VHDL language advantages and grammatical structure and Analysis on the four digital competition each module functional requirements, principle and implementation design of this system is the use of VHDL hardware description language, based on platform compilation and simulation to achieve, the modular, stepwise refinement design method is helpful for system of division of labour, and early identification of each module and the system error, improve the efficiency of system to answer first the main function module is: 1, the first vies to answer first the differential signal and latch function; 2, score 3, a digital display; 4, the answer time limit this design is mainly about answering, scoring and warning function.Key words: responder; EDA; VHDL目录1 绪论 02 总体设计方案 (1)3 设计平台的描述 (2)EDA的概述 (2)VHDL语言特点描述 (3)设计平台Q UARTUS II (4)4 抢答器各部分的设计描述及仿真波形 (6)抢答鉴别、计分和报警模块的设计 (6)抢答鉴别模块设计 (6)报警模块设计 (7)计分模块的设计 0其他模块的设计 0译码模块的设计 0定时模块的设计 0动态显示模块的设计： (2)5 总结 (3)参考文献 (4)致谢 (4)附录源代码 (5)1 绪论随着集成技术的发展，尤其是中、大规模和超大规模集成电路的发展，数字电子技术的应用越来越多地渗透到国民经济的各个部门，目前数字电子技术已经广泛应用于计算机、自动控制、电子测量仪表、电视、雷达、通信等各个领域。
基于VHDL的自动售货机设计论文
1.1EDA技术
1.1.1EDA的介绍与发展
EDA是EIeCtrOnic DeSign AutOmatiOn(电子设计自动化)的缩写，EDA技术是20实际90年代初以来迅速发展起来的现代电子工程领域的一门新技术。它以可编程逻 辑器件(PLD)为载体，以计算机为工作平台，以EDAX具软件为开发环境，以硬件 描述语言(HDL)作为电子系统功能描述方式，以电子系统设计为应用方向的电子产 品自动化设计过程 ⑴。蜡變黲癟報伥铉锚鈰赘。
本科生毕业论文（设计）
基于VHDL的自动售货机设计
中文摘要2
英文摘要3
引言4
1.介绍及设计任务5矚慫润厲钐瘗睞枥庑赖。
1.1EDA技术5
1.1.1EDA的介绍与发展5
1.1.2EDA的设计流程5
1.1.3VHDL介绍5
1.2自动售货机的应用与设计背景
1.2.1自动售货机的应用介绍6残骛楼諍锩瀨濟溆塹籟。
買鯛鴯譖昙膚遙闫撷凄。
1.1.2EDA的设计流程及优点
EDA的设计流程如下：
(1)根据设计题目要求编写相应程序代码
(2)对编写的VHDL程序代码进行编译和仿真
(3)利用实验箱完成硬件验证
(4)总结设计内容，完成课程设计说明书
EDA技术与传统的电子设计相比，传统的电子设计方法是一种自底向上且费时 费力的设计方法，而现代电子设计技术(DA)是自顶向下且先进高效的。在电子产品 的设计理念、设计方式、系统硬件构成、设计的重用性、知识产权、设计周期等方 面,EDA技术具有一定的优势［3］。綾镝鯛駕櫬鹕踪韦辚糴。
自动销售商品的机械。从供给的条件看，自动售货机可以充分补充人力资源的不足， 适应消费环境和消费模式的变化，24小时无人售货的系统可以更省力，运营时需要 的资本少、面积小，有吸引人们购买好奇心的自身性能，可以很好地解决人工费用上
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
本科毕业设计基于VHDL的FIR滤波器设计学院名称工程学院专业名称电子信息工程论文提交日期2012年5月14日论文答辩日期2012年5月19 日摘要常用的实时数字信号处理的器件有可编程的数字信号处理(DSP)芯片(如AD系列、TI系列)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)等。
有限长冲击响应（FIR）滤波器，由于FIR系统只有零点、系统稳定，便于实现FFT（快速傅里叶变换）算法、运算速度快、线性相位的特性和设计更为灵活等突出优点而在工程实际中获得广泛应用，属于数字信号处理的基本模块之一。
本论文对基于FPGA的FIR数字滤波器实现进行了研究，所做的主要工作如下：1．介绍了FIR数字滤波器的基本理论和FPGA的基本概况，以及FPGA设计流程、设计指导原则和常用的设计指导思想与技巧。
2．以FIR数字滤波器的基本理论为依据，使用分布式算法为滤波器的硬件实现算法，并对其进行了详细的讨论。
3．设计出一个16阶低通线性相位FIR滤波器实例。
设计使用VHDL 语言通过Quartus II软件进行仿真。
关键词：FIR滤波器FPGA Quartus II Matlab VHDLThe Design of FIR Filter base on VHDL (College of Engineering, South China Agricultural University,Guangzhou China)Abstract: Common real-time digital signal processing devices -specificintegrated circuit (ASIC), field programmable gates array (FPGA), etc.Limited long shock response (FIR filter, because FIR system only zero,the system is stable, easy to realize FFT (fast Fourier transform) algorithm,quick speed, linear phase characteristic and design more flexible such prominent advantages and in engineering practice being widely applieddigital signal processing, belong to one of the basic modules. This paperbased on FPGA realizing the FIR digital filters is studied, the main workdone as follows:1. Introduced the basic theory of FIR digital filters with FPGA, andthe basic situation of FPGA design process, the design guiding principleand common design guiding ideology and skill.2. With the basic theory of FIR digital filters, by using distributed algorithm based on the algorithm for filter, and its are discussed indetail.3. Design a 17 order low-pass linear phase FIR filter examples. Designuses VHDL language through simulation Quartus II software, and the simulation results and Matlab simulation results are compared and analyzed.Key words：FIR filter FPGA Quartus II Distributed ArithmeticMatlab VHDL目录1前言......................................................................................................................................1.1课题背景及意义...............................................................................................................1.3FPGA介绍.......................................................................................................................1.4工作平台介绍...................................................................................................................1.4.2 Quartus II ..................................................................................................................... 2FIR滤波器原理..................................................................................................................2.1FIR滤波器概念...............................................................................................................2.2 FIR滤波器特点...............................................................................................................2.3 FIR滤波器工作原理....................................................................................................... 3方案分析及计算..................................................................................................................3.1 FIR滤波器方案设计.......................................................................................................3.1.1 分布式............................................................................................................................3.1.2 直接型............................................................................................................................3.2 FIR滤波器结构...............................................................................................................3.3 基于Matlab的FIR滤波器系数计算 ........................................................................... 4基于VHDL的FIR滤波器的设计及仿真实现...............................................................4.1 寄存器模块.......................................................................................................................4.2 加法器模块.......................................................................................................................4.3 减法器模块.......................................................................................................................4.4 乘法器模块....................................................................................................................... 5仿真...................................................................................................................................... 6结论......................................................................................................................................参考文献..............................................................................................................................附录............................................................................................................................附录Ｂ代码............................................................................................................................致谢............................................................................................................................本科生毕业设计成绩评定表1前言1.1课题背景及意义数字滤波器一词出现在60年代中期。