4.4(4)数电
数电第4章习题解答张克农版
974章课后习题解答4.1 根据图题4.1中输入信号R 、S 的波形，画出图4.2.1中的基本RS 锁存器的状态变化波形。
[解]见图解4.1中Q 、Q 的波形。
4.2 根据图题4.2所给的时钟脉冲波形及输入信号R 、S 的波形，画出图4.2.6中时钟控制RS 锁存器输出Q 的波形。
[解]见图解4.2中Q 、Q 的波形。
4.3 主从JK 触发器电路结构如图题4.3.1(a)所示，设初态为0，已知CP 、J 、K 和R 的波形如图题4.3所示，试画出Q A 、Q B 的波形。
[解]见图解4.3中Q A 、Q B 的波形。
4.4 图题4.4中各触发器的初始状态Q =0，试画出在触发脉冲CP 作用下各触发器Q 端的电压波形。
[解]见图解4.4中Q 1~Q 8的波形。
图题、解4.1图题、解4.2图题、解4.3984.5画出图题4.5中Q 的波形（忽略触发器的传输延迟时间）。
[解]见图解4.5中Q 的波形。
4.6分别画出图题4.6 (a)、(b)中Q 的波形（忽略触发器的传输延迟时间，假定触发器的初始状态为0）。
【解】见图解4.6中Q 的波形。
图题、解4.4图题、解4.5图题4.699(a)(a)(b)图解4.64.7 图题4.7所示为各种边沿触发器，已知CP 、A 和B 的波形，试画出对应的Q 的波形。
（假定触发器的初始状态为0）。
【解】Q 1、Q 2、Q 3、Q 4的波形见图解4.7所示。
图题4.7100图解4.74.8 试画出图题4.8中P 的波形（忽略触发器的传输延迟时间）。
【解】P 的波形见图解4.8所示。
图解4.84.9 试分析图题4.9所示引入转换电路（在虚线框内）后，整个触发器电路的逻辑功能。
图题4.8101[解] 由于n n n Q K Q J Q +=+1,故具有JK 触发器的功能。
4.10 试用一个T 触发器及逻辑门实现一个D 触发器的功能。
【解】实现电路如图解4.10所示。
图解4.104.11试用一个D 触发器及逻辑门实现一个T 触发器的功能。
数电课后答案解析康华光第五版(完整)
第一章数字逻辑习题1．1数字电路与数字信号1.1.2 图形代表的二进制数0101101001．1．4一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例MSB LSB0 1 2 11 12 （ms）解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10%1.2数制2 1.2.2将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于4（2）127 （4）2.718解：（2）（127）D=72-1=（10000000）B-1=（1111111）B=（177）O=（7F）H（4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H1.4二进制代码1.4.1将下列十进制数转换为8421BCD码：（1）43 （3）254.25解：（43）D=（01000011）BCD1.4.3试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28（1）+ （2）@ （3）you (4)43解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。
（1）“+”的ASCⅡ码为0101011，则（00101011）B=（2B）H（2）@的ASCⅡ码为1000000,(01000000)B=(40)H(3)you的ASCⅡ码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F,75(4)43的ASCⅡ码为0110100,0110011,对应的十六紧张数分别为34,331.6逻辑函数及其表示方法1.6.1在图题1. 6.1中，已知输入信号A，B`的波形，画出各门电路输出L的波形。
解: (a)为与非， (b)为同或非，即异或第二章 逻辑代数 习题解答2.1.1 用真值表证明下列恒等式 (3)A B AB AB ⊕=+（A ⊕B ）=AB+AB 解：真值表如下A B A B ⊕ABAB A B ⊕AB +AB0 0 0 1 0 1 1 0 1 1 0 0 0 0 1 0 1 0 0 0 0 11111由最右边2栏可知，A B ⊕与AB +AB 的真值表完全相同。
数字电子电路课件第四章4.4
0000 0001 0011 0010 0110 0111 0101 0100 1100 1101 1111 1110 1010 1011 1001 1000
B1
C1
& ≥１
&
F
&
结论：同一功能可用不同电路实现
3．例 5－5 (P.259)
B3B2 B1B0 00
00 0
B3B2 01 11 10 B1B0 00
0 0 0 00 0
01 1 1 1 1
01 0
01 11 10 110 110
11 0 0 0 0 11 1 0 0 1
10 1 1 1 1
例 4－1 (P.130) 根据题意列真值表：
（1）与非－与非式
方法： a. 先求出最简与 －或式 (圈“1”格) b. 再对此与 －或式两次求反， 用狭摩根定理去掉一个非号
AB
C 00 01 11 10 00 0 1 0
A
10 1 1 1
B
F=AB+AC+BC
C
F=AB+AC+BC
=AB ·AC ·BC
ABC F
000 0 001 0 010 0 011 1 100 0 101 1 110 1 111 1
&
&
&F
&
（2）或非－或非式 方法：
a.先求出最简或 －与式 (圈“0”格) b.再对此与 －或式两次求反，用狭摩根定理去掉一个非号.
AB C 00 01 11 10
00 0 1 0 10 1 1 1
10 1 0 0 1
G0卡诺图
G1卡诺图
G0=B1B0+B1B0 =B1 B0 G1=B2B1+B2B1 =B2 B1 G2＝B3⊕ B2
数电第4章触发器课件
与该当前的输入信号有关，而且与此前电路的状态有关。
结构特征:由组合逻辑电路和存储电路组成,电路中存在反馈。 锁存器和触发器是构成时序逻辑电路的基本逻辑单元 。
2
4.1 概述 一、触发器的概念及特点 １.概念：
FF: (Flip-Flop, 简称FF)能够存储１位二进制信号 的基本单元电路。
２.特点： （１）有两个稳定的状态：０状态和１状态。 （２）在触发信号控制下，根据不同输入信号可置成 0或1状态。 （触发信号为时钟脉冲信号）
第4章 触发器
4.1 概述
4.2 基本SR触发器（SR锁存器）
4.3 同步触发器（电平触发）
4.4 主从触发器（脉冲触发）
4.5 边沿触发器（边沿触发） 4.6 触发器的逻辑功能及描述方法 4.7 集成触发器 4.8 触发器应用举例
作业题
【5】【6】【8】【11】
1
时序逻辑电路与锁存器、触发器： 时序逻辑电路: 工作特征：时序逻辑电路的工作特点是任意时刻的输出状态不仅
1、电路结构 以基本SRFF为基础，增加两个与非门。
置1端 时钟信号 (高电平有效) （同步控制）
置 0端 (高电平有效)
图4-5 同步SRFF
13
2、工作原理
分析CLK=0时： 有 SD’ =RD’=1， 则Q、Q’不变。 分析CLK=1时： （1）S=R=0时，有SD’ =RD’=1：Q、Q’不变(保持原态） （2）S =0, R=1：输出Q=0, Q’=1 （置0状态） （3）S =1, R=0：Q=1, Q’=0 （置1状态） （4）S=R=1：Q=Q’=1（未定义状态）
t t
1
主
O
Q
从
O
图4-13 主从JKFF波形
数电课后答案解析康华光第五版(完整)
gragnieban dAl l t h i ng st he i rb ei n gtllAdnaemitaat i me an d2>由真值表画出卡诺图eragniebnisgnihtllAdehtnisgnhtllAdnaet h 000=(Vcc-ehtnisgan dAl l t h i ni nt he i rb ei D I 4.5mA解：由逻辑电路写出逻辑表达式L AB AB A B=+=A 信号相同时，输出为1，不同时，输出为0如图所示试用2输入与非门设计一个3输入的组合逻辑电路。
当输入的二进制码小于；输入大于等于3时，输出为1。
根据组合逻辑的设计过程，首先要确定输入输出变量，列出真值表。
由卡诺图化简得到最简与或式，然后根据要求对表达式进行变换，画出逻辑图Al l t h i ng si nt he *L A BC A BC=+=用2输入与非门实现上述逻辑表达式某足球评委会由一位教练和三位球迷组成，对裁判员的判罚进行表决。
当满足以下条件时表示同意；有三人或三人以上同意，或者有两人同意，但其中一人是叫教练。
输入与非门设计该表决电路。
）设一位教练和三位球迷分别用A 和时表示不同意，输出L 表示表决结果。
me an dAl l t h i ng si n由卡诺图化简得L=AB+AC+AD+BCD由于规定只能用2输入与非门，将上式变换为两变量的与非 ****L AB AC AD BCD AB AC ==．3 判断图所示电路在什么条件下产生竞争冒险，怎at i me an dAl l t h i ng si nt he i rb 解： 根据电路图写出逻辑表达式并化简得*L A B = 当A=0，C=1时， 有可能产生竞争冒险，为消除可能产生的竞争冒险，L B B =+4.4.4 试用74HC147设计键盘编码电路，十个按键分别对应十进制数为8421BCD 码。
要求按键9的优先级别最高，并且有工作状态标志，以说明没有按键按下和按键0按下两种情况。
数电04典型的组合逻辑集成电路
Y3 EAB
Yi Emi
mi是A、B旳第i个最小项
例：当E=0时，
若AB=10→m2=1，其他mi=0，此时，Y 2 0
*24
2、集成电路译码器
(1 )二进制译码器
(a) 74HC139集成译码器
1/2 74x139
E
E Y0
Y0
Y1
Y1
A0
A0 Y2
A1
A1
Y3
Y2 Y3
功能表
输入
输出
E A1 A0 Y0 Y1 Y2 Y3 H ××H H H H
H H × × × × × ××H H H H L
H L H × × × × ××H H L H L
H L L H × ×× ××H L H H L
H L L L H × × ××H L L H L
H L L L L H ×××L HHH L
H L L L L L H ××L H L H L
H L L L L L LH×L LHH L
1
1
1
1
三级门电路: 一级反相器 一级四输入与门 一级二输入或门
&
≥1 Y1
&
&
≥1 Y0
&
逻辑图
P101
图4-5-2
*
8
Y 1 I 0 I 1I 2 I 3 I 0 I 1I 2I 3 I0 I1 I2 I3 10 0 0
Y1 Y0 00
Y 0 I 0I 1I 2I 3 I 0I 1I 2I 3 2 0 1 0 0 0 1 30 0 1 0 1 0
编码器能按预先设定旳优先级别，只对其中优先权
最高旳一种进行编码。
*4
电子技术基础 数字部分第十一讲——第四章4-4-4比较器运算电路
FA>B = (A1>B1) + ( A1=B1)(A0>B0) FA<B = (A1<B1) + ( A1=B1)(A0<B0) FA=B=(A1=B1)(A0=B0)
A1 B1
A2 B2
A3 B3
IA＞B IA＜B IA=B F A=B C0 低位片 FA＜B FA＞B
C1 高位片 FA＜B FA＞B
IA=B F A=B
FA=B
FA＜B
FA＞B
输出
8
采用串联扩展方式数值比较器
用四片74LS85组成16位数值比较器（串联扩展方式）。
B3A3~B0A0
A0 B 0 A1 B 1 A2 B 2 A3 B 3
11
Si
B
（1） 1位半加器（Half Adder）
不考虑低位进位，将两个1位二进制数A、B相加的器件。 • 半加器的真值表
A B
S = A B =1 半加器的真值表
• 逻辑表达式
A
0 1
B
0 0
&
S
0 1
C
0
C=AB 0
S = AB+ AB C = AB
如用与非门实现最少要几个门?
0
1
1
1
1
0
A B Ci CO
A B
CO
A B Ci
S Co
AB
( A B)Ci
数字电子技术基础(第四版)课后习题答案-第四章
第4章触发器[题4.1]画出图P4.1所示由与非门组成的基本RS触发器输出端Q、Q的电压波形，输入端S、R的电压波形如图中所示。
图P4.1[解]见图A4.1图A4.1[题4.2]画出图P4.2由或非门组成的基本R-S触发器输出端Q、Q的电压波形，输出入端S D，R D的电压波形如图中所示。
图P4.2[解]见图A4.2[题4.3]试分析图P4.3所示电路的逻辑功能，列出真值表写出逻辑函数式。
图P4.3 [解]：图P4.3所示电路的真值表S R Q n Q n+1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0* 1 110*由真值表得逻辑函数式 01=+=+SR Q R S Q nn[题4.4] 图P4.4所示为一个防抖动输出的开关电路。
当拨动开关S 时，由于开关触点接触瞬间发生振颤，D S 和D R 的电压波形如图中所示，试画出Q 、Q 端对应的电压波形。
图P4.4[解] 见图A4.4图A4.4[题4.5] 在图P4.5电路中，若CP 、S 、R 的电压波形如图中所示，试画出Q 和Q 端与之对应的电压波形。
假定触发器的初始状态为Q =0。
图P4.5[解]见图A4.5图A4.5[题4.6]若将同步RS触发器的Q与R、Q与S相连如图P4.6所示，试画出在CP信号作用下Q和Q端的电压波形。
己知CP信号的宽度tw= 4 t Pd 。
t Pd为门电路的平均传输延迟时间，假定t Pd≈t PHL≈t PLH，设触发器的初始状态为Q=0。
图P4.6图A4.6[解]见图A4.6[题4.7]若主从结构RS触发器各输入端的电压波形如图P4.7中所给出，试画Q、Q端对应的电压波形。
设触发器的初始状态为Q=0。
图P4.7[解] 见图A4.7图A4.7R各输入端的电压波形如图P4.8所示，[题4.8]若主从结构RS触发器的CP、S、R、D1S。
试画出Q、Q端对应的电压波形。
数电4精品PPT课件
基本RS触发器
• 特性表(状态真值表)
基本RS触发器
• 逻辑符号
同步RS触发器
• ①电路结构
➢②工作原理
➢CP=0，将R、S信号封锁。 ➢A=B=1；基本RS触发器输入 为1时，保持原状态不变。
同步RS触发器
• ③特性表
同步RS触发器特性表
CP R S Qn+1 说明
0 × × Qn 不变
第4章 触发器
第4章 触发器
• 触发器(FF:Flip-Flop, 或Trigger)：具有记忆功 能，能够存储一位二进制信号(0或1)的基本逻 辑单元。
第4章 触发器
根据逻辑功能分为
• RS触发器
• D触发器
• JK触发器
• T触发器
基本RS触发器
• ⒈ 基本RS触发器 • ⑴与非门构成 • 电路结构
1 1 0 0 置0
1 0 1 1 置1 1 0 0 Qn 不变 1 1 1 1 禁止
➢④特性方程
Qn+1 = S + R×Qn
R ×S=0
CP=1期间有效
• ⑴电路结构
பைடு நூலகம்
同步D触发器
➢⑵逻辑符号
同步D触发器
同步JK触发器
例：设计一个4人抢答逻辑电路，具体要求如 下：
（1）每个参赛者控制一个按钮，用按动按钮 的方式发出抢答信号。
（2）竞赛主持人另有一个按钮，用于将电路 复位。
（3）竞赛开始后，先按动按钮者将对应的一 个发光二级管点亮，此后其他三人再按动 按钮对电路不起作用。
找出电路的状态和输出的状态在输入变量和时钟信号 作用下的变化规律
结束语
当你尽了自己的最大努力时，失败也是伟大的， 所以不要放弃，坚持就是正确的。
数电期末 知识点总结
数电期末知识点总结一、数字逻辑电路1.1 逻辑门逻辑门是数字逻辑电路的基本组成部分，包括与门、或门、非门、与非门、或非门、异或门等。
它们的功能分别是进行逻辑与、逻辑或、逻辑非、逻辑与非、逻辑或非、逻辑异或运算。
1.2 组合逻辑电路组合逻辑电路由逻辑门组成，没有存储功能，输出仅由输入决定，不受时钟脉冲控制。
典型的组合逻辑电路包括加法器、减法器、比较器、译码器、编码器、多路选择器、多路数据选择器等。
1.3 时序逻辑电路时序逻辑电路内部包含存储器件（触发器、寄存器等），能够存储信息，并且输出受时钟脉冲控制。
典型的时序逻辑电路包括计数器、触发器、寄存器等。
1.4 存储器件存储器件是一种能够存储信息的电子元件，包括静态随机存取存储器（SRAM）、动态随机存取存储器（DRAM）、只读存储器（ROM）、可擦写存储器（EEPROM、Flash）等。
其中，SRAM具有快速读写速度，但价格昂贵；DRAM价格较为便宜，但需要定期刷新；ROM不可写，一经编程内容不可更改；EEPROM和Flash可擦写，具有较好的灵活性。
1.5 组合逻辑和时序逻辑的设计组合逻辑和时序逻辑的设计包括了逻辑方程、真值表、卡诺图、逻辑代数和状态图等的转化与设计原则、设计方法、设计步骤等。
1.6 计算机组成原理计算机组成原理是指计算机的基本组成和运行原理，包括控制器、运算器、存储器件和输入输出设备四大部分。
其中，控制器负责指挥各部件协调工作，运算器负责进行数据运算，存储器件负责存储数据和指令，输入输出设备负责与外部进行信息交换。
1.7 计算机系统计算机系统是指由硬件和软件组成的计算机结构。
硬件包括中央处理器、内存、输入输出设备、总线等；软件包括系统软件和应用软件。
计算机系统根据不同的应用场景，可以分为单机系统、网络系统和分布式系统等。
1.8 计算机网络计算机网络是指将多台计算机通过通信设备和通信线路连接在一起，实现信息交换和资源共享的系统。
计算机网络的组成包括硬件设备、传输媒体、通信协议三部分。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
③ 实现组合逻辑函数；
④ 在数据传输时实现并—串转换； ⑤ 产生序列信号（第6章）。
例：试用双4选1数据选择器74HC153组成8选1数据选 择器。
解：“四选一”只有2位 地址输入，从四个输入 中选中一个；“八选一” 的八个数据需要3位地址 代码，利用S做为第3位 地址输入端，来实现。 输出端的逻辑式为 图4.3.22
A1 A0 ) D0 ( A2 A1 A0 ) D1 ( A2 A1 A0 ) D2 ( A2 A1 A0 ) D3 Y ( A2 A0 ) D ( A2 A1 A0 ) D5 ( A2 A1 A0 ) D6 ( A2 A1 A0 ) D7 ( A2 A1
4.3.4 加法器
2. 全加器
全加器除了
加数和被加数外，
输 入 A B CI 0 0 0 0 0 1
Y AB AC ABC ABC 1 ABC 0 ABC 0 ABC 0 ABC 1 ABC 1 ABC 1 ABC 1 ABC
比较上面两式，令: A2＝A，A1＝B， A0=C，D1＝D2＝D3=0， D0＝D4=D5=D6=D7=1
S
1 0 0 0 0
当S 0时:
A A0 ) D2 ( A Y D0 ( A1 ) D1( A1 A1 ) D3 ( A1 A0 ) 0 0
类似三变量函数的表达式！
例1： 利用四选一选择器实现如下逻 辑函数。
F ABC ABC ABC BC
则电路的连线图如图4.3.25所示
D B CI A1 A0 Y1 74LS153(1) D10 D11 D12 D13 S1 Co Y2 74LS153(2) D20 D21 D22 D23 S 2
1
A
图4.3.25 例4.3.6的接线图
16
9
74LS138
1 16 8 9
实验指导书 P164-165 138及253的 内部电路图
用n位地址码输入的数据选择器，可 以产生任何一种输入变量数不大于 n+1的组合逻辑函数。 设计时采用函数式对照法。地址端 作为变量输入端，数据输入端可以 综合为一个变量输入端。
使用数选器完成逻辑函数的设计
【练习1】 试用74LS153实现函数： Y AC ABC A BC
解：
D m1 m2 m4 m7 ABCI ABCI ABCI ABCI A BCI A BCI A BCI A BCI
A 0 0 0 0 1 1 1 1 B CI 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 D CO 0 1 1 0 1 0 0 1 0 1 1 1 0 0 0 1
CO m1 m2 m3 m7 ABCI ABCI ABCI ABCI 0 BCI A BCI A BCI 1 BCI
A0 D11 A1 A0 D12 A1 A0 D13 A1 A0 Y1＝ D10 A1 比较令：
比较上面两式，令: A2＝A，A1＝B， 故其外部接线图如图 4.3.24 A0=C，D1＝D2＝D3=0 ， 所示 D0＝D4=D5=D6=D7=1
W Y
【练习4】试用双4选1数据选择器74HC153构成全减器， 设A为被减数，B为减数，CI为低位的借位，D为差， CO为向高位的借位。 解：全减器的真值表为 输出端的逻辑式为
数字电子技术基础
信息科学与工程学院· 基础电子教研室
4.3.3 数据选择器
其真值表如下表所示
S1 1 0 0 0 0 A1 X 0 0 1 1 A0 X 0 1 0 1 Y1 0 D10 D11 D12 D13
图4.3.21
二、数据选择器的应用 ① 作数据选择，以实现多路信号分时传送；
② 级联扩展；
A1 B, A0 CI , D10 D13 A, D11 D12 A D20 0, D21 D22 A, D23 1
A1 B, A0 CI , D10 D13 A, D11 D12 A D20 0, D21 D22 A, D23 1
8选1数据选择器74HC151的输出端逻辑式为
A1 A0 ) D0 ( A2 A1 A0 ) D1 ( A2 A1 A0 ) D2 ( A2 A1 A0 ) D3 Y ( A2 A0 ) D ( A2 A1 A0 ) D5 ( A2 A1 A0 ) D6 ( A2 A1 A0 ) D7 ( A2 A1
1. 用74LS153构成八选一数据选择器
0=
D0D3
1
D0D3
=0
图4.3.22
1. 用74LS153构成八选一数据选择器
1= =0
D4D7
0
D4D7 图4.3.22
2. 用数据选择器设计逻辑电路
四选一选择器功能表
A1 × 0 0 1 1 输入 A0 × 0 1 0 1 输出 Y 0 D0 D1 D2 D3
CO m1 m2 m3 m7 ABCI ABCI ABCI ABCI 0 BCI A BCI A BCI 1 BCI
地址码要相同
D m1 m2 m4 m7 ABCI ABCI ABCI ABCI A BCI A BCI A BCI A BCI
S AB AB A B CO AB
输 A 0 0 入 B 0 1 输 出 S CO 0 0 1 0
1 1
0 1
1 0
0 1
4.3.4 加法器
其逻辑电路及逻辑符号如图4.3.26所示
S AB AB A B CO AB
逻辑电路
逻辑符号
图4.3.26 半加器得逻辑电路及逻辑符号
可以令：
D3 1
A A1
D2 0
C A0
D1 B D0 B
【练习1】 试用74LS153和非门实现函数： 实现函数：
A A1
D3 1 D2 0
C A0
D1 B D0 B
Y
C
A
Y A0 74LS153 S A1 D0 D1 D2 D 3
B
B
0
1
（3）其余各位都是三个数相加，包括加数、 被加数和低位来的进位。
（4）任何位相加都产生两个结果：本位和、 向高位的进位。
4.3.4 加法器
举例：A=1101, B=1001, 计算A+B
1 1 0 1 + 1 0 0 1 1 0 0 1 10 1 1 0
一、1位加法器 1.半加器 半加器是只考虑两个1位二进制数相加，不考虑 低位的进位。 其真值表为 输出端的逻辑式为
双4选1数据选择器74HC153的一个4选1数据选择器 的输出端逻辑函数为
0,时， 当S1 A0 D11 A1 A0 D12 A1 A0 D13 A1 A0 Y1 ＝D10 A1
所给函数变换后：Y ABC AB .0 AB.1 AB .1 令A1=A D10＝ C A0＝B D11＝0
D1 A
D0 D2 A
接线图
B A1
D3 1
F Y A0 74LS153 S A1 D0 D1 D 2 D 3 “1” A
C A0
D1 A
D0 D2 A
C B
F ABC ABC ABC ABC ( B试用 C ) 4 ( B C ) A( BC ) A( BC ) 2 A A 【例 】 选 1数据选择器实现三变量函数： 1 ( BC ) A( BC ) 0 ( BC ) A( BC ) F ABC ABC ABC ABC 令 A1 B; A0 C 分析： 选择地址输入，令 A1A0=AB（可任意选择）
变换
Y AC ( AC ) B ( AC ) B
与四选一选择器输出的逻辑式比较 A Y D0 ( A1 ) D ( A A ) D ( A A ) D3 ( A1 A0 ) 1 0 2 1 0 0 1
Y 1( AC ) ( AC ) B ( AC ) B 0( AC )
1C BC F ABC A BC D0A 1 ;B D D3 A; DA 2 0 C ( AB) C ( A B) C ( AB) C ( AB)
( AB) C ( AB) C ( AB) 1 ( AB) C ( AB) C ( AB) 0 ( AB ) 与四选一选择器输出的逻辑式比较
变换
F A( BC ) A( BC ) A( BC ) 1 BC
与四选一选择器输出的逻辑式比较
A A0 ) D2 ( A1 A0 ) D3 ( A1 A0 ) Y D0 ( A1 ) D1 ( A1 0
可以令：
B A1
D3 1
C A0
74LS253
1 8
实验内容 要画原理图
要画原理图
小结
基本要求： 1. 了解数选器的工作原理； 2. 掌握数选器实现组合电路的方法。
习题P213
题4.16、 题4.18 （交）
题4.19 、 题4.24（不交）
4.3.4 加法器P192
加法运算的基本规则：
（1）逢二进一。
（2）两个数的最低位相加，不需考虑进位。
D12＝D13＝1
令A1=A D10＝ C
A0＝B D11＝0
D12＝D13＝1
其电路连线如图所示
(2)由8选1数据选择器实现 先将所给逻辑函数写成 最小项之和形式，即 Y AB AC ABC ABC AB(C C ) AC ( B B) ABC ABC ABC ABC ABC ABC ABC ABC 1 ABC 0 ABC 0 ABC 0 ABC 1 ABC 1 ABC 1 ABC 1 ABC