北京科技大学计算机组成原理本科生期末试卷及参考答案十五
《计算机组成原理》期末复习试题及答案.docx
《计算机组成原理》作业一、填空1.电子数字计算机从1946年诞生至今，按其工艺和器件特点，大致经历了四代变化。
第一代从—年开始；第二代从—年开始；第三代从年开始，采用—；第四代从年开始，采用—«2.移码常用来表示浮点数—部分，移码和补码除符号位—外，其他各位—。
3.三态逻辑电路其输出信号的三个状态是：、、o4.动态半导体存储器的刷新有—、—和—三种方式，之所以刷新是因为—。
5.I/O设备的编址方式通常有和两种。
在没有设置专门I/O指令的系统中，主机启动外围设备的方法可以是—o6.D/A转换是将信号转换为信号。
7.8086CPU芯片的结构特点是将部件与部件分开，目的是减少总线的空闲时间，提高指令执行速度。
8.中断屏敝技术的作用可概括为两点：、o9.为了减轻总线负载，总线上的部件大都应具有—。
10.主机与外围设备之间数据交换的方式有：—、—、—、—o11 .指令通常由和—两部分组成。
12.显示器的刷新存储器（或称显示缓冲器）的容量是由—和—决定的。
13.波特率表示, 1波特等于—。
14.设备控制器的主要职能是：—、—、—、—-15.软件通常分为—和—两大类。
16.八进制数37. 40转换成二进制数为 o17.集中式总线控制部件分为如下三种方式：—、—、—。
18.一般来说，外围设备由那三个基本部分组成：—、—、—o19.计算机硬件由—、—、存储器、输入设备和输出设备五大部件组成。
20.DMA数据传送过程可以分为—、数据块传送和—三个阶段。
21.1986年世界十大科技成果中，其中一项是美国制成了由—多台处理器组成的大型计算机，其最高速度每秒可执行。
22.定点字长16位补码运算的计算机，用8进制写出最大正数的补码是—，最小负数补码是—o23.与存储有关的物理过程本身有时是不稳定的，因此所存放的信息在一段时间之后可能丢失，有三种破坏信息的重要存储特性，他们是—、—和—。
24.半导体静态RAM靠—存储信息，半导体动态RAM则是靠存储信息。
北京科技大学计算机组成原理本科生期末试卷及参考答案十七
B、C 的服务程序所需的执行时间，TS、TR 为保存现场和恢复现场所需时间。 试问：在此环境下，此系统在什么情况下达到中断饱和？即在确保请求服务的三个设 备都不会丢失信息的条件下，允许出现中断的极限频率有多高？注意，“中断允许” 机构在确认一个新中断之前，先要让即将被中断的程序的一条指令执行完毕。
为 48 的页面，此时操作系统暂停用户作业程序的执行，转去执行查页表程序。
如该页面在主存中，则将该页号及该页在主存中的起始地址写入主存；如该
页面不存在，则操作系统要将该页面从外存调入主存，然后将页号及其在主
存中的起始地址写入快表。
4. 解：为了压缩指令字的长度，必须设法把一个微指令周期中的互斥性微命令信号组合在
A. 提高主存贮器的存取速度
B. 扩大主存贮器的存贮空间，并能进行自动管理和调度
C. 提高外存贮器的存取速度
D. 扩大外存贮器的存贮空间
6． 程序控制类指令的功能是______。
A.进行算术运算和逻辑运算
B.进行主存与 CPU 之间的数据传送
C.进行 CPU 和 I/O 设备之间的数据传送 D.改变程序执行的顺序
8．早期的计算机基于冯·诺依曼体系结构，采用 A______处理，现代的计算机系统广
泛采用 B______处理。这种技术主要有三种形式：时间并行、空间并行和 C______。
三．应用题
1．（11 分）设[x]补=x0.x 1x2…xn 。求证：[x]补=2 x 0+ x，其中
计算机组成原理期末考试试题及答案
计算机组成原理期末考试试题及答案一、选择题（每题2分，共20分）1. 计算机系统由哪两大部分组成？A. 硬件和软件B. CPU和内存C. 输入设备和输出设备D. 运算器和控制器答案：A2. 以下哪个部件不属于计算机五大硬件之一？A. 控制器B. 运算器C. 输入设备D. 显示器答案：D3. 在计算机中，下列哪种寄存器的位数与机器字长相同？A. 程序计数器B. 指令寄存器C. 状态寄存器D. 数据寄存器答案：B4. 下列哪种寻址方式中，操作数地址由形式地址和偏移量相加得到？A. 直接寻址B. 间接寻址C. 基址寻址D. 变址寻址答案：D5. 计算机指令的执行过程分为以下哪几个阶段？A. 取指令、分析指令、执行指令、写回结果B. 取指令、分析指令、执行指令、中断处理C. 取指令、分析指令、执行指令、存储结果D. 取指令、分析指令、执行指令、传输结果答案：A6. 下列哪种总线用于连接CPU和内存？A. 数据总线B. 地址总线C. 控制总线D. 外部总线答案：B7. Cache存储器的作用是？A. 提高内存的读写速度B. 减少CPU访问内存的次数C. 提高程序的运行效率D. 减少CPU与内存之间的数据传输量答案：B8. 下列哪种中断属于可屏蔽中断？A. 外部中断B. 内部中断C. 软件中断D. 硬件故障中断答案：A9. 在计算机系统中，下列哪个设备用于实现数据的输入和输出？A. CPUB. 内存C. 硬盘D. 显示器答案：D10. 下列哪种传输方式不属于并行传输？A. 同步传输B. 异步传输C. 单工传输D. 双工传输答案：C二、填空题（每题2分，共20分）1. 计算机硬件系统包括______、______、______、______和______五大部件。
答案：控制器、运算器、存储器、输入设备、输出设备2. 计算机指令由______和______两部分组成。
答案：操作码、操作数3. 在计算机中，地址总线的作用是______。
计算机组成原理 本科生期末试卷1~5选择填空答案
本科生期末试卷（一）一、选择题（每小题1分，共15分）1 从器件角度看，计算机经历了五代变化。
但从系统结构看，至今绝大多数计算机仍属于（冯.诺依曼）计算机。
2 某机字长32位，其中1位表示符号位。
若用定点整数表示，则最小负整数为（-(231-1) ）。
3 以下有关运算器的描述，（算术运算与逻辑运算）是正确的。
4 EEPROM是指（电擦除可编程只读存储器）。
5 常用的虚拟存储系统由（主存-辅存）两级存储器组成，其中辅存是大容量的磁表面存储器。
6 RISC访内指令中，操作数的物理位置一般安排在（两个通用寄存器）。
7 当前的CPU由（控制器、运算器、cache）组成。
8 流水CPU是由一系列叫做“段”的处理部件组成。
和具备m个并行部件的CPU相比，一个m段流水CPU的吞吐能力是（具备同等水平）。
9 在集中式总线仲裁中，（独立请求）方式响应时间最快。
10 CPU中跟踪指令后继地址的寄存器是（程序计数器）。
11 从信息流的传输速度来看，（单总线）系统工作效率最低。
12 单级中断系统中，CPU一旦响应中断，立即关闭（中断屏蔽）标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。
13 安腾处理机的典型指令格式为（41位）位。
14 下面操作中应该由特权指令完成的是（从用户模式切换到管理员模式）。
15 下列各项中，不属于安腾体系结构基本特征的是（超线程）。
二、填空题（每小题2分，共20分）1 字符信息是符号数据，属于处理（非数值）领域的问题，国际上采用的字符系统是七单位的（IRA ）码。
2 按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。
其中阶码E的值等于指数的真值（ e ）加上一个固定的偏移值（127 ）。
3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（空间）并行技术，后者采用（时间）并行技术。
4 虚拟存储器分为页式、（段）式、（段页）式三种。
2022年北京科技大学计算机科学与技术专业《计算机组成原理》科目期末试卷B(有答案)
2022年北京科技大学计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、根据存储内容来进行存取的存储器称为（）。
A.双端口存储器B.相联存储器C.交叉存储器D.串行存储器2、有效容量为128KB的Cache，每块16B，8路组相联。
字节地址为1234567H的单元调入该Cache，其tag应为（）。
A.1234HB.2468HC.048DHD.12345H3、假设寄存器的内容为00000000，若它等于-128，则该机器采用了（）。
A.原码B.补码C.反码D.移码4、下列编码中，能检测出所有长度小于或等于校验位（检测位）长度的突发错的校验码是（）。
A.循环冗余校验码B.海明码C.奇校验码D.偶校验码5、假定有4个整数用8位补码分别表示：rl=FEH，r2=F2H，r3=90H，r4=F8H，若将运算结果存放在一个8位寄存器中，则下列运算会发生溢出的是（）。
A.rlxr4B.r2xr3C.rlxr4D.r2xr46、某同步总线的时钟频率为100MHz，宽度为32位，地址/数据线复用，每传输一个地址或数据占用一个时钟周期。
若该总线支持突发（猝发）传输方式，则一次“主存写”总线事务传输128位数据所需要的时间至少是（）。
A.20nsB.40nsC.50nsD.80ns7、下列关于总线设计的叙述中，错误的是（）。
A.并行总线传输比串行总线传输速度快B.采用信号线复用技术可减少信号线数量C.采用突发传输方式可提高总线数据传输率D.采用分离事务通信方式可提高总线利用率8、在计算机系统中，作为硬件与应用软件之间的界面是（）。
A.操作系统B.编译程序C.指令系统D.以上都不是9、计算机（）负责指令译码。
A.算术逻辑单元B.控制单元（或者操作码译码器）C.存储器电路D.输入/输出译码电路10、隐指令指（）。
A.操作数隐含在操作码中的指令B.在一个机器周期里完成全部操作的指令C.隐含地址码的指令D.指令系统中没有的指令11、DMA方式的接口电路中有程序中断部件，其作用是（）。
2021年北京科技大学计算机科学与技术专业《计算机组成原理》科目期末试卷A(有答案)
2021年北京科技大学计算机科学与技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、假设相对寻址的转移指令占两个字节，第一个字节为操作码，第二个字节为位移量（用补码表示），每当CPU从存储器取出一个字节时，即自动完成（PC）+l-PC。
若当前指令地址是3008H，要求转移到300FH，则该转移指令第二个字节的内容应为（）；若当前指令地址为300FH，要求转移到3004H，则该转移指令第二字节的内容为（）。
A.05H，F2HB.07H，F3 HC.05H，F3HD.07H，F2H2、用二地址指令来完成算术运算时，其结果一般存放在（）。
A.其中一个地址码提供的地址中B.栈顶C.累加器（ACC）中D.以上都不对3、某计算机字长为32位，按字节编址，采用小端（Litle Endian）方式存放数据。
假定有一个double型变量，其机器数表示为1122334455667788H，存放在00008040H开始的连续存储单元中，则存储单元00008046H中存放的是（）。
A.22HB.33HC.66HD.77H4、在C语言程序中，以下程序段最终的f值为（）。
Float f=2.5+1e10；f=f-1e10；A.2.5B.250C.0D.3.55、下列说法正确的是（）。
A.当机器采用补码表示时，0有两种编码方式B.当机器采用原码表示时，0有两种编码方式C.当机器采用反码表示时，0有一种编码方式D.无论机器数采用何种码表示，0都有两种编码方式6、某计算机的存储系统由Cache一主存系统构成，Cache的存取周期为10ms，主存的存取周期为50ms。
在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成的存取次数为200次，该Cache一主存系统的效率是（）。
【注：计算机存取时，同时访问Cache和主存，Cache访问命中，则主存访问失效；Cache访问未命中，则等待主存访问】A.0.833B.0.856C.0.95 8D.0.8627、主存与Cache间采用全相联映射方式，Cache容量4MB，分为4块，每块lMB，主存容量256MB。
计算机组成原理期末考试试卷及答案
计算机组成原理期末考试试卷及答案一．选择题（下列每题有且仅有一个正确答案，每小题2分，共20分）1．假设下列字符码中最后一位为校验码，如果数据没有错误，则采用偶校验的字符码的是____.A. 11001011B. 11010110C. 11000001D.110010012．在定点二进制运算器中，减法运算一般通过______ 来实现.A.补码运算的二进制加法器B. 补码运算的二进制减法器C. 补码运算的十进制加法器D. 原码运算的二进制减法器3．下列关于虚拟存储器的说法，正确的是_B___.A.提高了主存储器的存取速度B.扩大了主存储器的存储空间，并能进行自动管理和调度C. 提高了外存储器的存取速度D. 程序执行时，利用硬件完成地址映射4．下列说法正确的是__B__.A. 存储周期就是存储器读出或写入的时间B. 双端口存储器采用了两套相互独立的读写电路，实现并行存取C. 双端口存储器在左右端口地址码不同时会发生读/写冲突D. 在cache中，任意主存块均可映射到cache中任意一行，该方法称为直接映射方式5．单地址指令中，为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个操作数一般采用__C__寻址方式.A. 堆栈B. 立即C.隐含D. 间接6．指令系统中采用不同寻址方式的目的主要是___D___ .A．实现存储程序和程序控制 B．提供扩展操作码的可能并降低指令译码难度C．可以直接访问外存 D.缩短指令长度，扩大寻址空间，提高编程灵活性7．下列说法中，不符合RISC指令系统特点的是__B__.A.指令长度固定，指令种类少B.寻址方式种类尽量少，指令功能尽可能强C. 增加寄存器的数目，以尽量减少访存的次数D. 选取使用频率最高的一些简单指令，以及很有用但不复杂的指令8． 指令周期是指___C___.A ．CPU 从主存取出一条指令的时间B ．CPU 执行一条指令的时间C ．CPU 从主存取出一条指令加上执行这条指令的时间D ．时钟周期时间 9． 假设微操作控制信号用n C 表示，指令操作码译码输出用m I 表示，节拍电位信号用k M 表示，节拍脉冲信号用i T 表示，状态反馈信息用i B 表示，则硬布线控制器的控制信号n C 可描述为__D__.A. ()i m n T I f C ,=B. ()i m n B I f C ,=C. ()i i k n B T M f C ,,=D.()i i k m n B T M I f C ,,,=10．下列关于PCI 总线的描述中，正确的是__A__. A.PCI 总线的基本传输机制是猝发式传送B. 以桥连接实现的PCI 总线结构不允许多条总线并行工作C. PCI 设备一定是主设备D. 系统中允许只有一条PCI 总线二．填空题（下列每空2分，共32分）1． IEEE754标准的32位规格化浮点数，所能表达的最大正数为____128232)]21(1[⨯-+-_______.2． 对存储器的要求是容量大，___速度快___，成本低.为了解决这方面的矛盾，计算机采用多级存储体系结构.3． DRAM 存储器之所以需要刷新是因为_____有信息电荷泄漏，需定期补充.4． 有静态RAM 与动态RAM 可供选择，在构成大容量主存时，一般就选择_动态RAM_. 5． 在集中式总线仲裁中，___独立请求方式______方式响应最快，___菊花链查询______方式对电路故障最敏感.6． 某CRT 的分辨率为10241024⨯，灰度级为256，帧频为75Hz ，则刷存总带宽应为___________MB/s.7． Pentium 系统有两类中断源：由CPU 外部的硬件信号引发的称为中断，它又可分为___可屏蔽中断________和____非屏蔽中断_______；由指令执行引发的称为___异常____，其中一种是执行异常，另一种是_____执行软件中断指令_________.8． 中断接口电路中的EI 触发器的作用是_____是否允许中断源的中断请求被发出____，RD 触发器的作用是____外设准备好时发出就绪信号_______，DMA 控制器中的内存地址计数器的作用是_存放内存中要交换的数据块的首地址.9． 字节多路通道可允许每个设备进行__传输__型操作，数据传送单位是___字节.三．简答题（共24分）1． （8分）设浮点数的阶码为4位（补码表示，含阶符），尾数为6位（补码表示，含尾符），x ，y 中的指数、小数项均为二进制真值.1101.0201⨯=x ，)1010.0(211-⨯=y ，求y x +.解：)11010.0(2010-⨯=+y x11010.0,0001=x 01100.1,0011=y1） 求阶差对阶02111011010001][][10<-==+=-+=∆）（补补y x E E E故x M 需右移2位变为：)10(00110.0 2） 尾数用双符号位求和)10(10010.1101100.11)10(00110.00+3） 规格化左规为：)0(00101.11，指数为0010 4） 所以有：)11010.0(2010-⨯=+y x2． （8分）某机器字长16位，主存容量为64K 字，共64条指令，试设计单地址单字长指令格式，要求操作数有立即数、直接、变址和相对寻址4种方式，并写出寻址模式定义和在每种寻址方式下的有效地址计算公式.答：由于有64条指令故操作码OP 字段占6位；寻址模式字段X 占2位；剩余8位留给D 字段，故指令格式为：15～10 9～8 7～0X=00X=01，直接寻址 EA=DX=10，变址寻址 EA=（R ）+D ，R 为16位变址寄存器 X=11，相对寻址 EA=（PC ）+D ，PC 为16位程序计数器3． （8分）一盘组共11片，每片双面记录，最上最下两个面不用.内外磁道直径分别为10、14英寸，道密度为100道/英寸，数据传输率为983040字节/秒，磁盘组的转速为3600转/分.设每个记录块记录1024字节，现某计算机系统挂接16台这样的磁盘，试设计适当的磁盘寻址格式，并计算该系统总存储容量.四．分析与设计题（从下列3题中选做2题，共24分）1． （12分）假设存储器的容量为32字，字长64位，现已用若干存储芯片构成4个模块30M M -，每个模块8个字.1） 试分别用顺序方式和交叉方式构造存储器，要求画图并说明.2） 设起始地址为00000，那么在交叉方式中，第26号字存储单元的地址是多少？ 3） 若存储周期为200ns ，数据总线宽度为64位，总线传送周期为50ns ，求交叉存储器方式中，存储器的带宽是多少？2． （12分）流水线中有三类数据相关冲突：写后读（RAW ）、读后写（WAR ）和写后写（WAW ）相关，某CPU 具有五段流水线IF （取指令）、ID （指令译码和取寄存器操作数）、EXE （ALU 执行）、MEM （访存）和WB （结果写回寄存器），现有按以下次序流入流水线的指令组： 3121,,R R R SUBI ；312R R R -←4252,,R R R AND I ；425R and R R ← 2673,,R R R OR I ；267R or R R ← 2274,,R R R ADDI ；227R R R +←1） 判断存在哪种类型的数据相关.2） 假定采用将相关指令延迟到所需操作数被写回寄存器堆后再进行ID 的方式来解决上述冲突，那么处理器执行这4条指令共需要多少个时钟周期？要求用表格方式分析.3． （12分）某计算机微程序控制器控制存储容量为256⨯32位，共71个微操作控制信号，构成了5个相斥的微命令组，各组分别含有4、8、17、20和22个微命令.下图给出了其部分微指令序列的转移情况，方框内的字母表示一条微指令，分支点a 由指令寄存器的5IR ，6IR 两位决定，修改5A μ6A μ，分支点b 由条件码标志0C 决定，修改4A μ.现采用断定方式实现微程序的顺序控制. 1） 给出采用断定方式的水平型微指令格式.2） 假设微指令A 和F 的后继地址分别为10000000和11000000，试给出微指令C 、E和G 的二进制编码地址.3） 画出微地址转移逻辑表达式和电路图.0065=IR IR65IR IR 106=IR 1165=IR IR五．选择题（下列每题有且仅有一个正确答案，每题2分，共20分）六． 填空题（每空2分，共20分）1． 128232)]21(1[⨯-+-2． 速度快3． 有信息电荷泄漏，需定期补充 4． 动态RAM5． 独立请求方式，菊花链查询方式 6． 757． 可屏蔽中断，非屏蔽中断，异常，执行软件中断指令8． 是否允许中断源的中断请求被发出，外设准备好时发出就绪信号，存放内存中要交换的数据块的首地址 9． 传输，字节七．简答题（每小题5分，共10分）1．解：)11010.0(2010-⨯=+y x11010.0,0001=x 01100.1,0011=y5） 求阶差对阶02111011010001][][10<-==+=-+=∆）（补补y x E E E故x M 需右移2位变为：)10(00110.0 6） 尾数用双符号位求和)10(10010.1101100.11)10(00110.00+7） 规格化左规为：)0(00101.11，指数为0010 8） 所以有：)11010.0(2010-⨯=+y x2． 由于有64条指令故操作码OP 字段占6位；寻址模式字段X 占2位；剩余8位留给D字段，故指令格式为：15～10 9～8 7～0X=00X=01，直接寻址 EA=DX=10，变址寻址 EA=（R ）+D ，R 为16位变址寄存器 X=11，相对寻址 EA=（PC ）+D ，PC 为16位程序计数器3． 解：B r C N 16384603600983040/=÷== 所以，扇区数16102416384=÷=故，表示磁盘地址格式的所有参数为：台数16，记录面20，磁道200，扇区数16，由此可得磁盘的地址格式为：20～17 16～9 8～4 3～0磁盘的总存储容量为：B B 1048576000163842002016=⨯⨯⨯八．分析与设计题（共35分）1．解：1）图略2）第26号存储单元的地址为：交叉方式：11010 3）bit bit q 256464=⨯=s ns m T t 7105.3350503200)1(-⨯==⨯+=-+=τs bit t q W /103.7)105.3/(256/87⨯=⨯==-2.解：1）1I 和2I 3I 之间存在RAW 数据相关 3I 和4I 之间存在WAW 数据相关2）如下表所示：3．解：1）71个微命令不可能采用直接表示法，故采用字段译码法，控存容量为256，故后继地址为8位，微指令格式为：31～29 28～25 24～20 19～15 14～10 9～8 7～02）C ：10000010 E ：10000110 G ：110010003）4616T IR P A ⋅⋅=μ4515T IR P A ⋅⋅=μ 4024T C P A ⋅⋅=μ。
(完整word版)计算机组成原理期末考试习题及答案
《计算机组成原理》练习题一、单项选择题1．CPU响应中断的时间是__C____。
A．中断源提出请求；B．取指周期结束；C．执行周期结束；D．间址周期结束。
2．下列说法中___C___是正确的。
A．加法指令的执行周期一定要访存；B．加法指令的执行周期一定不访存；C．指令的地址码给出存储器地址的加法指令，在执行周期一定访存；D．指令的地址码给出存储器地址的加法指令，在执行周期不一定访存。
3．垂直型微指令的特点是__C____。
A．微指令格式垂直表示；B．控制信号经过编码产生；C．采用微操作码；D．采用微指令码。
4．基址寻址方式中，操作数的有效地址是___A___。
A．基址寄存器内容加上形式地址（位移量）；B．程序计数器内容加上形式地址；C．变址寄存器内容加上形式地址；D．寄存器内容加上形式地址。
5．常用的虚拟存储器寻址系统由___A___两级存储器组成。
A．主存－辅存；B．Cache－主存；C．Cache－辅存；D．主存—硬盘。
6．DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作___A___。
A．停止CPU访问主存；B．周期挪用；C．DMA与CPU交替访问；D．DMA。
7．在运算器中不包含____D__。
A．状态寄存器；B．数据总线；C．ALU；D．地址寄存器。
8．计算机操作的最小单位时间是__A____。
A．时钟周期；B．指令周期；C．CPU周期；D．中断周期。
9．用以指定待执行指令所在地址的是__C____。
A．指令寄存器；B．数据计数器；C．程序计数器；D．累加器。
10．下列描述中___B___是正确的。
A．控制器能理解、解释并执行所有的指令及存储结果；B．一台计算机包括输入、输出、控制、存储及算逻运算五个单元；C．所有的数据运算都在CPU的控制器中完成；D．以上答案都正确。
11．总线通信中的同步控制是___B___。
A．只适合于CPU控制的方式；B．由统一时序控制的方式；C．只适合于外围设备控制的方式；D．只适合于主存。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
北京科技大学计算机组成原理本科生期末试卷及参考答案
十五
一、选择题（每小题1分，共10分）
1．下列数中最大的数为______。
A.（10010101）2
B.（227）8
C.（96）8
D.（143）5
2．IEEE754标准规定的32位浮点数中，符号位为1位，阶码为8位，则它所能表示的最大规格化正数为______。
A．+（2 – 223）×2+127B．+（1 – 223）×2+127C．+（2 – 223）×2+255
D．2+127 + 227
3．四片74181ALU和一片74182CLA器件相配合，具有如下进位传送功能______。
A.行波进位
B.组内先行进位，组间先行进位
C.组内先行进位，组间行波进位
D.组内行波进位，组间先行进位
4．某计算机字长32位，其存储容量为4MB，若按字编址，它的寻址范围是______。
A.0-1M
B.0-4MB
C.0-4M
D.0-1MB
5．以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最高的是______。
A.DRAM
B.SRAM
C.闪速存储器
D.EPROM
6．位操作类指令的功能是______。
A.对CPU内部通用寄存器或主存某一单元任一位进行状态检测（0或1）
B.对CPU内部通用寄存器或主存某一单元任一位进行状态强置（0或1）
C.对CPU内部通用寄存器或主存某一单元任一位进行状态检测或强置
D.进行移位操作
7．操作控制器的功能是______。
A.产生时序信号
B.从主存取出一条指令
C.完成指令操作的译码
D.从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执
行该指令
8．采用串行接口进行七位ASCⅡ码传送，带有一位奇偶校验位为1位起始位和1位停止位，当波特率为9600波特时，字符传送速率为______。
A.960
B.873
C.1371
D.480
9．3.5英寸软盘记录方式采用____________。
A.单石双密度
B.双石双密度
C.双面高密度
D.双石单密度
10．通道对CPU的请求形式是______。
A.自陷
B.中断
C.通道命令
D.跳转指令
二、填空题（每小题3分，共24分）
1．{（26）16∨（63）16}⊕（135）8的值是A______。
2．Cache是一种A______存储器，是为了解决CPU和主存之间B______不匹配而采用的一项重要的硬件技术。
现发展为C______体系。
3． 一个较完善的指令系统应包含A ______类指令，B ______类指令，C ______类指令，
程序控制类指令，I/O 类指令，字符串类指令，系统控制类指令。
4． 并行处理技术已经成为计算机发展的主流。
它可贯穿于信息加工的各个步骤和阶段
概括起来，主要有三种形式：A ______并行；B ______并行；C ______并行。
5． 为了解决多个A ______同时竞争总线，B ______必须具有C ______部件。
6． 磁表面存储器主要技术指标有：A ______，B ______，C ______和数据传输速率。
7． DMA 控制器按其A ______结构，分为B ______型和C ______型两种。
8． 主存与cache 的地址映射有A ______，B ______，C ______三种方式。
三、应用题
1. （11分）设[X]补=01111，[Y]补=11101，用带求补器的补码阵列乘法器求出乘积
X ·Y=？并用十进制数乘法验证。
2. （11分）指令格式如下所示。
OP 为操作码字段，试分析指令格式特点。
3. （11分）如图B15.1（A ）是某SRAM 的写入时序图，其中R/W 是读写命令控制线，
当R/W 线为低电平时，存贮器按给定地址把数据线上的数据写入存贮器。
请指出图中写入时序的错误，并画出正确的写入时序图。
图B15.1
4. （11分）如图B1
5.2是从实时角度观察到的中断嵌套。
试问，这个中断系统可以实行
几重？并分析图中的中断过程。
图B15.2
5. （11分）证明：一个m段流水线处理器和具有m个并行部件的处理器一样具有同等水
平的吞吐能力。
6. （11分）软盘驱动器使用双面双密度软盘，每面有80道，每道15扇区，每个扇区存
储512B。
已知磁盘转速为360转/分，假设找道时间为10-40ms，今写入38040B，平均
需要多少时间？最长时间是多少？
本科生期末试卷十五答案
一、选择题
1．B 2．A 3．B 4 A 5．C
6．C 7．D 8．A 9．C 10．B
二、填空题
1．A．（58）10
2．A．高速缓冲B．速度C．多级cache体系
3．A．数据传送B．算术运算C．逻辑运算
4．A．时间B．空间C．时间+空间
5．A．主设备B．控制权C．总线仲裁
6．A．存储密度B．存储容量C．平均存取时间
7．A．组成B．选择型C．多路型
8．A．全相联B．直接C．组相联
三、应用题
1. 解：设最高位为符号位，输入数据为[ x ]补= 01111 [ y ]原= 11101
[ y ]补= 10011
算前求补器输出后：x = 1111 y = 1101
1 1 1 1
× 1 1 0 1
1 1 1 1
0 0 0 0 乘积符号位运算：
1 1 1 1 x0⊕y0 = 0⊕1 = 1
+ 1 1 1 1
1 1 0 0 0 0 1 1
算后求补级输出为00111101，加上乘积符号位1，最后得补码乘积值为
10011101 。
利用补码与真值的换算公式，补码二进制数的真值是：
x×y = -1×28 + 1×25 + 1×24 + 1×23 + 1×22 + 1×20 = -195
十进制数乘法验证：x×y = （+15）×（-13）= -195
2. 解：（1）操作码字段为6位，可指定26 = 64种操作，即64条指令。
（2）单字长（32）二地址指令。
（3）一个操作数在原寄存器（共有16个），另一个操作数在存储器中（由变址寄存器内容+ 偏移量决定），所以是RS型指令。
（4）这种指令结构用于访问存储器。
3. 解：写入存贮器时时序信号必须同步。
通常，当R/W线加负脉冲时，地址和数据线的
电平必须是稳定的。
当R/W线一达到逻辑0电平时，数据立即被存贮。
因此，当R/W 线处于低态时，如果数据线改变了数值，那么存贮器将存贮新的数据⑤。
同样，当R/W 处于低态时地址线发生了变化，那么同样的数据将存贮到新的地址（②或③）。
正确的写入如下图
图B15.3
4. 解：该中断系统可以实行5重中断，中断优先级的顺序是，优先权1最高，主程序运行
于最低优先权（优先权为6）。
图B15.2中出现了4重中断。
图B15.2中中断过程如下：
主程序运行到T1时刻，响应优先权4的中断源的中断请求并进行中断服务；到T3时刻，优先权4的中断服务还未结束，但又出现了优先权3的中断源的中断请求；暂停优先权4的中断服务，而响应优先权3的中断。
到T4时刻，又被优先权2的中断源所中断，直到T6时刻，返回优先权3的服务程序，到T7时刻，又被优先权1的中断源所中断，到T8时刻，优先权1的中断服务完毕，返回优先权3的服务程序，直到T10优先权3的中断服务结束，返回优先权4的服务程序，优先权4的服务程序到T11结束，最后返回主程序。
图中，优先权3的服务程序被中断2次，而优先权5的中断又产生。
5. 解：设P1是有总延迟时间t1的非流水线处理器，故其最大吞吐量（数据带宽）为
1/t1。
又设Pm是相当于Pi的m段流水线处理器。
并假定组成Pm的各段具有如下相同的结构，其中每一个处理线路Ci具有同样的延迟时间tc，每段中缓冲寄存器Ri及其有关控制逻辑的延迟时间为tr，这样Pm的每段总延迟时间为tc+tr，故Pm的最大吞吐能力为1/（tc+tr）。
如果Pm是将Pi划分成延迟近似相同的若干段而形成的，那么t1≈mti，因此Pi的最大吞吐能力接近于1/（mtc）。
由此可得出结论：如果mtc>(tc+tr)满足，则Pm比Pi有更强的最大吞吐能力。
6. 解：每道存储容量为：15×512B = 7680B
磁盘转速为：360转/ 分= 6转/ 秒
访存时间为：1 / 6 ×1000ms ×1/2 = 83.3 ms
写入一道数据需用（平均）：（10 + 40）/ 2 + 83.3 = 108.3ms
写入一道数据需用（最多）：40 + 83.3 = 123.3ms
写入数据所用道数：38040 ÷ 7680 = 5（道）
平均所需时间：108.3ms×5 = 541.5ms
最长时间：123.3ms×5 = 616.5ms。