广工EDA数字逻辑课后习题答案
EDA课后答案打印版
红外多路遥控系统单片机红外发射红外接收本文介绍了红外多路遥控系统。
红外多路遥控系统可实现16路的红外开关控制。
以码分制多通道红外遥控为设计的基本思路。
通过键盘及代码生成电路、编码、脉冲调制振荡和红外发射构成红外发射电路。
通过红外接收，解码以及由单片机控制的医码控制电路组成红外接收电路。
1.前言1.1序言随着电子技术的飞速发展，尤其是跨入2000年后，红外技术得到了迅猛发展。
红外遥控已渗透到国民经济的各行各业和人们日常生活的方方面面，在工业自动化、生产控制过程、采集和处理、通信、红外制导、激光武器、电子对抗、环境监测、红外育种安全防范、家用电器控制及日常生活各个方面都得到了广泛的应用。
1.2国内外研究概况目前国内外都在进行红外的研究开发，已取得了相当不错的成绩。
红外技术的研究开发是自动化控制的主要方向。
它的研究针对国民经济的各行各业和人们日常生活的方方面面，在工业自动化、生产控制过程、采集和处理、通信、红外制导、激光武器、电子对抗、环境监测、红外育种安全防范、家用电器控制及日常生活各个方面都在进行红外研究开发和控制。
1.3主要工作概述针对国内外的发展情况，可见红外遥控系统是我国未来智能化发展方向。
本课题要设计的红外多路遥控系统，主要红外发射和红外接收这两部分，本设计依托市面上常见的红外发射和红外接收元器件，使设计具有传输距离一般、硬件简单、安装方便、价格便宜的优点。
本文所介绍的红外多路遥控系统，是采用码分制多通道红外遥控系统装置。
早期的码分制的脉冲指令编码多采用分离元器件及小规模数字集成电路，编码、译码电路弄得很复杂，可靠性也差。
但随着大规模数字集成技术的发展和日趋成熟，各种大规模专用集成编、译码集成器件的层出不穷，使外围元器件很少，电路简单，功能完善。
2.系统总体方案设计2.1方案比较方案一：采用频分制多通道红外遥控发射和接收系统。
频分制的频率编码一般采用频道编码开关，通过改变振荡电路的参数来改变振荡电路的振荡参数和频率。
数字逻辑课后题答案
习题一1.1 把下列不同进制数写成按权xx:⑴ (4517.239)10=4×103+5×102+1×101+7×100+2×10-1+3×10-2+9×10-3⑵(10110.0101)2=1×24+0×23+1×22+1×21+0×20+0×2-1+1×2-2+0×2-3+1×2-4⑶ (325.744)8=3×82+2×81+5×80+7×8-1+4×8-2+4×8-3⑷ (785.4AF)16=7×162+8×161+5×160+4×16-1+A×16-2+F×16-31.2 完成下列二进制表达式的运算:1.3 将下列二进制数转换成十进制数、八进制数和十六进制数：⑴ (1110101)2=(165)8=(75)16=7×16+5=(117)10⑵(0.110101)2=(0.65)8=(0.D4)16=13×16-1+4×16-2=(0.828125)10⑶ (10111.01)2=(27.2)8=(17.4)16=1×16+7+4×16-1=(23.25)101.4 将下列十进制数转换成二进制数、八进制数和十六进制数,精确到小数点后5位：⑴ (29)10=(1D)16=(11101)2=(35)8⑵ (0.207)10=(0.34FDF)16=(0.001101)2=(0.15176)8⑶ (33.333)10=(21.553F7)16=(100001.010101)2=(41.25237)81.5 如何判断一个二进制正整数B=b6b5b4b3b2b1b0能否被(4)10整除?解: 一个二进制正整数被(2)10除时,小数点向左移动一位, 被(4)10除时,小数点向左移动两位,能被整除时,应无余数,故当b1=0和b0=0时, 二进制正整数B=b6b5b4b3b2b1b0能否被(4)10整除.1.6 写出下列各数的原码、反码和补码：⑴ 0.1011[0.1011]原=0.1011; [0.1011]反=0.1011; [0.1011]补=0.1011⑵ 0.0000[0.000]原=0.0000; [0.0000]反=0.0000; [0.0000]补=0.0000⑶ -10110[-10110]原=110110; [-10110]反=101001; [-10110]补=1010101.7 已知[N]补=1.0110,求[N]原,[N]反和N.解:由[N]补=1.0110得: [N]反=[N]补-1=1.0101, [N]原=1.1010,N=-0.10101.8 用原码、反码和补码完成如下运算：⑴ 0000101-0011010[0000101-0011010]原=10010101；∴0000101-0011010=-0010101。
eda实验课后习题答案
1.功能仿真和时序仿真有何不同？为什么？答：EDA 中功能仿真是纯理论的仿真，功能仿真不考虑信号传送过程中的延迟。
仿真结果可以和我们的真值表对应起来。
而时序仿真则要考虑信号传送过程中的延迟，有可能出现竞争冒险等。
时序仿真比较接近实际。
由图（2）（3）中可知时序仿真中的波形有一小段时间比功能仿真中的波形多了一个BCD码--13。
因为功能仿真只是考虑元件的理想功能，而时序仿真考虑到实际元器件的信号延时、输入/输出时间的延时、触发器的建立/保持时间、寄存器的性能等等1，什么是同步清零和异步清零？同步清零就是把清零信号和时钟信号与或者与非处理后输入到清零端，异步清零的清零信号直接输入到清零端。
同步清零可以保证状态在时钟的有效期内不会改变。
就是说，同步清零要与时钟同步触发，而异步清零就不关心时钟上升沿是否到来。
2，BCD计数器和一般二进制计数器有何差别？用4位二进制数来表示1位十进制数中的0~9这10个数码，简称BCD码。
称BCD码或二-十进制代码，亦称二进码十进数。
是一种二进制的数字编码形式，用二进制编码的十进制代码。
由于十进制数共有0、1、2、……、9十个数码，因此，至少需要4位二进制码来表示1位十进制数。
4位二进制码共有2^4=16种码组，在这16种代码中，可以任选10种来表示10个十进制数码，共有N=16！/（16-10）！约等于2.9乘以10的10次方种方案。
二进制计数器是数字系统中用得较多的基本逻辑器件。
它不仅能记录输入时钟脉冲的个数，还可以实现分频、定时、产生节拍脉冲和脉冲序列等。
例如，计算机中的时序发生器、分频器、指令计数器等都要使用计数器。
计数器的种类很多。
按时钟脉冲输入方式的不同，可分为同步计数器和异步计数器；按进位体制的不同，可分为二进制计数器和非二进制计数器；按计数过程中数字增减趋势的不同，可分为加计数器、减计数器和可逆计数器3.键盘为什么要防抖动？如何防抖动？主要目的是为了提高按键输入可靠性，由于机械触点的弹性振动，按键在按下时不会马上稳定地接通而在弹起时也不能一下子完全地断开，因而在按键闭合和断开的瞬间均会出现一连串的抖动，这称为按键的抖动干扰。
数字逻辑课本习题答案
习 题 五1. 简述时序逻辑电路与组合逻辑电路的主要区别。
解答组合逻辑电路:若逻辑电路在任何时刻产生的稳定输出值仅仅取决于该时刻各输入值的组合，而与过去的输入值无关，则称为组合逻辑电路。
组合电路具有如下特征：②信号是单向传输的，不存在任何反馈回路。
时序逻辑电路:若逻辑电路在任何时刻产生的稳定输出信号不仅与电路该时刻的输入信号有关，还与电路过去的输入信号有关，则称为时序逻辑电路。
时序逻辑○1○2 电路中包含反馈回路，通过反馈使电路功能与“时序”○3 电路的输出由电路当时的输入和状态(过去的输入)共同决定。
2. 作出与表1所示状态表对应的状态图。
表 1解答根据表1所示状态表可作出对应的状态图如图1所示。
图13.已知状态图如图2所示，输入序列为x=11010010，设初始状态为A，求状态和输出响应序列。
图 2解答状态响应序列：A A B C B B C B输出响应序列：0 0 0 0 1 0 0 14. 分析图3所示逻辑电路。
假定电路初始状态为“00”，说明该电路逻辑功能。
图 3 解答○1根据电路图可写出输出函数和激励函数表达式为 xK x,J ,x K ,xy J y xy Z 1111212=====○2 根据输出函数、激励函数表达式和JK 触发器功能表可作出状态表如表2所示，状态图如图4所示。
表2图4○3由状态图可知，该电路为“111…”序列检测器。
5. 分析图5所示同步时序逻辑电路，说明该电路功能。
图5解答○1根据电路图可写出输出函数和激励函数表达式为 )(D ,x y x D y y x Z 21112121212y x y y y y y x ⊕=+=+=○2 根据输出函数、激励函数表达式和D 触发器功能表可作出状态表如表3所示，状态图如图6所示。
表3图6○3由状态图可知，该电路是一个三进制可逆计数器(又称模3可逆计数器)，当x=0时实现加1计数，当x=1时实现减1计数。
6.分析图7所示逻辑电路，说明该电路功能。
数字逻辑 课后习题答案
4. 最简电路是否一定最佳？为什么？
解答
一个最简的方案并不等于一个最佳的方案。最佳方案应满足全面的性能指标 和实际应用要求。所以，在求出一个实现预定功能的最简电路之后，往往要根据 实际情况进行相应调整。
2. 数字逻辑电路具有哪些主要特点？
解答
数字逻辑电路具有如下主要特点：
● 电路的基本工作信号是二值信号。 ● 电路中的半导体器件一般都工作在开、关状态。 ● 电路结构简单、功耗低、便于集成制造和系列化生产。产品价格低
廉、使用方便、通用性好。 ● 由数字逻辑电路构成的数字系统工作速度快、精度高、功能强、可
第二章
1 假定一个电路中，指示灯 F 和开关 A、B、C 的关系为 F=(A+B)C
试画出相应电路图。 解答
电路图如图 1 所示。
图1
2 用逻辑代数的公理、定理和规则证明下列表达式：
(1) AB + AC = AB + AC (2) AB + AB + AB + AB = 1 (3) AABC = ABC + ABC + ABC
= (A + B) ⋅ (A + B) =B
( ) F = BC + D + D ⋅ B + C ⋅ (AC + B)
= BC + D + (B + C)(AC + B) = BC + D + BC(AC + B) = BC + D + AC + B = B + D + AC
EDA课后答案
ENTITY buf3s IS
习
题
3-1. 画出与下例实体描述对应的原理图符号元件： 画出与下例实体描述对应的原理图符号元件： -- 实体 ： 三态缓冲器 实体1： -- 输入端 -- 使能端 -- 输出端
PORT (input : IN STD_LOGIC ; enable : IN STD_LOGIC ; output : OUT STD_LOGIC ) ; END buf3x ; ENTITY mux21 IS PORT (in0, --实体 ： 实体2： 实体 in1, sel :
九江学院电子工程学院 张友木主讲
习
题
数字逻辑系统设计
3-4. 给出 位全减器的 给出1位全减器的 位全减器的VHDL描述。要求： 描述。 描述 要求：
习
题
(1) 首 先 设 计 1 位 半 减 器 ， 然 后 用 例 化 语 句 将 它 们 连 接 起 来 ， 图 3-32 中 h_suber是半减器，diff是输出差，s_out是借位输出，sub_in是借位输入。 是半减器， 是输出差， 是借位输出， 是借位输入。 是半减器 是输出差 是借位输出 是借位输入 (2) 以1位全减器为基本硬件，构成串行借位的 位减法器，要求用例化语 位全减器为基本硬件， 位减法器， 位全减器为基本硬件 构成串行借位的8位减法器 句来完成此项设计(减法运算是 句来完成此项设计 减法运算是 x – y - sun_in = diffr)。 。
选 九江学院电子工程学院图3-30 4选1多路选择器 张友木主讲 多路选择器
数字逻辑系统设计
library ieee; use ieee.std_logic_1164.all; entity sel4_if is port(s1,s0:in std_logic; a,b,c,d:in std_logic; y:out std_logic); end; architecture behave of sel4_if is begin process(a,b,c,d,s1,s0) begin if(s1='0' and s0='0') then y<=a; elsif (s1='0' and s0='1') then y<=b; elsif (s1='1' and s0='0') then y<=c; else y<=d; end if; end process; end; 九江学院电子工程学院 张友木主讲
eda技术及应用课后习题答案
eda 技术及应用课后习题答案【篇一：eda 技术实用教程(第四版)》习题答案】ss=txt>1 习题1- 1 eda 技术与asic 设计和fpga 开发有什么关系？fpga 在asic 设计中有什么用途？p3~41- 2 与软件描述语言相比，vhdl 有什么特点? p6l- 3 什么是综合?有哪些类型? 综合在电子设计自动化中的地位是什么? p51- 4 在eda 技术中，自顶向下的设计方法的重要意义是什么? p7~101- 5 ip 在eda 技术的应用和发展中的意义是什么? p22~141- 6 叙述eda 的fpga/cpld 设计流程，以及涉及的eda 工具及其在整个流程中的作用。
(p11~13)2 习题2- 1 olmc (输出逻辑宏单元)有何功能? 说明gal 是怎样实现可编程组合电路与时序电路的。
p34~362- 2 什么是基于乘积项的可编程逻辑结构? p33~34 ，40 什么是基于查找表的可编程逻辑结构? p40~412- 3 fpga 系列器件中的lab 有何作用? p43~452- 5 解释编程与配置这两个概念。
p582- 6 请参阅相关资料，并回答问题：按本章给出的归类方式，将基于乘积项的可编程逻辑结构的pld 器件归类为cpld ；将基于查找表的可编程逻辑结构的pld 器什归类为fpga ，那么，apex 系列属于什么类型pld 器件? max ii 系列又属于什么类型的pld 器件?为什么? p54~563 习题3- 1 画出与以下实体描述对应的原理图符号元件: entity buf3s is -- 实体1: 三态缓冲器port(input:in std_logic; -- 输入端enable:in std_logic; -- 使能端output:out std_logic); -- 输出端end buf3s ;entity mux21 is -- 实体2: 2 选1 多路选择器port(in0, in1,sel: in std_logic; output:out std_logic);3- 2 图3-16 所示的是4 选1 多路选择器,试分别用if_then 语句和case 语句的表达方式写出此电路的vhdl 程序,选择控制信号s1 和s0 的数据类型为std_logic_vector; 当s1='0',s0=；'s01'='0',s0= ；'1' s1 =' 1' ,s0=和Sf='1' ,s0=时，分别执行y=a、y=b、y=c、y=d。
数字逻辑课后答案第七章
= FC4 ⋅ F4F3 ⋅ F4F2
据此，可画出逻辑电路图如图3所示。 图3
7. 试用4路数据选择器实现余3码到8421码的转换。 解答 假定用ABCD表示余3码，WXYZ表示8421码，并选择A、B作为选择变量，可求出各4路 数据选择器的数据输入端分别为：
W : D0 = D1 = 0, D2 = CD, D3 = 1 X : D0 = 0, D1 = CD, D2 = CD, D3 = 0 Y : D0 = 0, D1 = D2 = C ⊕ D, D3 = 0 Z : D0 = 0, D1 = D2 = D, D3 = 1
D80 D40 D20 D10
×
1010
D80 D40 D20 D10
D80 D40 D20 D10
＋
D8 D4 D2 D1
B6 B5 B4 B3 B2 B1 B0
据此，可得到实现预定功能的逻辑电路如图2所示。
B6 B5 B4 B3
B2 B1 B0
T693 0
D40 D40 0 D80 0
T693 0
w团队一直秉承用心为大家服务的宗旨以关注学生的学习生活为出发点旨在为广大学生朋友的自主学习提供一个分享和交流的平台
课后答案网，用心为你服务！
大学答案 --- 中学答案 --- 考研答案 --- 考试答案 最全最多的课后习题参考答案，尽在课后答案网（）！ Khdaw团队一直秉承用心为大家服务的宗旨，以关注学生的学习生活为出发点，
所示。 表3
CP
Q0Q1Q2 F(DR)
0
101
1
1
110
1
2
111
0
3
011
0
4
001
0
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
习题答案第1章一、单选题（1）B （2）C （3）B （4）C （5）D （6）B （7）C （8）D （9）C （10）C （11）D（12）D（13）A（14）D二、判断题（1）√ （2）√ （3）× （4）× （5）×（6）×（7）√（8）×三、填空题（1）10000111.101、207.5、87.A （2）185.75 （3）1001 0100（4）B A ⋅、B A +、B A B A +、AB B A + （5）C B A ABC C AB ++ （6）C A AD ⋅ （7）B A B A + （8）2n （9）1 （10）1四、综合题（1）① BA B A AD B B A AD DE B B A AD C A A C DE C B B D C A A C B DE C B B BD C A A Y +=++=++=++++=+++++=+++++=)1()()()()(② BA B A B A D D B A B A A D B D B A B A B B A D B A D B A B A B A AB Y +=+++=++++=+++++=+++++=)1)(())(())()(())(( ③ DB C B A D C D B C B DE B B A C A D B D C C B DE B C B C A D BC A D B D C C B DE B A C B A AC DE B A D BC A C B A D C D B C B AC Y ++=+++++=+++++++=+++++++=+++++++=)1()1()()()(（2）① BCD C B D B A B A D C B A Y ++++= 函数卡诺图如下：化简结果为：BD D A D C Y ++=② F(A,B,C,D)=Σm(0,2,4,5,6,7,8,10,12,14) 函数卡诺图如下：化简结果为：D B A D C B A F +=),,,(③ F(A,B,C,D)=Σm(1,2,6,7,10,11)+Σd(3,4,5,13,15)函数卡诺图如下：化简结果为：⎪⎩⎪⎨⎧=++=∑0)15,13,5,4,3(),,,(CB D AC AD C B A F（3）该逻辑图所对应的逻辑表达式如下 AC C B B A Y +⊕++=)(根据真值表，可写出标准与或式如下 ABC C AB C B A C B A C B A C B A Y +++++= （4）根据表达式画出逻辑图如下A BCY第2章一、单选题（1）B （2）CDA （3）D （4）C （5）C （6）B （7）D（8）B（9）A（10）B二、判断题（1）√ （2）√ （3）× （4）√ （5）√ （6）× （7）√ （8）×（9）×（10）√（11）√三、综合题1．解：由于 0110 + 1011 + 1 = 1 0010， 因此 C out 输出1，S 3 ~ S 1输出0010 2．解：（1）分析设计要求……（2）列真值表……（3）写逻辑表达式776655443322110001270126012501240123012201210120m D m D m D m D m D m D m D m D S S S D S S S D S S S D S S S D S S S D S S S D S S S D S S S D Y +++++++=+++++++=（4）画逻辑图D 0D 1D 2D 3YD 4D 5D 6D 73．解：（1）分析设计要求 …… （2）列编码表……（3）写逻辑表达式864200874301943212987653I I I I I Y I I I I I Y I I I I I YI I I I I Y ++++=++++=++++=++++= （4）画逻辑图1Y 2Y I 2I 0I 1I 3I 4I 5I 6I 7I 8I 9Y 3Y 04．解：（1）分析设计要求…… （2）列真值表（3）写逻辑表达式130********S DS Y S DS Y S S D Y S S D Y ==== （4）画逻辑图DS S Y 0Y 1Y 2Y 35．解：根据乘法原理A 2 A 1 A 0 ×B 1B 0A 2B 0 A 1B 0 A 0B 0 ＋ A 2B 1 A 1B 1 A 0B 1P 4P 3P 2P 1P 0显然，电路的输入输出信号有： 输入信号：被乘数A （A 2A 1A 0），乘数B （B 1B 0） 输出信号：乘积P （P 4P 3P 2P 1P 0）由乘法原理可见，此乘法器需要6个与门及一个4位加法器，故选择2片74HC08及1片74HC283。
逻辑图：连线图：P 2P 1P 3P 4A 2B 1V cc V cc V ccP 0A 2B 0A 0A 1B 0B 0A 0B 1A 1B10006．解：（1）分析设计要求4位有符号二进制数比较器的输入信号分别为A 数（A 3A 2A 1A 0）、B 数（B 3B 2B 1B 0），其中A 3及B 3分别为两个数的符号位，A 2~A 0、B 2~B 0为数值位；输出信号仍然是G 、E 、S ，分别表示大于、等于、小于三种比较结果。
（2）列真值表依据多位有符号二进制数的比较原理，可列出真值表。
（3）写逻辑表达式 用G i 表示A i ＞B i ，E i 表示A i ＝B i ，S i 表示A i ＜B i ，可得到输出变量G 、E 、S 的逻辑表达式：012312323301230123123233S E E E S E E S E G S E E E E E G E E E G E E G E S G +++==+++=由前面介绍的1位比较器可知：ii i i i i i i i i ii i B A S B A B A B A E B A G =⊕=+==则4位有符号数值比较器的输出函数表达式可写成01122331122332233330123123233001122330123001122331122332233330123123233B A B A B A B A B A B A B A B A B A B A S E E E S E E S E G S B A B A B A B A E E E E E B A B A B A B A B A B A B A B A B A B A G E E E G E E G E S G ⊕⊕⊕+⊕⊕+⊕+=+++=⊕⊕⊕⊕==⊕⊕⊕+⊕⊕+⊕+=+++= 显然S 的值也可由其他两个值的输出得到，表达式为 E G S +=（4）画逻辑图： 根据以上表达式，结合1位二进制数比较器的设计结果，可得到4位有符号二进制数比较器的逻辑图。
SGEBA B A B A B A7．解：由于有符号二进制补码数的最高位是符号位，符号位为“0”的数要比符号位为“1”的数大，当符号位相同时，以其余数值位的大小决定比较结果。
因此有符号数的比较和无符号数的比较，差异仅在最高位，可将两个有符号数的最高位取反后，利用比较器74HC85进行比较。
连线图如下：V ccV cc018．解：(1) 分析设计要求。
4位二进制补码——原码转换器有4位补码输入，4位原码输出。
(2) 列真值表。
设定变量：设4位补码输入变量为A (A 3A 2A 1A 0)，4位原码输出变量为Y (Y 3Y 2Y 1Y 0)，根据补码数转换为原码数的转换规则，可列真值表如下。
(3) 化简逻辑函数。
由真值表可得到逻辑函数Y 3～Y 0的卡诺图，如下。
图2-59 4位原码-补码转换器卡诺图由卡诺图化简，写出逻辑表达式如下：0013011312301223233A Y A A A A A A A Y A A A A A A A Y A Y =++=++==(4) 画逻辑图。
根据以上表达式，画出4位补码-原码转换器逻辑图如下图。
Y 3Y 2Y 1Y 09．解：（1）分析设计要求根据检奇电路的要求，电路需要3个输入信号、1个输出信号。
（2）列真值表设定变量：用A 、B 、C 三个变量作为输入变量，用Y 作为输出变量。
根据题目要求，可列出真值表如下。
（3）化简逻辑函数由真值表可画出卡诺图。
由卡诺图写出最简与或式如下 ABCC B A C B A C B A Y +++=（4）用译码器实现时，由于输入变量有3个，因此应选择3线-8线译码器（74HC138）。
若在电路连接时，将A 、B 、C 分别接到译码器的A 2、A 1、A 0端，即A 2 = A ，A 1 = B ，A 0 = C ，则上式可改写为：12012012012A A A A A A A A A A A A ABC C B A C B A C B A Y +++=+++=由74HC138的输出函数：1240120A A A Y A A A Y ==1250121A A A Y A A A Y == 01260122A A A Y A A A Y ==1270123A A A Y A A A Y ==可得7421012012012012012012012012Y Y Y Y A A A A A A A A A A A A A A A A A A A A A A A A Y ⋅⋅⋅=⋅⋅⋅=+++=根据以上逻辑表达式画出连线图如下：A B C 1Y（5）用数据选择器实现时，由于输入变量个数为n=3，由i=n-1=3-1=2，可知，应选择4选1的数据选择器（74HC153）实现该函数功能。
若在电路连接时，将B 、C 分别接到数据选择器的S 1、S 0端，即1S B = 0S C =则检奇电路的输出表达式可改写为0101010101010101S AS S S A S S A S S A S AS S S A S S A S S A ABC C B A C B A C B A Y +++=+++=+++=由于4选1数据选择器的输出函数式为013012011010S S I S S I S S I S S I Y +++=显然，若要用数据选择器实现Y 函数，只须令 A I =0A I =1 A I =2 A I =3根据以上分析可知，如果将4选1数据选择器的输入端按以下关系连接，可实现检奇电路函数的功能。
B S =1C S =0 A I =0A I =1A I =2A I=3按以上关系式连接的连线图如下。
第3章一、单选题（1）C （2）C （3）A （4）A （5）A （6）D （7）C （8）A （9）C （10）D （11）C（12）C（13）C（14）D二、判断题（1）× （2）× （3）× （4）√ （5）√ （6）× （7）√（8）×（9）√（10）×三、填空题（1）保持、置0、置1，)(01约束条件⎩⎨⎧=+=+RS Q R S Q n n Clk ↓有效（2）保持、置0、置1、翻转，n nn Q K Q J Q +=+1Clk ↓有效（3）置0、置1，D Qn =+1Clk ↑有效（4）保持、翻转，nn nn Q T Q T Q T Q ⊕=+=+1Clk ↑有效（5）翻转 （6）有效状态 （7）能自启动 （8）时序 （9）4 （10）6四、综合题（1）解：S R Q Q（2）解：CP D QQ（3）解：J K Q Q（4）解： 1）状态图3）利用卡诺图化简Q 2Q 1Q 0 /BQ 2n+1Q 1n+1Q 0n+1Bnn nn n n n n n n n n n n n n n n n n n n n Q Q Q B QQQ Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q 01201001010111012021201212)(==⊕=+=+⊕=++=+++4)由于D 触发器的特性方程Q n+1=D显然 nnn n n nQ D Q Q D Q Q Q D 000110122)(=⊕=+⊕=5）画逻辑图BCl k6）画时序图Q 0Q 1Q 2BCl k（5）解：2）写出输出函数、状态函数及特性函数n 20n1n 12n 21n 0n 01n 1n 11n 2n1n 2Q D Q D Q D Q Q Q Q Q Q Q Q C =======+++ 3）分析能否自启动存在无效状态，将n 0n 1n 2Q Q Q =010，代入次态方程，得1n 01n 11n 2Q Q Q +++=101，C=0；将n 0n 1n 2Q Q Q =101，代入次态方程，得1n 01n 11n 2Q Q Q +++=010，C=1。