多处理机Cache一致性——监听协议
基于总线侦听Cache一致性协议算法与实现
个 处理 机共 享地 访 问 主存 ｛ｏ ｍｏ ｍｏｙ ， ｃｍ ｎｍｅ ｒ｝ 同时 每 个处 理 机义 有 自己的高速缓 存 （ ｎｃｉ ａｈｓ 。其 Ｏ —ｈｐＣ ｃｅ） 中 Ｃ ｃｅ 速度 比主存快 得 多的缓 冲存 储 器 ， 是 其 ａｈ 是 但
总 第 １ ６期 ４
基 于 总线 侦 听 Ｃ ｃｅ一 致性 协 议 算 法 与 实 现 ａｈ
彭 军 杨 ， 乐 ， 婵 新 盛 立琨 稂 ，
（， １ 江西农业 大学，江西 南 昌 ３ ０４ ； ． ３０ ５ ２ 江西师范 大学计算机信息工程学院 ，江西 南昌 ３０ ２ ） ３０ ２
摘要 ： 以共 享 总 线 的 多处 理 机 系统 为例 ， 文 介 绍 了在 共 享 总线 系统 中 ａｈ 并 基 于 总 线侦 听 Ｃｃ ｅ一 致性 协议 的优 点 和 协议 区分 状 态 的 原 因 ， 出 了一 个评 价 协 议 好 坏 的 角 度 ： 线 的 流 量 和 存 储 器 ａｈ 给 总
Ｐｒｔ ｃ １ ｏ ｏｏ．
Ｋｅ ｒ ｓ ｃ ｃ ｅ ｃ ｈ ｒｎ ｅ ｙ ｗｏ ｄ ： ａ ｈ ｏ ｅ ｅ ｃ ；Ｃａ ｈ ；ｓ ｏ ｐ ｒｔｃ ｌ ｃｅ ｎ ｙ ｐ ｏｏ ｏ ；ＭＥ Ｉ Ｓ
计算机系统结构简答题
1.如果外设要求的通道实际流量十分接近货等于通道具有的最大流量解：1.增大通道最大流量2.动态改变设备优先级3.增加一定数量的缓存器，尤其是优先级比较低的设备2.RISC处理器的关键技术有哪几种？解：1.延时转移技术2.指令取消技术3.重叠寄存器窗口技术4.指令流调整技术3.向量的处理方式有哪三种？各有何特点？解：1.横向处理方式。
向量计算是按行的行从左至右横向地进行。
2.纵向处理方式。
向量计算是按列的方式自上而下地进行。
3.纵横处理方式。
横向处理和纵向处理相结合的方式。
4.列出互连网络中四种寻径方式？并指出他们各自优缺点？解：线路交换：传递信息时必须频繁建立从源节点到目的节点的物理通路，开销很大。
存储转发寻径：包缓冲区大，不利于VLSI的视线，时延大，与节点的距离成正比。
虚拟直通寻径：没有必要等到整个小心全部缓冲后在做路由选择，只要接受到用作寻址的消息头部即可判断，通信时延与节点数无关，同样不利于vlsi 的实现。
虫蚀寻径：每个节点的缓冲区小，易于VLSI的实现，较低的网络传输时延，通道共享性好，利用率高，易于实现选播和广播通信方式。
动态就是想把乘法做完，只要能做加法，就做加法！1.2.3.4.5是任务a1*b1--a5*b5.整个处理过程为17个时钟周期，进行了9次不同运算，TP=9/17t,这些运算串行处理所需要的时钟周期为31个时钟周期，S=31/17=1.82. Y=31/(17*5)=36.5.5.设计一台计算机应有哪五类基本指令？解：输入输出类指令数据传送类指令算数运算与逻辑运算类指令程序控制类指令控制管理机器类指令6.设计一个计算机系统时，确定数据表示的原则主要有哪几个？解：1.缩短程序的运行时间2.减少CPU与主存之间的通信量3.这种数据表示的通用性和利用率7.在多处理机系统中，Cache一致性问题由什么引起，主要采用哪两种方法解决？解：Cache一致性问题主要由共享可写的数据，进程迁移，I/O传输等原因产生。
cache 的mesi协议
cache 的mesi协议摘要：1.什么是Cache？2.Cache 的一致性问题和解决方案3.MESI 协议的提出4.MESI 协议的工作原理5.MESI 协议的优点和局限性6.总结正文：1.什么是Cache？Cache 是一种存储器，用于存储最近访问的数据。
在计算机系统中，Cache 位于处理器和主存储器之间，其作用是缓存主存储器中的数据，以便处理器能够更快地访问数据。
2.Cache 的一致性问题和解决方案当多个处理器同时访问Cache 时，可能会出现一致性问题。
为了解决这个问题，人们提出了多种一致性协议，其中最常用的是MESI 协议。
3.MESI 协议的提出MESI 协议是由加州大学伯克利分校的计算机科学家们提出的。
它是一种基于监听的总线协议，旨在解决Cache 一致性问题。
4.MESI 协议的工作原理MESI 协议根据数据的修改情况将Cache 分为四种状态：M（Modified）、E（Exclusive）、S（Shared）和I（Invalid）。
当处理器修改Cache 中的数据时，它将数据的状态设置为M。
当其他处理器请求访问该数据时，它将检查数据的状态，如果数据的状态为M，则处理器会拒绝访问；如果数据的状态为E，则处理器会允许访问；如果数据的状态为S，则处理器会共享数据；如果数据的状态为I，则处理器会重新加载数据。
5.MESI 协议的优点和局限性MESI 协议的优点是简单、高效，能够解决Cache 一致性问题。
然而，MESI 协议也有一些局限性，例如，它要求处理器能够区分不同状态的数据，这可能会增加处理器的复杂性。
6.总结MESI 协议是一种基于监听的总线协议，用于解决Cache 一致性问题。
它根据数据的修改情况将Cache 分为四种状态，并规定了不同状态下的处理器行为。
cache一致性协议实现的基本方法
面已经谈到，随着处理机数目N 的增大、存储器容量的增加，所 需要目录的容量以N2 的数量级增加。在目录本身就很庞大的情 况下，还需要增加一位C/D 位，以指示该复本是否允许写。所以 这种目录结构所需要的空间较为庞大。针对这个问题，提出了 有限目录的方法。 2）有限目录 有限目录的基本思想是要解决全映射目录空间过大的问题。 其采用的手段就是对任意一个数据块在高速缓存中同时存在的 复本的数目加以一定的限制，这是基于处理机使用的局部性， 即多机系统解决问题时，短时间内可能只集中使用其中几台机 器，所以某一个数据块的复本只有部分处理机需要，因此只需 要记录这几台机器，而不需要记录所有处理机，目录所需空间 大大减少：记录处理机号码的所需空间呈Log2N 增长，总的空间 需求为O（N XLog2N）。 3）链式目录 链式目录是采用目录指针链来跟踪共享可写数据的复本；链 表既可以采用单链表，又可以采用双链表。对于共享数据块的 复本数没有限制。所占用的空间和可扩展性与有限目录近似。
（3）Write- inv：远程高速缓存在写命中时在总线上广播一个无 效命令 （4）Read-inv：远程高速缓存在写缺失时在总线上广播一个无 效命令 （5）Read-blk：从另外一个高速缓存中读出一份有效复本。 这两条属于一致性命令 3）写操作可能遇到的几种情况 （1）如果C1 为VALID，写C1 时，则写命中（Write hit） a. 如果内存单元所在的块在高速缓存中，则可以写高速缓存 命中。 b. 如果内存单元所在的块不在高速缓存中，则写缺失，将内 存单元所在块读入高速缓存，再进行写操作发P-Write 修改C1 内 容，修改内存，发Write-Inv 给所有高速缓存，使它们的状态变 为无效。同时使本地的高速缓存中数据块的状态变Reserved。 （2）如果C1 为Reserved，对C1 进行写操作时，则写命中。发PWrite 命令修改C1内容，不修改内存中的复本，C1 状态变为 Dirty （3）如果C1 为Dirty，写C1 时则写命中。发出P-Write 命令修
MESIMOESI协议
MESIMOESI协议Cache的写策略1. Write through（写通）每次CPU修改了cache中的内容，Cache⽴即更新内存的内容2. Write back（写回）内核修改cache的内容后，cache并不会⽴即更新内存中的内容，⽽是等到这个cache line 因为某种原因需要从cache中移除时，cache才会更新内存中的内容。
Write through（写通）由于有⼤量的访问内存的操作，效率太低，⼤多数处理器都使⽤Writeback（写回）策略。
Cache如何知道这⾏有没有被修改？需要⼀个标志-dirty标志。
Dirty标志为1，表⽰cache 的内容被修改，和内存的内容不⼀致，当该cache line被移除时，数据需要被更新到内存，dirty标志位0（称为clean），表⽰cache的内容和内存的内容⼀致。
有dirty标志的cache结构：程序cache不会被修改，不需要dirty标志，数据cache需要dirty标志。
Cache⼀致性1. ⼀致性问题的产⽣-信息不对称导致的问题在多核处理器中，内存中有⼀个数据x，值为3，被缓存到core0和core1中，如果core0将x 修改为5，⽽core1不知道x被修改，还在使⽤旧事，就会导致程序出错，这就是cache的不⼀致。
2. Cache⼀致性的底层操作为了保证cache的⼀致性，处理器提供了两个保证cache⼀致性的底层操作：Writeinvalidate和Write update。
Write invalidate（置⽆效）：当⼀个内核修改了⼀份数据，其他内核上如果有这份数据的复制，就置成⽆效。
Write update（写更新）：当⼀个内核修改了⼀份数据，其他地⽅如果有这份数据的复制，就都更新到最新值。
Cache⼀致性协议MESIMESI协议是⼀种采⽤写–⽆效⽅式的监听协议。
它要求每个cache⾏有两个状态位，⽤于描述该⾏当前是处于修改态（M）、专有态（E）、共享态（S）或者⽆效态（I）中的哪种状态，从⽽决定它的读/写操作⾏为。
并行机紧耦合松耦合系统原理构成以及存储体系结构
并行机紧耦合松耦合系统原理构成以及存储体系结构姓名：________________________班级：________________________学号：________________________并行机紧耦合松耦合系统原理构成以及存储体系结构摘要计算机发展的趋势是越来越先进，越来越高级。
从数据处理、信息处理到知识处理，最终到智能处理，每前进一步，都要求增强计算机系统的处理能力。
计算机发展的历史表明：为了达到高性能，除了必须提高元器件的速度外，系统结构的改进是另一种重要途径，特别是当元器件的速度达到极限时，改进系统结构就成为问题的焦点。
对此，了解紧耦合松耦合系统原理构成以及存储体系结构十分重要。
AbstractTrends in computer development is more advanced, more and more advanced. From the data processing, information processing to knowledge processing, eventually to the intelligent processing. Every step, require enhanced processing capabilities of the computer system .The history of computer development shows that in order to achieve high performance,in addition to the need to improve the speed of external components. Improved system architecture is another important way. In particular, when the speed limit is reached components.Improved system architecture has become the crux of the problem. Therefore，learn tightly coupled and loosely coupled systems theory constitutes storage architecture is very important.关键字：紧耦合；松耦合；存储体系；Cache一致性一．多处理机系统多处理机系统是由多台处理器组成的计算机系统。
适用于多核环境的混合Cache一致性协议
需要在高速缓冲 中为处理器 内核 中的 Ｃ ｃ ｅ ａｈ 数据 副本创建较
多的 目录项 ，占用了大量 的存储空间 ，因此在 目录较大时 ， 查询时延也较大 。
个处理器 内核 的私有 Ｃｃｅ ａ ，内核时刻监听总线 是否有请 求 ｈ 送达 ，所有处理器 内核 发出的请求 以广播方式发送到其他 处 理器 内核节点 ，共享总线保证所有处理器 内核 的数据请求串 行执行 。典型 的监听协议有 ＭＥ Ｉ Ｊ Ｓ 协议和 Ｍ ＳＦ Ｅ Ｉ 协议 。
３ 小容量 目录 Ｄ Ｃ ｃｅ － ａｈ
本文协议为克服监听协议无差别发送广播的缺 点，在系 统结构 中引入 了一个 目录 ｃｃｅ ａ ——ＤＣ ｃｅ —ａｈ 通过 ｈ —ａｈ ，ＤＣ ｃｅ 互联结构 和处理器 内核的私 有 Ｌ１ ａｈ 互联。带有 Ｄ Ｃ ｃ ｅ ｃｅ Ｃ — ａｈ
监听协议的优点是结构比较简单， 但因为总线是独占性 资源，当总线上互联的处理器内核节点较多时， 协议的效率 会急剧下降 。处理器内核的一致性数据请求事务都要无差 别地在总线上广播，并且所有监听到请求的 Ｃ ｃｅ ａｈ 控制器都 要查找 Ｃ ｃｅ ａｈ 中是否包含了请求数据 的副本 ，即使不包含远 程请求数据副本的 Ｃ ｃｅ ａｈ 也需要执行 查找操作 ，无谓地消耗
如是 ，进行下一步处理 。
（） 有请求 数据 的 目的 内核 将数据 副本 以点对 点方 式 ２含 发送给源请求 内核 ，并进行数据副本状态维护 。
（） ３ 目的内核向 Ｄ Ｃ ｃｅ发送确认 ，Ｄ— ａｈ 维护 目录。 — ａｈ Ｃｃｅ
状态 ；Ｃ ｒ—ｕ ｅ 为数据块 副本所在 内核编号 。 ｏｅｎ ｍｂ ｒ
cache一致性问题和解决方法
cache一致性问题和解决方法作者辽宁工程技术大学摘要高速缓冲存储器一致性问题是指高速缓冲存储器中的数据必须与内存中的数据保持同步(一致) 。
多核处理器将一个以上的计算内核集成在一个处理器中，通过多个核心的并行计算技术，增强处理器计算性能。
单片多处理器结构(CMP—ChipMultiprocessor)又是该领域中备受关注的问题。
本文简要论述了CMP的多级Cache存储结构，多级结构引起了Cache一致性问题，一致性协议的选取对CMP系统的性能有重要影响。
使用何种Cache一致性模型以及它的设计方案是本文重点研究的内容。
关键词：CMP；Cache一致性；存储器；协议；替换策略Cache consistency problem and solving methodAbstract Cache consistency refers to the data in the cache memory must be synchronized with the data in memory (the same).Multi·core processor was the integration of multiple computing cores on a single processoL which improved processor computing ability through the parallelcomputing Technology of multi-coreprocessors．Single chip multi-processorarchitecture(CMP-ChipMulfiprocessor)was hot spots in this area．The CMPmulti-level Cache storage structure was briefly discussed in this paper,which led to Cache coherence problem，the selection of consistency protocol had a major impact on the performance of the CMP system．The selection of model of theCache Coherence and methods of its design will have a significant impact ofoverall design and development of CMPKey words：CMP Cache; consistency; memory; protocol; replacement strategy1引言在过去的二十年中，计算机处理器设计工艺和处理器体系结构发展迅速，计算机也能够完成所赋予它的大部分任务。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
是
否
将要写入到存储器13的内容先写到存储器中，再送回cpuB的1替换掉原来的内容，同时其他cpu中的13的内容作废
5 多处理机Cache一致性——监听协议
5.1实验目的
加深对多Cache一致性的理解；
掌握解决多Cache一致性的监听协议的基本思想；
掌握在各种情况下监听协议是如何工作的。
5.2实验平台
实验平台采用多Cache一致性监听协议模拟器。
5.3实验内容
1)对于以下访问序列，写出监听协议所进行的操作。
所进行的访问
是否发生替换
是否发生写回
监听协议所进行的操作
CPU A读第5块
否
否
将存储器号为5的块送到cacheA的1中，再送到cpuA中
CPU B读第5块
否
否
将存储器号为5的块送到cacheB的1中，再送到cpuA中
CPU 第5块
否
否
将存储器号为5的块送到cacheC的1中，再送到cpuA中
CPU B读第5块
CPU C读第13块
否
否
将存储器号为13的块送到cacheC的1中，再送到cpuA中
CPU B读第13块
否
否
将cacheB中的13中的内容送到cpuB中
CPU D读第13块
否
否
将存储器号为13的块送到cacheD的1中，再送到cpuA中
CPU B写第29块
是
否
将存储器号为29的块送到cacheB的1中，替换掉原来存的13，再送29到cpuB中
否
否
将cacheB中的1中的内容送到cpuB中
CPU D读第5块
否
否
将存储器号为5的块送到cacheD的1中，再送到cpuA中
CPU B写第21块
是
否
将存储器号为21的块送到cacheB的1中，替换掉原来存的5，再送21到cpuB中
CPU A写第23块
否
否
将存储器号为23的块送到cacheA的3中，再送到cpuA中
CPU C写第23块
否
是
将cacheA中的23块内容写回存储器，再将此块内容送到cacheC的3中，再送到cpuC中
CPU B读第29块
是
是
将cacheB中1的21块内容写回存储器21块，之后在将29块内容送到cacheB中的1替换掉原来21块的内容。
CPU B写第5块
是
否
将要写入到存储器5的内容先写到存储器中，再送回cpuB的1替换掉原来的内容，同时其他cpu中的5的内容作废
CPU A写第15块
否
否
将存储器号为15的块送到cacheA的3中，再送到cpuA中
CPU C写第15块
否
是
将cacheA的3中15的内容写回到存储器然后将此块送到cacheC的3中，再送到cpuC中
CPU B读第21块
是
是
将cacheB中1的29块内容写回存储器29块，之后在将21块内容送到cacheB中的1替换掉原来29块的内容。
2)自己编写一个访问序列（尽量涵盖多种状态的转换），写出监听协议所进行的操作。
所进行的访问
是否发生替换
是否发生写回
监听协议所进行的操作
CPU A读第13块
否
否
将存储器号为13的块送到cacheA的1中，再送到cpuA中
CPU B读第13块
否
否
将存储器号为13的块送到cacheB的1中，再送到cpuA中