高密度等离子体化学气相淀积工艺简介
高密度等离子体化学气相淀积工艺简介
高密度等离子体化学气相淀积工艺简介随着半导体技术的飞速发展，半导体器件特征尺寸的显著减小，相应地也对芯 片制造工艺提出了更高的要求，其中一个具有挑战性的难题就是绝缘介质在各 个薄膜层之间均匀无孔的填充以提供充分有效的隔离保护，包括浅槽隔离（STI ），金属前绝缘层（PMD ，金属层间绝缘层（IMD ）等等。
本文所介绍的 高密度等离子体化学气相淀积（HDP CVD 工艺自20世纪90年代中期开始被先 进的芯片工厂采用以来，以其卓越的填孔能力，稳定的淀积质量，可靠的电学 特性等诸多优点而迅速成为 0.25微米以下先进工艺的主流。
图1所示即为在 超大规模集成电路中HDP CVDL 艺的典型应用。
PASSIVATION PECVD SINPETEOSHi D«p RW U$G HOP-USC CMPHi Dep RqU USGHi D 呻 Rot* 吒G 、 HDP-PSC^?S 4BCFC 刖一^ Th^nnoJ Ox-匚扌 CUP // 图1 HDP GVD 工艺在趙大規摟集成电路中的典型应用HDP CVD 勺工艺原理在HDP CVDE 艺问世之前，大多数芯片厂普遍采用等离子体增强化学气相 沉积（PE CVD ）进行绝缘介质的填充。
这种工艺对于大于 0.8微米的间隙具有良 好的填孔效果，然而对于小于0.8微米的间隙，用单步PE CVDT 艺填充具有高 的深宽比（定义为间隙的深度和宽度的比值）的间隙时会在其中部产生夹断 （pinch-off ） 和空洞（图 2）。
/ HDP USG Z CMPf?]2PECVD工艺填孑l中产生的夹斯和空洞为了解决这一难题，淀积-刻蚀-淀积工艺被用以填充0.5微米至0.8微米的间隙，也就是说，在初始淀积完成部分填孔尚未发生夹断时紧跟着进行刻蚀工艺以重新打开间隙入口，之后再次淀积以完成对整个间隙的填充（图 3 ）。
显而易见，为了填充越小的间隙，越来越多的工艺循环需要被执行，在不断降低产量的同时也显著增加了芯片成本，而且由于本身工艺的局限性，即便采用循环工艺，PE CVD寸于小于0.5微米的间隙还是无能为力.其他一些传统CVD 工艺，如常压CVD（APCVD）亚常压CVD（SACVD虽然可以提供对小至0.25微米的间隙的无孔填充，但这些缺乏等离子体辅助淀积产生的膜会依赖下层表面而显示出不同的淀积特性，另外还有低密度和吸潮性等缺点，需要PE CVD增加上保护层和下保护层，或者进行后淀积处理（如退火回流等）。
等离子体增强化学气相沉积(二)2024
等离子体增强化学气相沉积（二）引言概述：等离子体增强化学气相沉积（PECVD）是一种广泛应用于微电子和薄膜制备领域的表面改性技术。
本文将探讨PECVD的工作原理和应用，着重介绍其在材料科学和纳米技术领域的应用。
文中将从五个方面进行阐述：等离子体的产生、反应区中化学物质激发、气体输运机制、薄膜沉积过程和应用案例。
正文：一、等离子体的产生1. 等离子体的定义和特点2. 等离子体的产生方法3. 等离子体源的种类和选择4. 等离子体源的作用机制5. 等离子体温度和密度的控制方法二、反应区中化学物质激发1. 等离子体激发的基本原理2. 等离子体激发对反应的影响3. 等离子体激发的参数优化4. 等离子体激发对沉积薄膜性能的影响5. 等离子体激发的技术进展和挑战三、气体输运机制1. 气体输运的基本原理2. 气体输运的控制方法3. 气体输运对沉积速率和成分的影响4. 气体输运对薄膜质量的影响5. 气体输运在PECVD中的应用案例四、薄膜沉积过程1. 沉积过程概述和反应动力学2. 主要影响沉积过程的因素3. 沉积速率的控制方法4. 沉积过程中的界面反应和成核机制5. 沉积薄膜的表征和评估方法五、应用案例1. 硅基和非硅基薄膜的沉积2. 光学薄膜和光学器件的制备3. 氢化非晶硅薄膜的应用4. 生物材料和生物传感器的制备5. 纳米材料和纳米器件的制备结论：等离子体增强化学气相沉积是一种广泛应用于微电子和薄膜制备领域的表面改性技术。
本文从等离子体的产生、反应区中化学物质激发、气体输运机制、薄膜沉积过程和应用案例五个方面进行了详细阐述。
通过深入了解PECVD的工作原理和应用，我们可以更好地利用这一技术来满足各种材料科学和纳米技术的需求。
高密度等离子体化学气相淀积工艺简介
高密度等离子体化学气相淀积工艺简介随着半导体技术的飞速发展，半导体器件特征尺寸的显著减小，相应地也对芯片制造工艺提出了更高的要求，其中一个具有挑战性的难题就是绝缘介质在各个薄膜层之间均匀无孔的填充以提供充分有效的隔离保护，包括浅槽隔离（STI)，金属前绝缘层（PMD），金属层间绝缘层（IMD）等等。
本文所介绍的高密度等离子体化学气相淀积（HDP CVD)工艺自20世纪90年代中期开始被先进的芯片工厂采用以来，以其卓越的填孔能力，稳定的淀积质量，可靠的电学特性等诸多优点而迅速成为0.25微米以下先进工艺的主流。
图1所示即为在超大规模集成电路中HDP CVD工艺的典型应用。
HDP CVD的工艺原理在HDP CVD工艺问世之前，大多数芯片厂普遍采用等离子体增强化学气相沉积(PE CVD)进行绝缘介质的填充。
这种工艺对于大于0.8微米的间隙具有良好的填孔效果，然而对于小于0.8微米的间隙，用单步PE CVD工艺填充具有高的深宽比(定义为间隙的深度和宽度的比值)的间隙时会在其中部产生夹断(pinch-off)和空洞(图2)。
为了解决这一难题，淀积-刻蚀-淀积工艺被用以填充0.5微米至0.8微米的间隙,也就是说，在初始淀积完成部分填孔尚未发生夹断时紧跟着进行刻蚀工艺以重新打开间隙入口，之后再次淀积以完成对整个间隙的填充（图3）。
显而易见，为了填充越小的间隙,越来越多的工艺循环需要被执行,在不断降低产量的同时也显著增加了芯片成本，而且由于本身工艺的局限性，即便采用循环工艺，PE CVD对于小于0.5微米的间隙还是无能为力.其他一些传统CVD 工艺,如常压CVD(APCVD)和亚常压CVD(SACVD)虽然可以提供对小至0.25微米的间隙的无孔填充,但这些缺乏等离子体辅助淀积产生的膜会依赖下层表面而显示出不同的淀积特性，另外还有低密度和吸潮性等缺点，需要PE CVD增加上保护层和下保护层，或者进行后淀积处理(如退火回流等)。
等离子体化学气相沉积技术
等离子体化学气相沉积技术newmaker1．技术内容及技术关键等离子体化学气相沉积技术原理是利用低温等离子体（非平衡等离子体）作能量源，工件置于低气压下辉光放电的阴极上，利用辉光放电（或另加发热体）使工件升温到预定的温度，然后通入适量的反应气体，气体经一系列化学反应和等离子体反应，在工件表面形成固态薄膜。
它包括了化学气相沉积的一般技术，又有辉光放电的强化作用。
由于粒子间的碰撞，产生剧烈的气体电离，使反应气体受到活化。
同时发生阴极溅射效应，为沉积薄膜提供了清洁的活性高的表面。
因而整个沉积过程与仅有热激活的过程有显著不同。
这两方面的作用，在提高涂层结合力，降低沉积温度，加快反应速度诸方面都创造了有利条件。
等离子体化学气相沉积技术按等离子体能量源方式划分，有直流辉光放电、射频放电和微波等离子体放电等。
随着频率的增加，等离子体强化CVD过程的作用越明显，形成化合物的温度越低。
PCVD的工艺装置由沉积室、反应物输送系统、放电电源、真空系统及检测系统组成。
气源需用气体净化器除去水分和其它杂质，经调节装置得到所需要的流量，再与源物质同时被送入沉积室，在一定温度和等离子体激活等条件下，得到所需的产物，并沉积在工件或基片表面。
所以，PCVD工艺既包括等离子体物理过程，又包括等离子体化学反应过程。
PCVD工艺参数包括微观参数和宏观参数。
微观参数如电子能量、等离子体密度及分布函数、反应气体的离解度等。
宏观参数对于真空系统有，气体种类、配比、流量、压强、抽速等；对于基体来说有，沉积温度、相对位置、导电状态等；对于等离子体有，放电种类、频率、电极结构、输入功率、电流密度、离子温度等。
以上这些参数都是相互联系、相互影响的。
1.直流等离子体化学气相沉积（DC-PCVD）DC-PCVD是利用高压直流负偏压（-1～-5kV），使低压反应气体发生辉光放电产生等离子体，等离子体在电场作用下轰击工件，并在工件表面沉积成膜。
直流等离子体比较简单，工件处于阴极电位，受其形状、大小的影响，使电场分布不均匀，在阴极附近压降最大，电场强度最高，正因为有这一特点，所以化学反应也集中在阴极工件表面，加强了沉积效率，避免了反应物质在器壁上的消耗。
等离子体增强化学气相沉积（PECVD）技术基础
等离子体增强化学气相沉积(PECVD)技术基础1、等离子体增强化学气相沉积的主要过程等离子体增强化学气相沉积（PECVD）技术是借助于辉光放电等离子体使含有薄膜组成的气态物质发生化学反应，从而实现薄膜材料生长的一种新的制备技术。
由于PECVD技术是通过应气体放电来制备薄膜的，有效地利用了非平衡等离子体的反应特征，从根本上改变了反应体系的能量供给方式。
一般说来,采用PECVD技术制备薄膜材料时，薄膜的生长主要包含以下三个基本过程：首先，在非平衡等离子体中，电子与反应气体发生初级反应，使得反应气体发生分解，形成离子和活性基团的混合物；其二，各种活性基团向薄膜生长表面和管壁扩散输运，同时发生各反应物之间的次级反应；最后，到达生长表面的各种初级反应和次级反应产物被吸附并与表面发生反应，同时伴随有气相分子物的再放出。
具体说来，基于辉光放电方法的PECVD技术，能够使得反应气体在外界电磁场的激励下实现电离形成等离子体。
在辉光放电的等离子体中，电子经外电场加速后，其动能通常可达10eV左右，甚至更高，足以破坏反应气体分子的化学键，因此，通过高能电子和反应气体分子的非弹性碰撞，就会使气体分子电离（离化）或者使其分解，产生中性原子和分子生成物。
正离子受到离子层加速电场的加速与上电极碰撞，放置衬底的下电极附近也存在有一较小的离子层电场，所以衬底也受到某种程度的离子轰击。
因而分解产生的中性物依扩散到达管壁和衬底。
这些粒子和基团（这里把化学上是活性的中性原子和分子物都称之为基团）在漂移和扩散的过程中，由于平均自由程很短，所以都会发生离子-分子反应和基团-分子反应等过程。
到达衬底并被吸附的化学活性物（主要是基团）的化学性质都很活泼，由它们之间的相互反应从而形成薄膜。
2、等离子体内的化学反应由于辉光放电过程中对反应气体的激励主要是电子碰撞，因此等离子体内的基元反应多种多样的，而且等离子体与固体表面的相互作用也非常复杂，这些都给PECVD技术制膜过程的机理研究增加了难度。
等离子体增强化学气相沉积综述
等离子体增强化学气相沉积(P E C V D)综述(总8页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--等离子体增强化学气相沉积（PECVD）综述摘要：本文综述了现今利用等离子体技术增强化学气相沉积（CVD）制备薄膜的原理、工艺设备现状和发展。
关键词：等离子体；化学气相沉积；薄膜；一、等离子体概论——基本概念、性质和产生物质存在的状态都是与一定数值的结合能相对应。
通常把固态称为第一态，当分子的平均动能超过分子在晶体中的结合能时，晶体结构就被破坏而转化成液体(第二态)或直接转化为气体(第三态)；当液体中分子平均动能超过范德华力键结合能时，第二态就转化为第三态；气体在一定条件下受到高能激发，发生电离，部分外层电子脱离原子核，形成电子、正离子和中性粒子混合组成的一种集合体形态，从而形成了物质第四态——等离子体。
只要绝对温度不为零，任何气体中总存在有少量的分子和原子电离，并非任何的电离气体都是等离子体。
严格地说，只有当带电粒子密度足够大，能够达到其建立的空间电荷足以限制其自身运动时，带电粒子才会对体系性质产生显著的影响，换言之，这样密度的电离气体才能够转变成等离子体。
此外，等离子体的存在还有空间和时间限度，如果电离气体的空间尺度L下限不满足等离子体存在的L>>l D（德拜长度l D）的条件，或者电离气体的存在的时间下限不满足t>>t p （等离子体的振荡周期t p）条件，这样的电离气体都不能算作等离子体。
在组成上等离子体是带电粒子和中性粒子（原子、分子、微粒等）的集合体，是一种导电流体，等离子体的运动会受到电磁场的影响和支配。
其性质宏观上呈现准中性（quasineutrality ），即其正负粒子数目基本相当，系统宏观呈中性，但是在小尺度上则体现电磁性；其次，具有集体效应，即等离子体中的带电粒子之间存在库仑力。
体内运动的粒子产生磁场，会对系统内的其他粒子产生影响。
等离子体化学气相沉积代工
等离子体化学气相沉积代工
等离子体化学气相沉积(PECVD)代工：
一、什么是等离子体化学气相沉积？
等离子体化学气相沉积（PECVD）是一种通过加热原料气体，将其中
的成分以放电的形式带入到工作室的低真空区，并在激发态的状态下
发生气相反应，从而在作业面内部形成结构性固体膜的技术。
二、PECVD代工的优势
（1）操作简单，流程稳定性高、生产效率高。
（2）可生产出超薄、透明的薄膜，膜厚千分之一纳米以下。
（3）可根据客户需求调整膜厚，可实现快速、经济、高性能多层膜结构。
（4）可生产出硬度好、绝缘电性能良好的材料薄膜。
三、PECVD代工领域的应用
PECVD代工的膜应用涉及半导体、光电子、光通信、空间仪器、家电、
机床、纺织等领域，几乎覆盖了化工、电子、动力、航空、冶金等行业。
（1）光学镜片、镜面、膜镀；
（2）打印电路板、微电子存储器；
（3）发光二极管（LED）；
（4）滤光片等等。
四、PECVD代工点
作为一家PECVD代工台，我们不仅拥有条件优越的环境，拥有最新的设备设施，而且拥有一批有着丰富技术经验的技术人员，拥有一套可靠的技术服务体系，以及精确的实验工艺，以确保生产的质量。
我们也可以根据客户的特殊要求，为客户量身定做特殊的量产产品。
等离子增强型化学气相淀积系统
等离子增强型化学气相淀积系统等离子增强型化学气相淀积系统（PECVD）是一种常用于制备薄膜材料的技术。
它通过将气体化合物引入等离子体中，利用化学反应在衬底表面上沉积出所需的薄膜。
PECVD系统在微电子、光电子、能源和材料科学等领域具有广泛的应用。
一、PECVD系统的工作原理PECVD系统主要由等离子源、气体供给系统、电源系统和反应室等组成。
其工作原理是通过施加高频交变电场或射频电场，使气体分子在等离子体中发生电离，生成活性离子和自由基。
这些活性离子和自由基在表面上发生化学反应，生成所需的薄膜材料。
二、PECVD系统的优势1. 高沉积速率：PECVD系统能够实现高速的薄膜沉积，提高生产效率。
2. 低沉积温度：与其他沉积技术相比，PECVD系统可在较低的温度下进行沉积，有利于对温度敏感的衬底材料进行加工。
3. 沉积均匀性好：PECVD系统能够实现较高的沉积均匀性，保证薄膜在整个衬底表面上的均匀沉积。
4. 多功能性：PECVD系统可以通过调节气体组分和工艺参数，实现多种不同材料的沉积，满足不同应用的需求。
三、PECVD系统的应用1. 微电子领域：PECVD系统可以用于制备硅氮化物薄膜、二氧化硅薄膜等，用于制备晶体管、电容器等微电子器件。
2. 光电子领域：PECVD系统可以用于制备氮化硅薄膜、氧化锌薄膜等，用于制备太阳能电池、光电传感器等光电子器件。
3. 能源领域：PECVD系统可以用于制备氮化硅薄膜、碳化硅薄膜等，用于制备锂离子电池、燃料电池等能源器件。
4. 材料科学领域：PECVD系统可以用于制备金刚石薄膜、氮化硼薄膜等，用于提高材料的硬度、耐磨性等性能。
四、PECVD系统的发展趋势1. 高效节能：未来的PECVD系统将进一步提高能源利用率，实现更高效的薄膜沉积，减少能源消耗。
2. 柔性加工：未来的PECVD系统将实现对柔性衬底的加工，满足可弯曲、可折叠等新型器件的制备需求。
3. 多功能一体化：未来的PECVD系统将实现多种功能的一体化，提高设备的多样性和灵活性。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
高密度等离子体化学气相淀积工艺简介
随着半导体技术的飞速发展，半导体器件特征尺寸的显著减小，相应地也对芯片制造工艺提出了更高的要求，其中一个具有挑战性的难题就是绝缘介质在各个薄膜层之间均匀无孔的填充以提供充分有效的隔离保护，包括浅槽隔离（STI)，金属前绝缘层（PMD），金属层间绝缘层（IMD）等等。
本文所介绍的高密度等离子体化学气相淀积（HDP CVD)工艺自20世纪90年代中期开始被先进的芯片工厂采用以来，以其卓越的填孔能力，稳定的淀积质量，可靠的电学特性等诸多优点而迅速成为0.25微米以下先进工艺的主流。
图1所示即为在超大规模集成电路中HDP CVD工艺的典型应用。
HDP CVD的工艺原理
在HDP CVD工艺问世之前，大多数芯片厂普遍采用等离子体增强化学气相沉积(PE CVD)进行绝缘介质的填充。
这种工艺对于大于0.8微米的间隙具有良好的填孔效果，然而对于小于0.8微米的间隙，用单步PE CVD工艺填充具有高的深宽比(定义为间隙的深度和宽度的比值)的间隙时会在其中部产生夹断(pinch-off)和空洞(图2)。
为了解决这一难题，淀积-刻蚀-淀积工艺被用以填充0.5微
米至0.8微米的间隙,也就是说，在初始淀积完成部分填孔尚未发生夹断时紧跟着进行刻蚀工艺以重新打开间隙入口，之后再次淀积以完成对整个间隙的填充（图3）。
显而易见，为了填充越小的间隙,越来越多的工艺循环需要被执行,在不断降低产量的同时也显著增加了芯片成本，而且由于本身工艺的局限性，即便采用循环工艺，PE CVD对于小于0.5微米的间隙还是无能为力.其他一些传统CVD 工艺,如常压CVD(APCVD)和亚常压CVD(SACVD)虽然可以提供对小至0.25微米的间隙的无孔填充,但这些缺乏等离子体辅助淀积产生的膜会依赖下层表面而显示出不同的淀积特性，另外还有低密度和吸潮性等缺点，需要PE CVD增加上保护层和下保护层，或者进行后淀积处理(如退火回流等)。
这些工序的加入同样提高了生产成本,增加了整个工艺流程的步骤和复杂性。
HDP CVD工艺正是在探索如何同时满足对高深宽比间隙的填充和控制生产成本的过程中诞生的，它的突破创新之处就在于在同一个反应腔中同步地进行淀积和刻蚀的工艺(图4)。
具体来说,在常见的HDP CVD制程中，淀积工艺通常是
由SiH
4和 O
2
的反应来实现，而蚀刻工艺通常是由Ar 和O
2
的溅射来完成。
HDP CVD的反应腔及主要反应过程
图5是HDP CVD反应腔的示意图.等离子体在低压下以高密度混合气体的形式直接接触到反应腔中硅片的表面。
为了形成高密度等离子体，需要有激发混合气体的RF源，并直接使高密度等离子体到达硅片表面.在HDP CVD反应腔中，主要是由电感耦合等离子体反应器(ICP)来产生并维持高密度的等离子体。
当射频电流通过线圈(coil)时会产生一个交流磁场，这个交流磁场经由感应耦合即产生随时间变化的电场，如图6所示。
电感耦合型电场能加速电子并且能形成离子化碰撞。
由于感应电场的方向时回旋型的，因此电子也就往回旋方向加速，使得电子因回旋而能够运动很长的距离而不会碰到反应腔内壁或电极,这样就
能在低压状态(几个mT)下制造出高密度的等离子体。
为了给反应腔中的高能离子定方向，淀积过程中RF偏压被施加于硅片上，推动高能离子脱离等离子体而直接接触到硅片表面，同时偏压也用来控制离子的轰击能量。
在HDP CVD反应腔中，等离子体离子密度可达1011~1012/cm3(2~10mT)。
由于如此高的等离子体密度加上硅片偏压产生的方向性，使HDP CVD可以填充深宽比为4:1甚至更高的间隙。
在HDP CVD反应腔中高密度等离子体轰击硅片表面会导致很高的硅片温度，然而HDP CVD工艺的重要应用之一-金属层间绝缘层(IMD)必须在400℃低温下进行以避免损伤金属铝(铝的熔点是660℃），另外,高的热负荷会引起硅片的热应力.对硅片温度的限制要求对硅片进行降温，在HDP CVD反应腔中是由背面氦气冷却系统和静电卡盘共同在硅片和卡盘之间形成一个热传导通路，从而来降低硅片和卡盘的温度。
HDP CVD的反应包含两种或多种气体参与的化学反应.根据淀积的绝缘介质掺杂与否及掺杂的种类,常见的有以下几种：
●USG (Un-doped Silicate Glass)SiH4+O2+Ar→USG + volatiles
●FSG (Fluorosilicate Glass)SiH4+SiF4+O2+Ar→FSG+volatiles
●PSG (Phosphosilicate Glass)SiH4+PH3+O2+Ar→PSG+volatiles
HDP CVD工艺的重要指标-淀积刻蚀比
如前所述，HDP CVD工艺最主要的应用也是其最显著的优势就是间隙填充，如何选择合适的工艺参数来实现可靠无孔的间隙填充就成为至关重要的因素.在半导体业界，淀积刻蚀比(DS ratio)被普遍采用作为衡量HDP CVD工艺填孔能力的指标.淀积蚀刻比的定义是：淀积刻蚀比= 总淀积速率/刻蚀速率=(净淀积速率+刻蚀速率)/刻蚀速率
这里的总淀积速率指的是在假定没有刻蚀的条件下的淀积速率，而净淀积速率则是在同步淀积和刻蚀过程中的淀积速率。
实现对间隙的无孔填充的理想条件是在整个淀积过程中始终保持间隙的顶部开放以使反应物能进入间隙从底部开始填充，也就是说，我们希望在间隙的拐角处淀积刻蚀比为1，即净淀积速率为零.对于给定的间隙来说，由于HDP CVD 工艺通常以SiH4作为绝缘介质中Si的来源，而SiH4解离产生的等离子体对硅片表面具有很强的化学吸附性，导致总淀积速率在间隙的各个部位各向异性，在间隙拐角处的总淀积
速率总是大于在间隙底部和顶部的总淀积速率；另一方面，刻蚀速率随着溅射离子对于间隙表面入射角的不同而改变，最大的刻蚀速率产生于45°到70°之间，正好也是处于间隙拐角处
.如果间隙拐角处的淀积刻蚀比远大于1,间隙的顶部会由于缺乏足够的刻蚀而迅速关闭，在间隙内就会形成空洞，反之，如果间隙拐角处的淀积刻蚀比小于1，在间隙拐角处的过度刻蚀会产生“剪断”效应破坏绝缘介质下的金属层或抗反射涂层，严重者会导致漏电流和器件的失效。
图7即是HDP CVD工艺在上述三种典型淀积刻蚀比下对间隙填充情况的示意图。
由于淀积刻蚀比是HDP CVD工艺填孔能力的重要指标，凡是能显著影响淀积速率或刻蚀速率的工艺参数都会直接决定绝缘介质的填充质量，其中最主要的影响因素包括反应气体流量，射频(包括电感耦合和偏压)的功率，硅片温度，反应腔压力等等。
总结
HDP CVD工艺凭借其独特的在高密度等离子体反应腔中同步淀积和刻蚀绝缘介质的反应过程实现了在较低温度下对高深宽比间隙的优良填充，其所淀积的绝缘介质膜具有高密度,低杂质缺陷等优点，同时对硅片有优良的粘附能力。
随着半导体特征尺寸向65纳米乃至更精细的结构发展,对绝缘介质的填充，特别是对浅槽隔离(STI)提出了更高的要求，个别器件的浅槽结构的深宽比达到了6:1甚至更高，这无疑对HDP CVD工艺是个巨大的挑战。
不过人们在现有HDP CVD工艺的基础上，通过选择合适的工艺参数，引入新的反应气体(如氦气、氢气等)以及新的填充流程(采用不同淀积刻蚀比分步填充)等多种手段依然能很
好地满足填孔的要求。