集成电路制造工艺课件
合集下载
集成电路的基本制造工艺PPT培训课件
二氧化硅、氧化铝等是集成电路制造中常用的介质材料，用于隔离不同器件和层间绝缘。
氧化物
氮化硅、氮化硼等是具有高硬度、高熔点和高化学稳定性的介质材料，常用于保护和钝化表面。
氮化物
介质材料
金属材料
铜
铜是目前集成电路中主要的互连材料，具有低电阻、高可靠性等优点。
铝
铝是早期集成电路中常用的互连材料，具有成本低、延展性好等优点。
详细描述
集成电路的发展历程
集成电路的应用领域
总结词：集成电路的应用领域非常广泛，包括通信、计算机、消费电子、工业控制、医疗器械等。随着技术的不断发展，集成电路的应用领域还将不断扩大。
02
集成电路制造工艺流程
前道工艺流程
通过物理或化学气相沉积等方法在衬底上形成薄膜，作为集成电路的基本材料。
利用光刻胶和掩膜板，将设计好的电路图案转移到衬底上。
合金材料
金、银、铂等贵金属和铜、镍等贱金属的合金材料在集成电路制造中也有应用，用于提高器件性能和可靠性。
光刻胶是集成电路制造中最关键的材料之一，用于图形转移和掩膜。
光刻胶
研磨料用于表面处理和研磨，以实现平滑和洁净的表面。
研磨料
其他材料
04
集成电路制造设备与技术
光刻设备
用于将电路图案转移到晶圆片上，包括曝光机和光刻机等。
制造设备
随着集成电路的集成度不断提高，制程技术不断向纳米级别发展，目前已经达到纳米级别。
纳米制程技术
新型材料如碳纳米管、二维材料等在集成电路制造中的应用逐渐增多，为集成电路的发展提供了新的可能性。
新型材料应用
通过将多个芯片堆叠在一起，实现更高速的信号传输和更低的功耗，成为集成电路制造技术的重要发展方向。
《集成电路制造工艺》课件
CMOS工艺
适用广泛，消耗低功率，集成 度高
光刻和电子束刻蚀工 艺
芯片制造中影响巨大，直接决 定芯片精度和质量
IC封装技术
通过引线焊接连接芯片与外部 电路
集成电路制造工艺的未来发展方向
量子计算机
利用量子位的并行性，比传统计 算机更快速、更准确
纳米技术
更加精细的芯片制造和量子效应 的应用
3D打印
高质量、低成本的芯片制造和量 产
1 革命性
集成电路是现代科技的基础。无集成电路，无现代智能设备。
2 市场需求
集成电路产业是信息产业的核心，随着通讯和计算机的快速发展，需求量将节节攀升
集成电路制造工艺的发展历程
1
早期阶段
简单的扩散工艺和光刻工艺，可制造简单
集成度提高
2
的逻辑门和模拟器件
计算机辅助设计、离子注入、金属蒸镀等
新技术的应用，集成度不断提高
《集成电路制造工艺》 PPT课件
课程介绍：本课程将深入浅出地介绍集成电路制造的核心流程和未来发展方 向。欢迎大家学习！
什么是集成电路？
定义
集成电路是由数百万个微小电子元器件组成的电子 电路系统，它可以完成特定的功能。
历史
集成电路的起源可以追溯到20世纪60年代，它是计 算机和通讯技术的重要基础。
为什么集成电路制造工艺如此重要？
3
现代集成电路工艺
光刻、浸没/化学机械抛光、等离子刻蚀 等高级技术的应用，如今我们拥有极复杂 的芯片设计和制造工艺。
集成电路制造工艺的工作流程
芯片设计
设计加工工艺，布图加工
芯片构造
渗透、离子注入、扩散、腐蚀
芯片掩膜制作制作掩Fra bibliotek板、晶圆复制封装测试
集成电路制备工艺培训课件(ppt 30张)
1. 集成电路的基本概念 2. 半导体集成电路的分类 3. 半导体集成电路的几个重要概念
上节课内容 要点
20.02.2019
1
内容概述
双极型集成电路 集 成 电 路
按器件类型分
TTL、ECL I2L等
PMOS NMOS CMOS
按集成度分
BiCMOS集成电路 MOS集成电路 SSI（100以下个等效门） MSI（<103个等效门） LSI （<104个等效门） VLSI（>104个以上等效门）
双极集成电路中元件的隔离
12
§1.1.2
双极集成电路元件的形成过程、结构和寄生效应
集电区 (N型外延层)
E B C S P+ 衬底(P型)
发射区 (N+型)
基区(P 型)
P+
n+
n+-BL
p
n+
n-epi P-Si
四层三结结构的双极晶体管
20.02.2019
13 双极集成电路元件断面图
E
P+ n+
S
刻蚀（等离子体刻蚀）
去胶
n+ n-epi
3．N+掺杂： N+
P+
p
n+-BL
n+
P+
Tepi Tepi
P-Si P-Si N+
As掺杂（离子注入）
20.02.2019
去除氧化膜
19
3:外延层
主要设计参数 外延层的电阻率ρ;
A
E
B C S
外延层的厚度Tepi;
P+
n+
p
n+-BL
上节课内容 要点
20.02.2019
1
内容概述
双极型集成电路 集 成 电 路
按器件类型分
TTL、ECL I2L等
PMOS NMOS CMOS
按集成度分
BiCMOS集成电路 MOS集成电路 SSI（100以下个等效门） MSI（<103个等效门） LSI （<104个等效门） VLSI（>104个以上等效门）
双极集成电路中元件的隔离
12
§1.1.2
双极集成电路元件的形成过程、结构和寄生效应
集电区 (N型外延层)
E B C S P+ 衬底(P型)
发射区 (N+型)
基区(P 型)
P+
n+
n+-BL
p
n+
n-epi P-Si
四层三结结构的双极晶体管
20.02.2019
13 双极集成电路元件断面图
E
P+ n+
S
刻蚀（等离子体刻蚀）
去胶
n+ n-epi
3．N+掺杂： N+
P+
p
n+-BL
n+
P+
Tepi Tepi
P-Si P-Si N+
As掺杂（离子注入）
20.02.2019
去除氧化膜
19
3:外延层
主要设计参数 外延层的电阻率ρ;
A
E
B C S
外延层的厚度Tepi;
P+
n+
p
n+-BL
《集成电路工艺》课件
集成电路工艺设备
薄膜制备设备
化学气相沉积设备
用于在硅片上沉积各种薄膜，如氧化硅、氮化硅 等。
物理气相沉积设备
用于沉积金属、合金等材料，如蒸发镀膜机。
化学束沉积设备
通过离子束或分子束技术，在硅片上形成高纯度 、高质量的薄膜。
光刻设备
01
02
03
投影式光刻机
将掩膜板上的图形投影到 硅片上，实现图形的复制 。
降低成本
集成电路工艺能够实现大规模生产，降低了单个电子 元件的成本。
促进技术进步
集成电路工艺的发展推动了半导体制造技术的进步， 促进了微电子产业的发展。
02
CATALOGUE
集成电路制造流程
薄膜制备
物理气相沉积（PVD）和化学气相沉积（CVD ）是最常用的两种沉积技术。
薄膜的厚度、均匀性和晶体结构等特性对集成电路的 性能和可靠性具有重要影响。
分类
按照制造工艺技术，集成电路可分为 薄膜集成电路和厚膜集成电路；按照 电路功能，集成电路可分为模拟集成 电路和数字集成电路。
集成电路工艺的发展历程
小规模阶段
20世纪60年代，晶体管被集成 在硅片上，形成了小规模集成 电路。
大规模阶段
20世纪80年代，微处理器和内 存被集成在硅片上，形成了大 规模集成电路。
02
它通过化学腐蚀和机械研磨的协同作用，将硅片表面研磨得更
加平滑，减小表面粗糙度。
抛光液的成分、抛光压力和抛光时间等参数对抛光效果具有重
03
要影响。
03
CATALOGUE
集成电路工艺材料
硅片
硅片是集成电路制造中最主要的材料之一，其质量直 接影响集成电路的性能和可靠性。
薄膜制备设备
化学气相沉积设备
用于在硅片上沉积各种薄膜，如氧化硅、氮化硅 等。
物理气相沉积设备
用于沉积金属、合金等材料，如蒸发镀膜机。
化学束沉积设备
通过离子束或分子束技术，在硅片上形成高纯度 、高质量的薄膜。
光刻设备
01
02
03
投影式光刻机
将掩膜板上的图形投影到 硅片上，实现图形的复制 。
降低成本
集成电路工艺能够实现大规模生产，降低了单个电子 元件的成本。
促进技术进步
集成电路工艺的发展推动了半导体制造技术的进步， 促进了微电子产业的发展。
02
CATALOGUE
集成电路制造流程
薄膜制备
物理气相沉积（PVD）和化学气相沉积（CVD ）是最常用的两种沉积技术。
薄膜的厚度、均匀性和晶体结构等特性对集成电路的 性能和可靠性具有重要影响。
分类
按照制造工艺技术，集成电路可分为 薄膜集成电路和厚膜集成电路；按照 电路功能，集成电路可分为模拟集成 电路和数字集成电路。
集成电路工艺的发展历程
小规模阶段
20世纪60年代，晶体管被集成 在硅片上，形成了小规模集成 电路。
大规模阶段
20世纪80年代，微处理器和内 存被集成在硅片上，形成了大 规模集成电路。
02
它通过化学腐蚀和机械研磨的协同作用，将硅片表面研磨得更
加平滑，减小表面粗糙度。
抛光液的成分、抛光压力和抛光时间等参数对抛光效果具有重
03
要影响。
03
CATALOGUE
集成电路工艺材料
硅片
硅片是集成电路制造中最主要的材料之一，其质量直 接影响集成电路的性能和可靠性。
集成电路制造工艺PPT课件
掺杂工艺（Doping）
掺杂：将需要的杂质掺入特定的半导体区域 中，以达到改变半导体电学性质，形成PN结 、电阻、欧姆接触。
掺入的杂质主要是： 磷(P)、砷(As) —— N型硅 硼(B) —— P型硅 掺杂工艺主要包括：扩散（diffusion)、离
子注入(ion implantation)。
亮场版和暗场版
曝光的几种方法
接触式光刻：分辨率较高， 但是容易造成掩膜版和光刻 胶膜的损伤。
接近式曝光：在硅片和掩膜 版之间有一个很小的间隙 (10～25mm)，可以大大减 小掩膜版的损伤，分辨率较 低。
投影式曝光：利用透镜或反 射镜将掩膜版上的图形投影 到衬底上的曝光方法，目前 用的最多的曝光方式。（特 征尺寸：0.25m)
❖等离子刻蚀(Plasma Etching)：利用放电产生的游离 基与材料发生化学反应，形成挥发物，实现刻蚀。选择 性好、对衬底损伤较小，但各向异性较差。
❖反应离子刻蚀(Reactive Ion Etching，简称为RIE)： 过活性离子对衬底的物理轰击和化学反应双重作用刻蚀 。具有溅射刻蚀和等离子刻蚀两者的优点，同时兼有各 向异性和选择性好的优点。目前，RIE已成为VLSI工艺 中应用最广泛的主流刻蚀技术。
–激活杂质：使不在晶格位置上的离子运动到晶格 位置，以便具有电活性，产生自由载流子，起到 杂质的作用。
–消除损伤
❖ 退火方式：
–炉退火
–快速退火：脉冲激光法、扫描电子束、连续波激 光、非相干宽带频光源(如卤光灯、电弧灯、石墨 加热器、红外设备等)。
氧化（Oxidation）
❖ 氧化：制备SiO2层 ❖ SiO2 是 一 种 十 分 理 想 的 电 绝 缘 材 料 ， 它 的 化 学 性
集成电路制备工艺课件(PPT 40页)
PVD可分為三种技術： (1)蒸鍍（Evaporation）； (2)分子束外延成長（Molecular Beam Epitaxy MBE）； (3)濺鍍（Sputter）
28
集成电路生产工艺：制膜
29
集成电路生产工艺：制膜
30
集成电路生产工艺：制膜 溅射镀膜
31
集成电路生产工艺
下面以N型硅上扩散硼制做二极管 为例，说明平面工艺的工艺流程。
1
Contents 集成电路的定义 集成电路的分类 集成电路的工艺
2
集成电路定义
集成电路（integrated circuit）是一种微 型电子器件或部件。采用一定的工艺， 把一个电路中所需的晶体管、二极管、 电阻、电容和电感等元件及布线互连一 起，制作在一小块或 几小块半导体晶片 或介质基片上，然后封装在一个管壳内， 成为具有所需电路功能的微型结构；其 中所有元件在结构上已组成一个整体， 使电子元件向着微小型化、 低功耗和高 可靠性方面迈进了一大步。它在电路中 用字母“IC”表示。
氧化膜的用途
光刻掩蔽（扩散掩蔽层，离子注入阻挡层） MOS管的绝缘 栅材料 电路隔离或绝缘介质，多层金属间介质 电容介质材料 器件表面保护或钝化膜
24
集成电路生产工艺：制膜
SiO2的制备方法 热氧化法
干氧氧化 水蒸汽氧化 湿氧氧化 干氧－湿氧－干氧(简称干湿干)氧化法 氢氧合成氧化 化学气相淀积法 热分解淀积法 溅射法
• 装配和封装 一旦所有制造与测试完成，芯片被从硅片上分离出电性能 良好的器件，进行封装。为芯片提供一种保护以便它能粘贴 到其他装配板上。
35
集成电路生产工艺:测试与封装
硅片测试
硅片测试是为了检验规格的一致性而在硅片级集成电路上进行的电学参数测量。
28
集成电路生产工艺：制膜
29
集成电路生产工艺：制膜
30
集成电路生产工艺：制膜 溅射镀膜
31
集成电路生产工艺
下面以N型硅上扩散硼制做二极管 为例，说明平面工艺的工艺流程。
1
Contents 集成电路的定义 集成电路的分类 集成电路的工艺
2
集成电路定义
集成电路（integrated circuit）是一种微 型电子器件或部件。采用一定的工艺， 把一个电路中所需的晶体管、二极管、 电阻、电容和电感等元件及布线互连一 起，制作在一小块或 几小块半导体晶片 或介质基片上，然后封装在一个管壳内， 成为具有所需电路功能的微型结构；其 中所有元件在结构上已组成一个整体， 使电子元件向着微小型化、 低功耗和高 可靠性方面迈进了一大步。它在电路中 用字母“IC”表示。
氧化膜的用途
光刻掩蔽（扩散掩蔽层，离子注入阻挡层） MOS管的绝缘 栅材料 电路隔离或绝缘介质，多层金属间介质 电容介质材料 器件表面保护或钝化膜
24
集成电路生产工艺：制膜
SiO2的制备方法 热氧化法
干氧氧化 水蒸汽氧化 湿氧氧化 干氧－湿氧－干氧(简称干湿干)氧化法 氢氧合成氧化 化学气相淀积法 热分解淀积法 溅射法
• 装配和封装 一旦所有制造与测试完成，芯片被从硅片上分离出电性能 良好的器件，进行封装。为芯片提供一种保护以便它能粘贴 到其他装配板上。
35
集成电路生产工艺:测试与封装
硅片测试
硅片测试是为了检验规格的一致性而在硅片级集成电路上进行的电学参数测量。
集成电路制备工艺培训课件
技术瓶颈分析
针对某关键制备技术的瓶颈问题，分析原因，并提出改进方案。
工业应用与推广
将改进后的制备技术应用于工业化生产中，并对成果进行推广。
案例二：某关键技术的改进与实践
案例三：某常见质量问题的分析与解决
质量问题归纳
总结某常见集成电路制备质量问题，如缺陷、翘曲、开裂等。
质量原因分析
针对不同的质量问题，分析其产生的原因，如原材料质量、设备状态、工艺条件等。
为了提高集成度和性能，集成电路制备工艺正朝着三维集成和异质集成的方向发展。
随着柔性电子和可穿戴技术的兴起，集成电路制备工艺正朝着柔性化、可穿戴化的方向发展。
三维集成和异质集成
柔性化与可穿戴化
技术挑战
产业结构调整与升级
技术与市场的双重驱动
人才培养和技术积累
产业挑战
案例分析与讨论
06
针对某复杂集成电路的制备需求，设计合理的工艺流程，包括光刻、掺杂、薄膜制备、刻蚀等关键步骤。
xx年xx月xx日
集成电路制备工艺培训课件
集成电路制备工艺概述集成电路制备工艺的基本流程集成电路制备工艺的关键技术集成电路制备工艺的质量控制集成电路制备工艺的发展趋势与挑战案例分析与讨论
contents
目录
集成电路制备工艺概述
01
集成电路的定义
集成电路是一种将电路元件、电阻、电容等集成在一小块半导体材料上的电子器件，以实现特定功能或应用。
薄膜制备技术
根据需要选择合适的掺杂剂，如硼、磷等。
掺杂剂选择
掺杂工艺方法
掺杂效果检测
主要有热扩散、离子注入等方法，需要根据实际情况选择。
需要采用专业设备检测掺杂效果，如杂质分布、激活能等。
03
第一章集成电路的基本制造工艺ppt课件
➢ 由于SOC（系统芯片）的出现，给IC设计者提出了 更高的要求，也面临着新的挑战：设计者不仅要懂系 统、电路，也要懂工艺、制造。
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
半导体材料：硅
扩散
➢ 替位式扩散：杂质离子占据硅原子的位：
Ⅲ、Ⅴ族元素
一般要在很高的温度(950～1280℃)下进行 磷、硼、砷等在二氧化硅层中的扩散系数
均远小于在硅中的扩散系数，可以利用氧 化层作为杂质扩散的掩蔽层。
➢ 间隙式扩散：杂质离子位于晶格间隙：
Na、K、Fe、Cu、Au 等元素 扩散系数要比替位式扩散大6～7个数量级
2(Dt) 2
其中，NT：预淀积后硅片表面浅层的P原子浓度
N T311 0 5 (1cm )
D：P的扩散系数 t ：扩散时间 x：扩散深度
只要控制NT 、T、t 三个因素就可以决定扩散深度及浓度。
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
集成电路芯片的显微照片
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
V ss
p o ly 栅
V dd 布 线 通 道 参考孔
N+
P+
有源区
集成电路的内部单元(俯视图)
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
半导体材料：硅
扩散
➢ 替位式扩散：杂质离子占据硅原子的位：
Ⅲ、Ⅴ族元素
一般要在很高的温度(950～1280℃)下进行 磷、硼、砷等在二氧化硅层中的扩散系数
均远小于在硅中的扩散系数，可以利用氧 化层作为杂质扩散的掩蔽层。
➢ 间隙式扩散：杂质离子位于晶格间隙：
Na、K、Fe、Cu、Au 等元素 扩散系数要比替位式扩散大6～7个数量级
2(Dt) 2
其中，NT：预淀积后硅片表面浅层的P原子浓度
N T311 0 5 (1cm )
D：P的扩散系数 t ：扩散时间 x：扩散深度
只要控制NT 、T、t 三个因素就可以决定扩散深度及浓度。
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
集成电路芯片的显微照片
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
V ss
p o ly 栅
V dd 布 线 通 道 参考孔
N+
P+
有源区
集成电路的内部单元(俯视图)
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
微电子技术的重大进步
• 超微细加工： 248nm KrF准分子激光光源的光刻机实现了0.18
－0.15微米的曝光 193nm ArF光源的光刻机实现了0.13
微米的曝光 适应0.1微米以下的157nm 光源的光刻机实现 下一代（NGL）光刻技术如电子束直写和投影、
X射线、极紫外线（EUV）曝光和离子束曝光技术 等也在不断进步
集成电路制造工艺
微电子的发展史及动态
• 1947年第一个晶体管发明
５0年代：晶体管时代
铝栅PMOS器件结构
80年代：VLSI－提高效率和质量
• MOSEFT集成电路超过双极IC; CMOS取代NMOS
• 在个人电脑、移动通信、
国际互联网、信息家电的牵引 下，世界半导体市场空前发展， 信息产业已发展成为全球经济的 第一大支柱。
杂质掺杂
• 掺杂：将需要的杂质掺入特定的半 导体区域中，以达到改变半导体电 学性质，形成PN结、电阻、欧姆接 触
图形转换：刻蚀技术
• 湿法腐蚀：
– 湿法化学刻蚀在半导体工艺中有着广泛 应用：磨片、抛光、清洗、腐蚀
– 优点是选择性好、重复性好、生产效率 高、设备简单、成本低
– 缺点是钻蚀严重、对图形的控制性较差
干法刻蚀
• 溅射与离子束铣蚀：通过高能惰性气体离子的物
理轰击作用刻蚀，各向异性性好，但选择性较差
• 等离子刻蚀(Plasma Etching)：利用放电产生的游
• 半导体产业严重依赖于技术基 础——微电子集成技术，特别是 ＭＯＳ集成电路技术的不断进步。
特征尺寸 时钟频率 (Ｈz) DRAM (bit/chip) 电压电压（V） 栅氧厚度（nm) 源漏结深（nm)
布线层数 层间介电常数
光刻掩膜数
1997 1999 2001 2003 2006
250 180 130
行为仿真
是
综合、优化——网表
否 时序仿真
是 布局布线——版图
—设计业—
后仿真 是
Sing off
集成电路芯片设计过程框架
否
From 吉利久教授
芯片制造过程 —制造业—
硅片
用掩膜版 重复
20-30次
由氧化、淀积、离子注入或蒸 发形成新的薄膜或膜层
曝光 刻蚀
测试和封装
集成电路芯片的显微照片
Vss poly 栅 Vdd 布线通道 参考孔
750M 1.2G 2G
பைடு நூலகம்
256M 1G 4 G
2.5 1.8 1.5
4~5 3~4 2~3
50～ 36～ 26～ 100 72 52
5
6～7 7
3.0～ 2.5～ 2.5～ 4.1 3.5 3.0
22 22～ 24
100 70 3.5G 5G 16 G 64 G 1.2 0.9 1.5~2 1~1.5 20～ 15～ 40 30 7～8 8～9 2.0～ <2.0 3.0 24～ 26
例如
f T＝25 GHz晶体管 硅要60微安电流
SiGe要20微安电流
用SiGe 材料制成的晶体管和RF电路有极低的 噪声。
• 集成电路设计与制造的主要流程框架
系 统 需 求 设计
掩膜版
芯片制造 过程
芯片检测 封装 测试
单晶、外 延材料
集成电路的设计过程：
设计创意
功能要求
+ 仿真验证
行为设计（VHDL） 否
N沟道MOS晶体管
CMOS集成电路(互补型MOS集成电路)： 目前应用最为广泛的一种集成电路，约占 集成电路总数的95%以上。
集成电路制造工艺
• 图形转换：将设计在掩膜版(类似于照相
底片)上的图形转移到半导体单晶片上
• 掺杂：根据设计的需要，将各种杂质掺杂
在需要的位置上，形成晶体管、接触等
• 制膜：制作各种材料的薄膜
• 负胶：分辨率差，适于加工线宽≥3m的线条
正胶：曝光 后可溶
负胶：曝光 后不可溶
图形转换：光刻
• 几种常见的光刻方法
– 接触式光刻：分辨率较高，但是容易造 成掩膜版和光刻胶膜的损伤。
– 接近式曝光：在硅片和掩膜版之间有一 个很小的间隙(10～25m)，可以大大减 小掩膜版的损伤，分辨率较低
– 投影式曝光：利用透镜或反射镜将掩膜 版上的图形投影到衬底上的曝光方法， 目前用的最多的曝光方式
离基与材料发生化学反应，形成挥发物，实现刻蚀。 选择性好、对衬底损伤较小，但各向异性较差
• 反应离子刻蚀(Reactive Ion Etching，简称为 RIE)：通过活性离子对衬底的物理轰击和化学 反应双重作用刻蚀。具有溅射刻蚀和等离子 刻蚀两者的优点，同时兼有各向异性和选择 性好的优点。目前，RIE已成为VLSI工艺中应 用最广泛的主流刻蚀技术
三种光刻方式
图形转换：光刻
• 超细线条光刻技术
–甚远紫外线(EUV) –电子束光刻 –X射线 –离子束光刻
图形转换：刻蚀技术
• 湿法刻蚀：利用液态化学试剂或溶
液通过化学反应进行刻蚀的方法
• 干法刻蚀：主要指利用低压放电产
生的等离子体中的离子或游离基(处于 激发态的分子、原子及各种原子基团 等)与材料发生化学反应或通过轰击等 物理作用而达到刻蚀的目的
• 铜互连：
随着ULSI规模的扩大，在0.18微米特征 尺寸以下，器件之间的引线延迟会超过 晶体管本身的延迟。此外，噪声、功率 耗散和电迁移等问题也为将铜互连和低K 介质的应用提到日程上来。
优点——铜比铝电阻率低40％
缺点——不好腐蚀、容易氧化、
快扩散杂质易引起漂移和漏电。
• SiGe :
在SiGe 材料中随着Ge成分的增加，其禁带宽度 从硅的1.17电子伏递减到锗的0.67电子伏，能 带宽度的变化降低了材料的电阻率。用SiGe 材 料制成的晶体管在射频领域（f T>50 GHz)显示 了极强的竞争优势。
N+
P+
有源区
集成电路的内部单元(俯视图)
晶体管光学照片
8mm低噪声放大器版图
晶体管SEM照片
沟道长度为0.15微米的晶体管 栅长为90纳米的栅图形照片
100 m 头发丝粗细
30m
50m 30~50m (皮肤细胞的大小)
1m 1m (晶体管的大小)
90年代生产的集成电路中晶体管大小与人 类头发丝粗细、皮肤细胞大小的比较
图形转换：光刻
• 光刻三要素：光刻胶、掩膜版和光刻机
– 光刻胶又叫光致抗蚀剂，它是由光敏化合物、基体 树脂和有机溶剂等混合而成的胶状液体
– 光刻胶受到特定波长光线的作用后，导致其化学结 构发生变化，使光刻胶在某种特定溶液中的溶解特 性改变
• 正胶：分辨率高，在超大规模集成电路工艺
中，一般只采用正胶