集成电路产品之静电放电防护技术问题
电子产品组装中的静电防护技术
电子产品组装中的静电防护技术在电子产品生产中，从元件的存放、贴装、焊接、清洗、测试直到包装，都有可能因静电放电造成对器件的损害，因此静电防护越来越重要。
1、电的产生1.1 接触摩擦起电例如两块密切接触的塑料分开可产生高达10KV以上的静电，几乎常见的非金属和金属之间接触分离都会产生静电，这是最常见的产生静电的原因之一。
1.2 剥离起电当相互密切结合的物体剥离时，双方会带上静电，常见：面膜与胶面分离。
1.3 断裂带电材料因机械断裂使带电粒子分开，断裂两半后的材料各带上了等量的导性电荷。
1.4 高速运动中的物体例如：贴片机贴片过程中因元器件的快速运动而产生静电，约在600V左右。
2、静电放电时电子工业的危害电子工业中，摩擦起电和人体带电常有发生，如果操作者不采取静电防护措施，人体静电可达1.5~3KV。
2.1 静电击穿与软击穿硬击穿：造成整个器件的失效和损坏；软击穿：造成器件中的局部损伤，降低了器件的技术性能，留下不易被发现的隐患，产品在使用中随时间软击穿发展为元器件的永久性失效。
易击穿的常为集成电路，特别是金属氧化膜导体（MOS）器件。
3、电子产品环境中的静电源3.1 人体静电人体活动及人与衣服，鞋等物体之间的摩擦、接触分离，人体便成为最主要的静电源之一。
人体静电是导致元件击穿，软击穿的主要原因。
人体电量在1KV以下时触摸地线无感觉，2KV不疼痛有感觉，2.5KV有针刺感，4.1KV以上会感觉疼痛，在光暗时，可见有微光。
3.2 其他静电源工作服、工作鞋、树脂、浸漆、塑料封装，周转器具、普通工作台、绝缘地面、高低温箱、生产设备（电烙铁、波峰焊、帖片机）。
4、静电防护在电子生产中，静电防护的基本思想是对可能产生静电的地方要防止静电的积聚，使之边产生边“泄放”，控制在一个安全范围之内。
4.1 静电防护方法4.1.1 对可能产生静电的部位接地处理，保证地线与大地之间的电阻小于10欧。
方法是：将静电防护材料如防静电桌垫、地垫、手腕静电环通过1兆欧的电阻连接到地线的导体上，确保对地泄放电流小于5MA，而设备外壳应直接接地。
集成电路的ESD防护技术分析
科技风2017年（月上水利电力D01：10.19392/ki.1671-7341.201715178集成电路的ESD防护技术分析应淼沸上海新海新通信息技术有限公司上海200436摘要：随着现代科学技术的快速发展，E S D(静电放电）防护技术在电路维护中所发挥的作用越来越明显。
在1C产品的生产 过程中，往往会发生E S D现象。
本文以集成电路的E S D防护技术为中心，浅谈了 E S D防护技术的重要性，介绍了 E S D的成因，列举了一些E S D基本防护器件，分析了 E S D防护技术中的全芯片技术，并针对当前E S D防护技术应用中存在的问题提出了几项合 理建议。
关键词：集成电路#E S D防护技术;E S D#静电防护；全芯片技术随着现代社会的不断进步，静电防护越来越受到人们的重 视。
作为集成电路生产的重要组成技术，静电防护技术对于电 路的生产和使用具有重要意义。
在1C工艺水平不断提升的背 景下，企业对集成电路的要求越来越高，然而在高分子材料广 泛使用同时，企业对静电防护的要求也越来越高。
集成电路的 静电防护不仅可以提高产品的成品率，还可以保护人员的安 全。
因此，企业应合理使用E S D防护技术，从而为企业整体效 益的提高提供合理基础。
1E S D防护技术的重要性据统计，每年因静电释放不当而造成损失高达数十亿美 金。
高昂的耗费损失使得E S D防护技术在产品生产中所发挥 的作用越来越重要。
以下从制造业和电子业两个方面分析了 E S D防护技术的重要性。
首先，E S D防护技术在制造业的合理 使用可以达到避免灰尘吸附、减低元件被破坏、避免人员受伤、预防火灾或者爆炸发生以及减少产品失效或运作不稳定的目 的。
另外，E S D防护技术在电子业的有效使用不仅可以提高电 子产品的品质，从而提高电路的使用寿命，还可以保障生产人 员的安全，对于公司整体效益的提高和风险的有效管理具有重 要意义。
2 E S D的成因E S D主要是由于直接接触或者静电感应而导致两个不同 电势的物体之间静电荷传输的现象。
集成电路的静电防护研究
集成电路的静电防护研究随着现代电子技术的飞速发展，半导体在集成电路中得到了广泛应用。
集成电路设备在生产和运输过程中，都会受到静电的影响。
本文对集成电路的静电防护措施进行探讨。
标签：集成电路；静电防护；研究措施0 引言在现代社会，随着微米等新技术的发展应用，集成电路的构造更加简便实用。
由于集成电路的简单化设计，因而内部内绝缘层变得很薄，对静电的抵抗能力也就相对变弱[1]。
集成电路在生产到运输过程，都会不同程度的受到静电影响。
1 集成电路产生的静电1.1 静电产生原因静电，指停留在物体表面由于正负电荷失去平衡产生的电能。
摩擦起电，也是产生静电的直接原因[2]。
摩擦起电，主要是因为两种物质的接触表面在摩擦时，由于停留在自身的电荷不同而产生的排斥现象。
在这个电荷转化过程中，物质内部的机械能转化为内能，在转化过程中，物质的原子结构由于物质表面的能量进入原子结构，原子结构增加能量，使得电子脱离原子核，自动外放的物理反应，在这种物力反应中，产生的电子所带的是正电荷；而另一物质的表面在进行相似的物理反应时，外放的电子所带的是负电荷。
因此，当两个物质摩擦时，由于正负电荷的反应，就会造成因摩擦产生静电。
另外感应带电也是物体产生静电的原因。
感应带电，指由于外电场的作用，电场力过大会产生电子脱离原子核，从而产生的静电现象。
1.2 影响静电的因素静电产生的因素有很多，主要包括物理环境、物体材质和运动状况三种。
物理环境对产生静电的影响，是指由于物体的因为环境改变，静电量的数量随着物质内部温度升高而增加，相反静电量的数量随着物质内部温度的降低而减少。
在这种物理环境中，集成电路产生的静电和内部的物理环境温度有关[3]。
应注意做好物力环境对集成电路产生的静电作用。
物体材质对静电产生的影响，是指物体材质的不同，也会影响自身受到外力作用下，产生的静电量，如果物体材质导向性能良好，就比较容易产生电荷，在与其他物体摩擦时或者外力的作用下，很容易在物體表面产生静电量；相反，如果物体材质属于绝缘性能良好的材质，那么在外力作用下或者与其他物体摩擦时，产生的静电量也会由物体材质自动引导出去，产生的静电量很少或者根本没有。
集成电路的ESD防护技术分析
量， 若无法进 行快 速 、 及 时的中和， 释放 出的 电荷数量就会更 多 ， 导 致集成 电路 内部形成较高的 电 压。 在该过程中载有 电荷 的物体摩擦 速度 、 接触面面 积以及周 围空气湿度 、 温度均会影响摩擦 电荷产 生 效果 ， 进 而影 响Ｅ ｓ Ｄ放 电量 。 除上述原 因外 ， 当一个并不带 电的集成 电路被放入外界静 电场 中时 ， 集成 电路 内部盗 电部位则 会受到外界静 电场 的不 良 影响， 而 使得移动 电荷 发生分离 现象 ， 此时当该集成 电路接触另一与 自己当 前所带 电压不 同的导电物体 时， 集成 电 路就受 到极短极高 电流的影 响而处于 充电状态 ， 此时所产生 电流脉冲 的持续 时间、 幅值受 到周 围环境 、 集成 电路 、 电压 差等众多 因素 的影 响。
３集成 电路 的Ｅ Ｓ Ｄ 防护技术
３ ． １基 于Ｓ ＣＲ的 防护技 术
晶闸管（ Ｓ Ｃ Ｒ） 是一种在集成 电Ｎ ￣ Ｅ Ｓ Ｄ防护 中常会使用到的防护 器件 ， 在集成 电路 中使用ｓ Ｃ Ｒ元件 时 ， 大多数情况下会使用到简单 可控硅 晶闸管 ， 其 中存在Ｎ型 阱电阻以及Ｐ 型阱 电阻， 两者存在两个 注入区域， 其 中Ｎ 型 阱电阻Ｐ ＋ 注入以及Ｎ＋ 注入会接入集成电路 阳极
通过使 用特定工艺 ， 将 电阻、 晶体管、 电感 、 电容等众多 电路组 成元件组合起来 ， 使 其成为具有所需 电路功能 的微型结构 ， 在集 成 电路不断 发展过程 中， 虽然 电子元件越来越朝向智 能化 、 微小型化 、 可靠 性方 向发展 ， 但是Ｅ Ｓ Ｄ 现象仍然是集成 电路需要解决 的首要 问 题， 基于此 ， 分析 集成 电Ｎ ￣ － Ｅ Ｓ Ｄ防护技术才 可以找出保证集成 电路 使用 寿命 的生产与制造方法 。
集成电路的ESD保护
集成电路的ESD保护概述静电放电(ESD)会对集成电路(IC)造成破坏性的能量冲击，良好的IC设计能够在IC 装配到应用电路的过程中保护IC免遭ESD冲击的破坏。
安装后，IC还必须能够承受ESD穿过静电防护电路进入最终电路的冲击。
除此之外，机械防护、电源去耦电容都有助于提高ESD保护能力，但是，如果电容选择不当将会造成IC更容易损坏。
为了给IC提供合理的ESD保护，需要考虑以下内容。
•冲击IC的ESD传递模式•内部ESD保护•应用电路与IC内部ESD保护的相互配合•修改应用电路提高IC的ESD保护能力ESD传递模式静电放电强度以电压形式表示，该电压由电容的储能电荷产生，最终传递到IC。
作用到IC的电压和电流强度与IC和ESD源之间的阻抗有关。
对电荷来源进行评估后建立了ESD测试模型。
ESD测试中一般使用两种充电模式(图1)，人体模式(HBM)下将电荷储存在人体内(100pF等效电容)，通过人体皮肤放电(1.5kΩ等效电阻)。
机器模式(MM)下将电荷储存在金属物体，机器模式中的放电只受内部连接电感的限制。
图1. ESD测试模型以下概念对于评估ESD向IC的传递非常有用：1. 电压高于标称电源电压时，IC阻抗较低。
对于图1中的HBM模式：ZS = Z HBM = 1.5kΩ2. 在MM模式下，电流受特征阻抗(约50Ω)的限制。
上述特征阻抗的计算可以从低阻L-C电路的能量(E)推导出来：3. 如果ESD电流主要流入电源去耦电容，IC电压由储存的电荷量决定：Q = C x V和Q Final = Q InitialV1 x (C0 + C1) = V ESD x C0 (见图1)4. 能够在瞬间导致IC损坏的能量相当于微焦级，有外部电源去耦电容时，考虑这一点非常重要，图1中从电源电容(C1)传递到IC的能量是：5. 耗散功率(P)会产生一定热量，假设能量经过一段较长的时间(t)释放掉，热量将随之降低：ESD能量传递到低阻电路时需要考虑其电流(上述第1、2条)；对于高阻而言，能量以电压形式通过电荷转移传递到电源去耦电容和寄生电容(第3条)。
集成电路中ESD防护研究
集成电路中ESD防护研究作者：赵瑞来源：《环球市场》2017年第20期摘要：随着集成电路的发展，芯片采用先进的工艺，性能越来越好。
然而这些先进的工艺对芯片的静电放电（ESD）的承受能力削弱，同时人们对于芯片 ESD 的防护要求不但没有降低，反而越来越高，这使得 ESD 防护电路更加不容易设计。
国内 ESD 防护的研究相对落后于国际先进水平，特别是国产的集成电路芯片，ESD 已经使芯片的成品率和可靠性大大降低，因此对芯片 ESD 的研究意义非常重大。
本文对集成电路的 ESD 防护技术进行了研究。
关键词：集成电路；ESD 防护技术；应用当今科技日新月异，发展更新速度飞快，尤其是是在电子信息领域。
在集成电路设计方面，集成电路（IC）的工艺水平不断发展进步，集成电路的工艺尺寸不断下降，高分子材料也在集成电路中得到广泛使用，但是在器件特征尺寸的缩小以及新材料得到应用的同时，不可避免的会带来一些负面的影响，其中静电放电（Electrostatic Discharge，ESD）保护器件的设计就变得越来越困难，使得产品的静电现象的产生日益严重，因而静电的危险性越来越大，也使得芯片的静电放电（ESD）保护电路的设计越来越复杂。
1、ESD防护电路设计的基本原则①保护器件在电路正常工作的时候必须处于关闭状态（即没有ESD事件发生时），这与ESD器件的触发电压有关，否则误触发会导致核心电路出现故障；②当微电子芯片遭遇ESD 事件时，该保护器件必须迅速打开（纳秒级别），特别是对于快的ESD事件尤为重要，如器件充电模型（CDM），否则如果保护电路不能及时开启，会导致核心电路损毁；③芯片pin管脚上的电压（即落在ESD保护器件上的电压与金属互连线上的电压之和），必须不能超过核心电路所能承受的最高电压，否则会导致核心电路损毁；④在设计的ESD保护等级下，保护电路必须不被损毁，这是ESD器件鲁棒性相关问题；⑤在ESD事件发生过后，保护器件必须回到关闭状态，否则，器件会进入到被禁止的闩锁状态，导致核心电路发生故障。
集成电路器件的静电防护分析
集成电路器件的静电防护分析发布时间：2022-04-02T01:07:33.284Z 来源：《科学与技术》2021年第32期作者：王瑜[导读] 在技术发展过程中，由集成电路制成的产品具有微型化和集成化的特点，使得相应元件对于静电放电的敏感程度逐渐减少，并导致元件在组成过程中由于静电放电原因发生失效现象的概率大大增加。
王瑜安徽三安光电安徽省芜湖市摘要：在技术发展过程中，由集成电路制成的产品具有微型化和集成化的特点，使得相应元件对于静电放电的敏感程度逐渐减少，并导致元件在组成过程中由于静电放电原因发生失效现象的概率大大增加。
所以在集成电路研发生产过程中，需要全面优化静电防护功能，加强静电防护的意识，通过应用减少静电危害的实际方式，从而有效避免静电危害带来的经济损失。
关键词：集成电路器件；静电防护；措施1静电的产生1.1摩擦产生静电静电是一种特殊的现象，当物体表面的正电荷和负电荷难以在局部范围内保持平衡时，就会发生静电现象。
本质上，电子或离子的转移是静电现象的直接原因。
对于两个相互孤立的物体，由于它们之间存在一定的摩擦力，随着摩擦力的产生，一个物体的部分电子可以转移到另一个物体的表面。
电子转移使物体失去一部分电子并携带“正电荷”，而另一个物体由于获得电子而携带“负电荷”。
这种电子转移引起静电现象。
因此，接触摩擦是产生静电现象的主要原因之一，也是一种较大的静电。
在现实生活中，塑料、地毯、化纤织物、纸张等由于其特殊的材料性能，它们之间的摩擦或与人的摩擦，产生了定量的静电荷。
除了不同物质之间的接触摩擦外，同一物质之间的接触摩擦也会引起一定的静电现象，例如金属与非金属之间的摩擦。
静电现象下的静电能基本上不仅与物质本身的特性有关，而且与物质表面的清洁度、环境条件、接触压力等因素直接相关。
1.2感应式静电发电在现实生活中，静电现象也表现为一种感应静电，即当导体或介质处于一定的静电场条件下，就会出现明显的感应静电现象。
浅析集成电路的静电保护
• 197•随着科技的发展，人们对电子产品需求日渐增加，对集成电路的要求也随之增加，静电防护是集成电路设计、封装、运输和组装中十分重要的一部分工作。
本文从静电产生的原因、静电的危害以及静电放电模型出发进行分析，最后给出了在生产中静电防护的一些建议，供相关人员进行参考使用。
1 静电的产生原因自然界中的物质都是由分子和原子所构成，原子是由带正电荷的原子核和带负电荷的电子组成，其中原子核又有带正电荷的质子和不带电荷的中子所形成。
在正常条件下，原子所带的正电荷数量与负电荷数量相等，因此对外不显示带电性质。
最常见的静电产生方式有三种：第一，摩擦带电：当物体之间进行快速的摩擦或者相互碰撞时，不仅会在表面产生一定量的热能，而且两个接触面之间的距离也因此迅速减小；如果两者之间的距离小于物体分子力所作用的距离，并且摩擦或者碰撞所产生的能量大于一定的阈值，那么对电子束缚能力相对弱的物体将失去电子，而对电子束缚能力强的电子将得到电子。
第二，感应带电：当物体处于强电场空间时，物体表面两端的正负电荷因分布不均匀而带电。
第三，接触带电：当两个物体表面接触，并且存在电位差，在接触面就会发生电荷转移而带电。
2 静电危害静电放电是一种瞬时的放电现象，发生在两个带电物体接近时，静电电荷在其间转移，其典型持续时间约150ns ，其瞬间电流可能到达几十安培，而电压甚至可能为几十千伏特。
静电放电过程探究静电放电的原理，更好地对静电放电这一过程进行防护，对静电放电的放电源和放电形式进行归纳建模总结，常采用的有三种模型：（1)人体模型（Human Body Model, HBM)；（2）机器模型（Machine Model, MM)；（3）带电器件模型（Charged Device Model, CDM)。
3.1 人体模型HBM人体模型是半导体行业中最常用的放电模型，在各种复杂条件下人体均可以携带静电，然后通过在正常的处理或组装操作时将电荷转移到半导体器件，该模型旨在模拟当人体被充电（通过运动、步行等），然后通过触摸集成电路的引脚放电时所发生的情况。
集成电路的ESD防护技术分析
集成电路的ESD防护技术分析集成电路是现代电子技术的核心之一，它广泛应用于计算机、通讯、嵌入式系统等各个领域。
但是，在电路设计和使用过程中，静电放电（ESD）问题一直是个头痛的难题。
ESD会对集成电路造成不可恢复的损坏或缺陷，严重影响电路的可靠性和寿命。
因此，如何对集成电路进行ESD防护技术实现是一个很重要的问题。
ESD的来源很广泛，主要有三种：(1)人体静电；(2)设备间的静电；(3)环境中的静电。
因此，在集成电路设计中，需要考虑如何避免这些ESD的来源，同时加强防护策略。
现在，有很多的技术手段来解决这个问题，主要包括以下几种：1.背部引线设计：通过机械连接背部引线（SolderBall），将ESD引导至地面，以达到防护的目的。
这种设计简单、容易实现，但是会增加颗粒物，影响封装的可靠性。
2.内置防护电路设计：在集成电路内部，设计一定的电路来吸收和放电ESD，避免对引脚的损害。
这种设计简单、成本低，但是无法完全消除ESD影响。
3.局部工艺优化设计：通过局部的工艺优化措施，如在特定的地方采用金属层的补偿等方法，降低这些地方的ESD破坏风险。
这种设计可以较大程度上降低ESD损伤的风险，但需要根据具体情况进行工艺调整。
4.外置防护电路设计：在集成电路外部设计一定的防护电路，以吸收和放电ESD。
这种设计可以较好地保护集成电路，但是其成本较高，且需要考虑与已有设计的兼容性。
总之，ESD防护技术的应用非常广泛，需要根据具体情况来选择最合适的方案。
通过综合应用上述防护措施，可以有效消除或降低ESD的危害，从而提高集成电路的可靠性和稳定性。
ESD技术在集成电路防护中的应用
1 集成电路的ESD现象产生的原因集成电路在运转的过程中，会产生许多电子引力，物体在彼此接触的过程中也会产生摩擦力，从而产生使物体带上不同的电荷，如果产生的电荷无法进行及时有效的传递、中和，那么电荷量就会越积越多，最后集成电路内部就会形成超高的电压，从而发生ESD现象。
物体摩擦的速度、摩擦有效接触面、空气干燥程度、集成电路温度都会影响摩擦产生的电荷的多少，从而影响ESD现象的强弱。
而当一个本身不带电的集成电路被放入一个静电场中时，集成电路内部某些部分就会受到静电场的影响，从而发生电荷的移动和堆积现象，此时如果另一个与自身所带电压不同的物体接触时，集成电路就会受到瞬间的高电流影响而产生通电，也会发生ESD现象。
2 ESD基本的防护器件■2.1 电阻电阻是集成电路中的重要组成部分，电阻是结构最简单的无源器件，也是ESD防护技术的重要部分，目前常用的是N型阱电阻。
■2.2 双极型晶体管双极型晶体管是ESD防护技术中的重要构件，双极型晶体管的作用是作为放大电流使用，通常双极型晶体管是背靠背PN结构构成的晶体三级管。
■2.3 二极管二极管是集成电路中结构最简单的电压箝位器件，是目前集成电路产业中应用最为广泛的防护器件。
但是ESD二1 简单的NPN晶体管结构图3 ESD防护技术的应用■3.1 全芯片防护技术在集成电路的生产制造过程中，静电放电现象会对集成电路带来不同程度的破坏，目前全球的集成电路制造技术已经朝着纳米化的方向发展，过去的某些生产技术会对集成电路造成静电放电现象，降低集成电路对ESD现象的防护能力，进而影响集成电路的使用寿命和产品质量。
所以当前全芯片防护技术成为了设计和制造集成电路的过程中的一种常用的技术，在全芯片防护技术中通过给PAD的周边安装集成电路防护电路提高集成电路的静电防护性能。
ESD clamp模块是电源VDD和VSS之间的箱味电路GGNMOS，ESD clamp模块安放在芯片的四个角落，靠着VDD与GND的PAD摆放，当发生静电放电现象时进行电流排放，同时还能够保证电压的箱位，使得芯片内部的电压不会太高。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
集成电路产品之静电放电防护技术问题
最近几个月来，有关集成电路产品之静电放电防护技术，个人被询问最多的问题，可归
纳为以下三大类，提供大家参考。
第一类是高电压集成电路产品之静电放电防护技术 :
随着 LCD Monitor 之大量生产，推动 LCD 的驱动电路(Driver) 一般分成 gate drive
r 及 source driver，其中 gate driver 的工作电压高达 40V，source driver 的工作
电压高达 12V，为达到承受高工作电压，此类集成电路产品必需采用高压之半导体制程。
然而此类高压之半导体制程，不管是tsmc 的高压制程或Samsung (韩国三星)的高压制
程，高压晶体管对静电放电之耐受能力远低于一般 ASIC 逻辑制程之5V晶体管。
此类高
压晶体管，尤其是 40V 的高压制程，一但进入崩溃区立即烧毁，这造成此类高压集成电
路产品之静电放电防护设计上之困扰，虽然 tsmc 的高压制程之 Design Rules 中有建
议一个 HV_SCR 组件结构，但该结构具有 Latchup (闩锁效应)之潜在危险，有些要求高
可靠度之 IC 设计公司根本不敢使用，尤其是应用在 Power Manager 方面之高压集成电
路产品更不敢使用。
因此，如何让高压集成电路
产品具有足够高的静电放电防护能力，不仅是设计技术上的问题，现已经成为商场上市
场占有率之竞争问题。
目前，已有几家公司发展出有效的防护设计方法，在不需使用 H
V_SCR 组件下，成功地把高压集成电路产品之人体放电模式(human-body-model) 静电放
电耐受能力自原本的 500~1000V 提高到4000V 以上，因而成功地攻占市场，甚至取代
了美国著名大公司的竞争产品。
第二类是高频集成电路产品之静电放电防护技术:
随着 blue tooth 无线传输技术之开发，利用 CMOS RF 制程之 2.4GHz 与 5.6GHz 低噪
声放大器(LNA)逐步被开发出来，然而大部份号称已经开发成功之 RF LNA ，都是没有
加上静电放电防护之电路，也就是该 RF LNA 可以在实验室里玩，一但直接量产，马上
面临因为生产流程之静电放电问题而导致极低的生产良率，尤其是该类电路为达到 GHz
之工作频率要求，都采用 0.18 微米之CMOS RF 制程，其晶体管之闸极氧化层(gate ox
ide)厚度仅有 ~30A，如此薄之闸极氧化层非常容易被低的静电电压打穿，因此不加任何
静电放电防护电路之 RF LNA 根本无法大量生产，这对号称已经成功开发 RF Transcei
ver 之公司是一大打击，如果进行 RF Transceiver 设计之公司在设计阶段没有考虑到
静电放电防护电路的问题，将会出现宣布开发成功之后出现交不了货的窘境。
因此，对
于有先见之明或有此类产品经验之公司都已经把静电放电防护电路列入 RF Transceive
r 设计上的重要考量。
在RF IC的应用上，ESD保护电路不只需要有高的ESD损坏临界电压以确保其良好的性
能，还必须拥有低寄生电容。
根据某欧洲著名大公司之论文报导，一个操作在 2GHz 的
射频输入端，其可容忍的最大负载电容只有200fF；200fF不但包括了ESD保护组件，连
Bond Pad本身的电容也算进去了。
因此，RF IC中的ESD保护电路必须具备：低寄生电
容、固定的输入电容（constant input capacitance）以及不受基板共扰噪声干扰（su
bstrate coupling noise）、和优良的ESD防护能力，而这些要求也增加 RF LNA 电路
设计的困难度。
目前，已有几家公司发展出有效的防护设计方法，成功地把 RF LNA
电路产品之人体放电模式静电放电耐受能力自原本的 ~200V 提高到2000V 以上，甚至有高达 4500V 的成功案例，即将抢占国外著名大公司的市场。