触发器及其应用
触发器及其应用实验报告
触发器及其应用实验报告一、实验目的通过本次实验，我们的目标是：1.了解触发器的基本原理。
2.学习触发器的分类及其应用场景。
3.通过实验了解触发器的使用方法。
二、实验器材1.示波器。
2.信号发生器。
3.逻辑门芯片。
4.电源。
5.电线、面包板等。
三、实验原理触发器是由逻辑门电路组成的电子器件，具有存储和控制的功能，它能够接收一个或多个输入信号，通过逻辑门电路进行处理，并输出结果。
因为具有存储和控制的功能，所以可以被广泛应用于数字电路中。
触发器分为锁存触发器和触发器两种。
锁存触发器存在一个叫做钟脉冲的输入信号，这个输入信号决定了锁存触发器是否工作。
当输入一个高电平的钟脉冲时，锁存触发器将会把它的输入信号“锁定”，并输出相应的结果；当钟脉冲为低电平时，锁存触发器会维持自己的状态不变。
触发器一般也有两个输入信号，分别是时钟和数据。
当时钟为高电平的时候，数据会被写入到触发器中，并且继续保存下来；当时钟为低电平的时候，触发器会维持自己的状态不变。
四、实验步骤1、搭建RS锁存器电路图将R、S两个输入端接到逻辑门芯片上，并将输出端接上示波器，调整示波器参数，实时观察输出波形。
在示波器上显示R、S各种输入波形，了解电路的工作原理和特性。
4、测试D触发器电路五、实验结果通过本次实验，我们成功地实现了RS锁存器和D触发器的搭建和测试。
我们通过不同的输入信号波形测试了电路的各种工作特性，如RS锁存器的存储和控制特性以及D触发器的时序控制特性等。
六、实验分析触发器是数字电路中的关键元件之一，它可以实现数字信号的存储和控制。
本次实验通过搭建RS锁存器和D触发器电路，并通过逻辑门芯片实现，得出了两种触发器的不同工作原理和特性。
同时，我们还通过不同的输入波形测试了它们的各种工作状态，进一步了解和掌握触发器的应用技巧和调试方法。
这对于我们深入理解和掌握数字电路原理以及实际应用具有重要意义。
同时，我们还通过实际操作锻炼了自己的实验技能，深入理解了数字电路的原理和应用。
数电实验报告触发器及其应用(共10篇)
数电实验报告触发器及其应用(共10篇)1、实验目的：掌握触发器的原理和使用方法，学会利用触发器进行计数、存储等应用。
2、实验原理：触发器是一种多稳态数字电路，具有存储、计数、分频、时序控制等功能。
常见的触发器有RS触发器、D触发器、T触发器、JK触发器等。
RS触发器是由两个交叉互连的反相器组成的，它具有两个输入端R(复位)和S(置位)，一个输出端Q。
当输入R=1，S=0时，Q=0;当输入R=0，S=1时，Q=1;当R=S=1时，无法确定Q的状态，称为禁态。
JK触发器是将RS触发器的两个输入端合并在一起而成，即J=S，K=R，当J=1，K=0时，Q=1;当J=0，K=1时，Q=0;当J=K=1时，Q反转。
JK触发器具有启动、停止、颠倒相位等功能。
D触发器是由单个输入端D、输出端Q和时钟脉冲输入端组成的，当时钟信号上升沿出现时，D触发器的状态发生改变，如果D=1，Q=1;如果D=0，Q=0。
T触发器只有一个输入端T和一个输出端Q，在每个时钟脉冲到来时，T触发器执行T→Q操作，即若T=1，则Q取反；若T=0，则Q保持不变。
触发器可以组成计数器、分频器、存储器、状态机等各种数字电路，被广泛用于计算机、控制系统等领域。
3、实验器材：数码万用表、示波器、逻辑分析仪、CD4013B触发器芯片、几个电阻、电容、开关、信号发生器等。
4、实验内容：4.1 RS触发器测试利用CD4013B芯片来测试RS触发器的功能，在实验中将RS触发器的输入端分别接入CD4013B芯片的端子，用示波器观察输出端的波形变化，并记录下输入输出关系表格，来验证RS触发器的工作原理。
具体实验步骤如下：将CD4013B芯片的端子按如下接线方式连接：RST1,2脚接入+5V电源，C1个100nF的电容与单位时间5 ns的外部时钟信号交替输入接口CLK，以模拟器件为master时，向器件提供单个时钟脉冲。
测试时选择适宜的数据输入，R1和S2另一端程+5V，S1和R2另一端连接接地GND,用万用表测量各端电压，电容缓存的电压。
触发器及其应用实验注意事项
触发器及其应用实验注意事项概述触发器是计算机科学中的一个重要概念，它是一种特殊的机制，用于在系统内部或外部事件发生时自动执行某些操作。
触发器广泛应用于各种领域，包括数据库管理系统、物联网、自动化控制系统等。
本文将重点探讨触发器的定义、分类、工作原理以及应用实验注意事项。
触发器的定义触发器是一种存储在数据库中的特殊对象，它绑定到表上的某个事件并在该事件发生时自动执行一系列操作。
触发器可以在数据插入、更新或删除时触发，从而实现对数据的自动处理。
通过使用触发器，可以在不干预应用程序的情况下实现数据的完整性约束、业务逻辑处理等功能。
触发器的分类触发器根据事件的类型可以分为三种：插入触发器、更新触发器和删除触发器。
1.插入触发器：当在表中插入新的行时触发。
可以用于自动计算某些列的值，或者生成与其他表相关的数据。
2.更新触发器：当在表中更新现有的行时触发。
可以用于更新其他表的数据、记录审计信息等。
3.删除触发器：当从表中删除行时触发。
可以用于级联删除相关数据、记录删除日志等。
触发器的工作原理触发器的工作原理可以分为两个阶段：触发事件的发生和触发器的执行。
1.触发事件的发生：当表上的特定事件发生时，触发器被激活。
常见的触发事件包括数据的插入、更新或删除。
2.触发器的执行：在触发事件发生后，系统会自动调用与该事件相关的触发器。
触发器中定义的操作将被执行，可以包括更新其他表的数据、生成新的数据等。
应用实验注意事项在进行触发器的应用实验时，需要注意以下几点：1.数据备份：在实验前，应对实验数据进行备份，以防止实验过程中数据的丢失或损坏。
备份数据可用于实验结束后的数据恢复和比对分析。
2.实验环境：选择合适的实验环境进行触发器实验。
实验环境应具备完整的数据库管理系统及其它相关软件，确保实验过程的稳定性和可靠性。
3.实验设计：在进行触发器实验时，应合理设计实验方案，明确实验的目的和操作流程。
可以通过编写实验报告、绘制流程图等方式对实验进行规划和记录。
什么是触发器及其在电路中的应用
什么是触发器及其在电路中的应用触发器是一种电子器件或电路，用于接收输入信号并根据特定条件来触发输出信号。
触发器通常由逻辑门电路或者其他电子元件构成，可以在电路中实现存储和控制功能。
触发器在数字系统、计算机、通信系统等领域广泛应用。
一、触发器的基本概念触发器是一种同步逻辑电路，能够储存和稳定输入信号的状态，并在满足特定条件时产生输出信号。
触发器的输入可以是电流、电压或者其它物理量。
触发器的输出可以是开关、逻辑位或者电路状态的改变。
触发器按照其功能和构造可以分为多种类型，例如RS触发器、D 触发器、JK触发器和T触发器等。
这些触发器都有各自的特点和适用场景。
二、触发器在电路中的应用触发器在电子电路中有广泛的应用，主要可以分为存储功能和控制功能两个方面。
1. 存储功能：触发器能够在特定的时刻存储输入信号的状态，这种存储功能可以用于数字系统的数据存储。
例如，D触发器可以储存一个位的数据，并在时钟信号的作用下改变其状态。
多个触发器可以组合成寄存器、存储器等用于大规模数据存储的器件。
2. 控制功能：触发器的输出信号可以用于控制电路的工作状态。
例如，JK触发器可以根据输入信号的变化来控制电路的动作，实现时序逻辑的功能。
触发器还可以用于时序电路的设计，比如在计数器、时钟发生器、锁存器等电路中广泛使用。
三、触发器的特性和应用注意事项触发器具有一些特性和应用注意事项，需要在设计和使用时加以考虑。
1. 触发器的稳定性：触发器应该具有稳定的输出状态，能够在一定的时间内保持其存储的状态。
触发器的设计和器件的选取需要考虑这一点。
2. 触发器的时序特性：触发器在输入和输出信号之间有一定的时间延迟，需要在电路设计中合理考虑这个延迟时间，以保证电路的正常工作。
3. 触发器的电源和工作电压：触发器的工作电源和电压范围需要满足设计要求，在实际应用中需要注意。
4. 触发器的逻辑功能：不同类型的触发器具有不同的逻辑功能和特性，需要根据具体需求选择合适的触发器类型。
数字电子技术实验五触发器及其应用（学生实验报告）
数字电⼦技术实验五触发器及其应⽤（学⽣实验报告）实验三触发器及其应⽤1．实验⽬的(1) 掌握基本RS、JK、D和T触发器的逻辑功能(2) 掌握集成触发器的逻辑功能及使⽤⽅法(3) 熟悉触发器之间相互转换的⽅法2．实验设备与器件(1) ＋5V直流电源(2) 双踪⽰波器(3) 连续脉冲源(4) 单次脉冲源(5) 逻辑电平开关(6) 逻辑电平显⽰器(7) 74LS112（或CC4027）；74LS00（或CC4011）；74LS74（或CC4013）3．实验原理触发器具有 2 个稳定状态，⽤以表⽰逻辑状态“1”和“0”，在⼀定的外界信号作⽤下，可以从⼀个稳定状态翻转到另⼀个稳定状态，它是⼀个具有记忆功能的⼆进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。
(1) 基本RS触发器图4-5-1为由两个与⾮门交叉耦合构成的基本RS触发器，它是⽆时钟控制低电平直接触发的触发器。
基本RS触发器具有置0 、置1 和保持三种功能。
通常称S为置“1”端，因为S＝0（R＝1）时触发器被置“1”；R为置“0”端，因为R＝0（S＝1）时触发器被置“0”，当S=R=1时状态保持；S＝R＝0时，触发器状态不定，应避免此种情况发⽣，表4-5-1为基本RS触发器的功能表。
基本RS触发器。
也可以⽤两个“或⾮门”组成，此时为⾼电平电平触发有效。
图4-5-1 基本RS触发器(2) JK触发器在输⼊信号为双端的情况下，JK触发器是功能完善、使⽤灵活和通⽤性较强的⼀种触发器。
本实验采⽤74LS112双JK触发器，是下降边沿触发的边沿触发器。
引脚功能及逻辑符号如图4-5-2所⽰。
JK触发器的状态⽅程为Q n+1＝J Q n＋K Q nJ和K是数据输⼊端，是触发器状态更新的依据，若J、K有两个或两个以上输⼊端时，组成“与”的关系。
Q与Q为两个互补输出端。
通常把 Q＝0、Q＝1的状态定为触发器0 状态；⽽把Q＝1，Q＝0定为 1 状态。
图4-5-2 74LS112双JK触发器引脚排列及逻辑符号下降沿触发JK触发器的功能如表4-5-2注：×— 任意态↓— ⾼到低电平跳变↑— 低到⾼电平跳变Q n （Q n ）— 现态 Q n+1（Q n+1）— 次态φ— 不定态JK 触发器常被⽤作缓冲存储器，移位寄存器和计数器。
实验八门电路,触发器及其应用(分析“应用”文档)共7张PPT
实验八 门电路、触发器及其应用
实验内容：
1. 检查导线、发光二极管、数字开关；
2. 检查与非门（74LS00、74LS20）； 3. 检查4D触发器（74LS175）（图8-8，T’触发器）；
4. 连接竞赛抢答电路，观察竞赛抢答电路的工作情况，分 析其工作原理。
实验八 门电路、触发器及其应用
竞赛抢答电路：
2、了解集成触发器的应用。
接发光二极管
(1/4)74LS00
QD Q DQ Q DQ Q DQ QR 实检检检1(实检3实2注检检 1实(2实检实 1实11、 、 、 、 、 、//验查查查验查验意查查验验查验验44检本了检了检))八 导 导 导 八 与 八 事 4与八 八 与 八八77测次解D测解测44线线线非项非 非LL触集实集集集集SS门门门门门门 门、、、门：门 门发00成验成成成成电电电电电电 电00发发发（（ （1器与（触与触与、路路路路路路 路光光光777（4非竞发非发非44每、、、、、、 、二二二LLL7门赛器门器门块SSS触触触触触触 触47极极极000L4及抢的及的及集发发发发发发 发000S管管管L、、 、集 答 应 集 应 集成1器器器器器器 器S、、、7777成情用成用成块15及及及及及及 及数数数444）7触况。触。触LLL都其其其其其其 其字字字5SSS（发）发发需222应应应应应应 应开开开图000器需器器要用用用用用用 用）） ）关关关8的由的的电-；； ；；；；8逻教逻逻源，42 辑师辑辑、T’1触功验功功接31发能收能能地1器。。。。才）能22；正常2工3作3 ；3
4 4
4 d
接 实验八 门电路、触发器及其应用
检查与非门（74LS00、74LS20）；
数
& CP
实验4触发器及其应用
实验四 触发器及其应用一、实验目的1、 掌握基本RS 、JK 、D 、T 触发器的逻辑功能；2、 熟悉集成触发器的逻辑功能及使用方法；3、 学会不同逻辑功能触发器之间的转换方法。
二、实验仪器及设备1、 EEL-II 型电工电子实验台2、 数字电路实验箱3、 万用表4、 直流稳压电源5、 参考元件 三、实验内容1、 基本RS 触发器逻辑功能测试，元件用74LS00QDDQQ(a)(b)图5.1基本RS 触发器结构图2、 D 触发器逻辑功能测试，元件用74LS74（双上升沿触发D 触发器） （1） 直接复位端R D 和直接置位端S D 的功能测试 （2） D 触发器的逻辑功能测试直接复位、置位端R D 、S D 接模拟电位开关，CP 接单脉冲发生器，并改变D 的状态，将测试结果填入表5.2中。
3、 JK 触发器功能测试，选用74LS112直接复位、置位端R D 、S D 接模拟电位开关，CP 接单脉冲发生器，并改变J 、K 的状态，将测试结果填入表5.3中。
4、用D触发器构成T’触发器Q 将D触发器的D端与Q端相连，构成T’触发器。
其逻辑功能为：Q n+1=n表示每来一个CP脉冲翻转一次。
有计数功能。
（1）在CP加入单脉冲观察翻转次数和CP输入正脉冲个数间的关系。
（2）CP端加连续脉冲，用示波器观察Q与Q波形，记录填表5.4，并画出波形图。
如图5.4所示。
CPQQ图5.3波形图5、用JK触发器接T和T’触发器（1）设计电路（2）测试功能并观察CP和Q的同步波形，体会触发器的分频作用。
四、实验报告1、整理实验数据，结果填入各表格，画出要求的有关电路图；2、依实验结果总结触发器的逻辑功能。
五、思考题1、何谓基本RS触发器的记忆功能？2、D触发器翻转条件及特点是什么？3、*D触发器实现可靠计数的基本思想是什么？六、器件介绍1、D触发器74LS74图5.2上升沿触发D 触发器74LS74符号2、 JK 触发器74LS11274LS112是双主从下降沿触发JK 触发器，其逻辑符号和管脚引线排列如图5.5所示。
实验四触发器及其应用
实验四触发器及其应用实验四实验四实验目的1.掌握基本RS触发器、JK触发器、D触发器和T触发器的逻辑功能。
2.熟悉各类触发器之间逻辑功能的相互转换方法。
3.了解触发器的应用。
实验四实验内容1.测试基本RS触发器的逻辑功能★选做2.测试双JK触发器74LS73逻辑功能3.测试双D触器74LS74的逻辑功能★选做4.触发器的转换①②将JK触发器加上门电路转化成D触发器。
将D触发器加上连接，构成T’触发器。
5.触发器的应用，利用74175的D触发器构成下面电路。
①竞赛抢答电路①移位寄存器实验四实验原理触发器是组成时序逻辑电路的基本单元之一，具有记忆功能的二进制信息存贮器件。
在外加信号的作用下，触发器可以从一个稳定状态转变为另一个稳定状态。
RS触发器：图6—1所示电路为由两个“与非”门交叉耦合而成的基本RS触发器，它是无触发器：触发器时钟控制低电平低电平直接触发的触发器，有直接置位、复位的功能，是组成各种功能触发器低电平的最基本单元。
基本RS触发器也可以用两个“或非”门组成，它是高电平高电平直接触发的触高电平发器。
011100011置1保持置零保持实验四实验原理JK触发器：JK触发器：本实验采用74LS73型双JK触发器，其引脚排列如图6-3所示。
它是下降边沿触发器触发的边沿触发器，即在CP脉冲下降沿(“1→0”)触发翻转，有强迫置“0”功能R(RD),没有强迫置“1”的功能，在置D=1时，根据下表可以测试出其逻辑功能。
保持置1置0翻转翻转异步清零实验四实验原理D触发器：是另一种使用广泛的触发器，它的基本结构多为维持阻塞型。
D触发器触发器：触发器是在CP脉冲上升沿触发翻转，触发器的状态取决于CP脉冲到来之前D端的状态，状态方程为Qn+1=D本实验采用74LS74型双D触发器,是上升边沿触发的边沿触发器。
它采用维持阻塞结构，在CP脉冲上升沿(“0→1”)触发翻转。
触发器的次态Qn+1取决于CP脉冲的上升来到之前D的状态，但是S=0,R=1时强行置1,S=1,R=0时强行置0。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
图9.1.6 智力竞 赛抢答 电路
图9.1.6所示电路是由四锁存D型触发器 CC4042，双4输入端与非门CC4012、四2输入端或 非门CC4001和六同相缓冲/变换器CC4010构成的 智力竞赛抢答器。电路工作时，CC4042的极性端 EO(POL)处于高电平“1”，E1(CP)端电平由～和 复位开关产生的信号决定。复位开关K5断开时，
相应的LED被点亮，指示出第一信号的位数。同时 CC4012的①脚为高电平”1”状态，迫使E1为低电平 “0”状态，在CP脉冲下降沿的作用下，第一信号被 锁存。电路对以后的信号便不再响应。
该电路还可用于数字系统中，可检测群脉冲 的时序。图中的 K1～K3开关如果是机械触点，则 需对输入信号进行整形，以是高系统抗干扰能力。 CC4010为电平接口电路，将CMOS集成电路高电平 电压转换成适合LED工作的电压。
9.1 触发器及其应用
触发器具有两个稳定状态，用以表示逻辑状 态“1”和“0”，在一定的外界信号作用下，可 以从一个稳定状态翻转到另一个稳定状态，它是 一个具有记忆功能的二进制信息存贮器件，是构 成各种时序电路的最基本的逻辑单元。
9.1.1基本RS触发器
图9.1.1 基本RS触
发器
图9.1.1为由两个与非门交叉耦合构成的基 本RS触发器，它是无时钟控制低电平直接触发 的触发器。基本RS触发器具有置“0”、置“1” 和“保持”三种功能。通S 常 称为置“1”端S ， 因R为 ＝0（ ＝1）时触发器R ,被置“1”； 为R置 “0”S 端,因为 ＝0（ ＝1）时触S 发R器被置“0”, 当 ＝ ＝1时状态保持；
1
1
↑
D
Qn＋1 Qn＋1
×
1
0
×
0
1
×φ
φ
1
1
0
0
0
1
×
Qn
Qn
9.1.4 双J-K触发器组成的时钟变换电路
该电路主要用于单一双时钟脉冲的转换，可 作为双时钟可逆计数器的脉冲源。图9.1.4所示电 路 是 由 双 J-K 触 发器 CC4027 和 四 2 输 入 端 与 非 门 CC4011构成的时钟变换电路。将CC4027的J端(⑥ 脚)接至端(②脚)，K端(⑤脚)接至Q端(①脚)，CP
JK触发器的状态方程为: Qn+1 ＝JQn ＋kQn
J和K是数据输入端，是触发器状态更新的 依据，若J、K有两个或两个以上输入端时，组 成“与”的关系。Q与 为两个互补输出端。通 常把 Q＝0、＝1的状态定为触发器“0”状态； 而把Q＝1，＝0定为“1”状态。
图9.1.2 双JK触 发器引 脚排列
应当指出：经转换的双时钟脉冲，其频率为CP 的二分之一， QA（QA）与QB（QA）相差180。
波形如图9.1.5所示。
图9.1.5 QA、QB 输出波 形图
9.1.5 四锁存D型触发器组成的智力竞赛抢答器
智力竞赛抢答电路如图9.1.6所示。该电 路能鉴别出4个数据中的第1个到来者，而对随 之而后到来的其它数据信号不再传输和作出响 应。至于哪一位数据最先到来，则可从LED指 示看出。该电路主要用于智力竞赛抢答器中。
S＝ R＝0时，触发器状态不定，应避免此种情况 发生，9.1.1为基本RS触发器的功能表。基本RS 触发器。也可以用两个“或非门”组成，此时为 高电平触发。
输入输出
S
R
Qn+1 Qn+1
表9.1.1
基本RS触
0
1
1
0Hale Waihona Puke 发器的功10
0
1
能表
1
1
Qn
Qn
1
1φ
φ
9.1.2 JK触发器
在输入信号为双端的情况下，JK触发器是功 能完善、使用灵活和通用性较强的一种触发器。 本例采用4027B双JK触发器，在Multisim环境下 的引脚功能如图9.1.2所示。
第9章 时序逻辑电路
内容提要
触发器是一个具有记忆功能的二进制信息存贮 器件，是构成各种时序电路的最基本的逻辑单元。 本章介绍了基本RS触发器，JK触发器，D触发器， 移位寄存器，计数器，多谐振荡器的原理应用电路 与计算机仿真设计方法。本章的重点是掌握触发器 组成的应用电路的仿真设计与分析方法。注意不同 结构形式的触发器之间的差别，注意采用不同触发 器构成的寄存器，计数器，多谐振荡器的特点。
端(③脚)接与非门U2A和门U2C的输入端。假设Q端 初始状态为低电平“o”状态，当CP脉冲上升沿到 达后，Q端变为高电平“1”状态，端为低电平“o” 状态。CP脉冲和Q端输出经门U2A与非后送入反相 器门U2B，输出一个与CP脉冲同步的脉冲。
图9.1.4 时钟变 换电路
当第二个CP上升沿到达后，Q变为低电平“o”状 态，变为高电平“1”状态。CP脉冲和端输出经门 U2C与非后送入反相器门U2D，输出一个与CP脉冲同 步的脉冲。
上升沿触发JK触发器的功能如表9.1.2
输
入
输出
SD
RD
CP
J
k
Qn+1 Qn+1
0
1
×××
1
0
1
0
×××
0
1
0
0
×
×
×
φ
φ
1
1↑
0
0
Qn
Qn
1
1↑
1
0
1
0
1
1↑
0
1
0
1
1
1
↑
1
1
Qn
Qn
1
1
↑
×
×
Qn
Qn
注：×— 任意态，↓— 高到低电平跳变，↑—低到 高 电 平 跳 变 ， Qn（ Qn ）— 现 态 ， Qn+1 （ Qn+1 ）— 次态 ，φ— 不定态JK触发器常被用作 缓冲存储器，移位寄存器和计数器。
CC400l的②脚经上拉电阻接VCC,由于K1～K4均为关 断状态，D0（DO）～D3（D3）均为低电平“0”状 态，所以～为高电平“1”状态，CP端为低电平
“0”状态，锁存了前一次工作阶段的
数据。新的工作阶段开始，复位开关K5闭合， CC4001的②脚接地，CC4012的输出端①脚也为低 电平“0”状态，所以E1端为高电平“1”状态。 以后，E1的状态完全由CC4042的输出端电平决定。 一旦数据开关(K1～K4)有一个闭合，则Q0（Q0）～ Q3（Q3）中必有一端最先处于高电平“1”状态，
9.1.3 D触发器
在输入信号为单端的情况下，D触发器用起来最 为方便，其状态方程为Qn+1＝Dn，其输出状态的更新 发生在CP脉冲的上升沿，故又称为上升沿触发的边 沿触发器，触发器的状态只取决于时钟到来前D端 的状态，D触发器的应用很广，可用作数字信号的 寄存，移位寄存，分频和波形发生等。有很多种型
号可供各种用途的需要而选用。如双D74LS74、四 D 74LS175、六D 74LS174、CD4042等。
图9.1.3 为6D CD4042的引脚排列。功能如表 9.1.3。
9.1.3 CD4042 引脚排 列图
表9.1.3 D触发器功能表
输
入
输出
SD
RD
CP
0
1
×
1
0
×
0
0
×
1
1
↑
1
1
↑