集成触发器及其应用电路设计
数电实验报告触发器及其应用(共10篇)
数电实验报告触发器及其应用(共10篇)1、实验目的：掌握触发器的原理和使用方法，学会利用触发器进行计数、存储等应用。
2、实验原理：触发器是一种多稳态数字电路，具有存储、计数、分频、时序控制等功能。
常见的触发器有RS触发器、D触发器、T触发器、JK触发器等。
RS触发器是由两个交叉互连的反相器组成的，它具有两个输入端R(复位)和S(置位)，一个输出端Q。
当输入R=1，S=0时，Q=0;当输入R=0，S=1时，Q=1;当R=S=1时，无法确定Q的状态，称为禁态。
JK触发器是将RS触发器的两个输入端合并在一起而成，即J=S，K=R，当J=1，K=0时，Q=1;当J=0，K=1时，Q=0;当J=K=1时，Q反转。
JK触发器具有启动、停止、颠倒相位等功能。
D触发器是由单个输入端D、输出端Q和时钟脉冲输入端组成的，当时钟信号上升沿出现时，D触发器的状态发生改变，如果D=1，Q=1;如果D=0，Q=0。
T触发器只有一个输入端T和一个输出端Q，在每个时钟脉冲到来时，T触发器执行T→Q操作，即若T=1，则Q取反；若T=0，则Q保持不变。
触发器可以组成计数器、分频器、存储器、状态机等各种数字电路，被广泛用于计算机、控制系统等领域。
3、实验器材：数码万用表、示波器、逻辑分析仪、CD4013B触发器芯片、几个电阻、电容、开关、信号发生器等。
4、实验内容：4.1 RS触发器测试利用CD4013B芯片来测试RS触发器的功能，在实验中将RS触发器的输入端分别接入CD4013B芯片的端子，用示波器观察输出端的波形变化，并记录下输入输出关系表格，来验证RS触发器的工作原理。
具体实验步骤如下：将CD4013B芯片的端子按如下接线方式连接：RST1,2脚接入+5V电源，C1个100nF的电容与单位时间5 ns的外部时钟信号交替输入接口CLK，以模拟器件为master时，向器件提供单个时钟脉冲。
测试时选择适宜的数据输入，R1和S2另一端程+5V，S1和R2另一端连接接地GND,用万用表测量各端电压，电容缓存的电压。
触发器及其应用实验
触发器及其应用实验一、实验目的1、掌握基本RS、JK、D和T触发器的逻辑功能2、掌握集成触发器的逻辑功能及使用方法3、熟悉触发器之间相互转换的方法二、实验原理触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。
1、基本RS触发器图4－1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。
图4－1 基本RS触发器2、JK触发器在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。
本实验采用CC4027双JK触发器。
引脚功能及逻辑符号如图8－2所示。
JK触发器的状态方程为：Q n+1＝J Q n＋K Q nCC4027是由CMOS传输门构成的边沿型JK触发器，它是上升沿触发的双JK触发器，图4－2为引脚排列。
图4－2 双上升沿J－K触发器3、D触发器在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为Q n+1＝D n。
CC4013是由CMOS传输门构成的边沿型D触发器。
它是上升沿触发的双D触发器，图4－3为引脚排列。
图4－3 双上升沿D触发器4、触发器之间的相互转换在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。
但可以利用转换的方法获得具有其它功能的触发器。
若将D 触发器Q端与D端相连，便转换成T'触发器。
如图4－4所示。
图4－4 D转成T'三、实验设备与器件1、双踪示波器2、器件:CC4027、 74LS00、 CC4013四、实验内容1、测试基本RS触发器的逻辑功能按图4－1，用两个与非门组成基本RS触发器，输入端R、S接逻辑开关的输出插口，输出端 Q、Q接逻辑电平显示输入插口，按表4－1要求测试，记录之。
表4－12、测试双JK触发器CC4027逻辑功能(1) 测试JK触发器的逻辑功能按表4－2的要求改变J、K、CP端状态，观察Q状态变化，记录之。
实验五触发器及其应用(仿真)一、实验目的
实验五 触发器及其应用（仿真）一、实验目的1．掌握JK 触发器和D 触发器的逻辑功能。
2．掌握触发器相互转换的方法。
3．掌握集成JK 触发器和集成D 触发器的使用方法。
二、实验相关知识1．JK 触发器数字集成触发器74112内部有两个独立的下降沿触发的JK 触发器，其逻辑符号和仿真元件引线排列如图5-1所示。
CLR 是异步置0端D R ， PRE 是异步置1端D S 。
特性方程是：2．D 触发器数字集成触发器7474内部有两个独立的上升沿触发的D 触发器，其逻辑符号和仿真元件引线排列如图5-2所示。
其特点是次态（Q n+1）输出仅取决于CP 上升沿到达时D 端输入信号的状态，而与在此以前或以后D 的状态无关。
其特性方程是： Q n+1 = D三、实验预习要求与思考1．阅读实验相关知识。
2．按要求设计“实验内容”中的电路，画出逻辑图。
n n n Q KQ J Q 1（b ） 仿真元件引线排列（a ） 逻辑符号图5-1 74112的逻辑符号和仿真元件引线排列1J C1 1K Q＞ J CP K R D S DRSQ（a ） 逻辑符号（b ） 仿真元件引线排列图5-2 7474的逻辑符号和仿真元件引线排列四、实验内容1．设计电路验证JK触发器74112的逻辑功能。
建议示波器A通道接时钟脉冲、B通道接输出端Q，Q 和Q端接指示灯。
表5-1 JK触发器逻辑功能验证表（1）由表5-1可以得出PRE’和CLR’的优先级哪个高？（2）由表5-1可以得出JK触发器的特性方程：。
2．设计电路验证D触发器7474的逻辑功能。
建议示波器A通道接时钟脉冲、B通道接输出端Q，Q 和Q端接指示灯。
表5-2 D触发器逻辑功能验证表（1）比较7474和74112的复位、置位端的异同。
（2）由表5-2可以得出D触发器的特性方程： 。
3．比较D触发器、JK触发器逻辑表达式，用适当的逻辑门实现D触发器与JK触发器的逻辑功能互相转换，并验证之。
什么是触发器及其在电路中的应用
什么是触发器及其在电路中的应用触发器是一种电子器件或电路，用于接收输入信号并根据特定条件来触发输出信号。
触发器通常由逻辑门电路或者其他电子元件构成，可以在电路中实现存储和控制功能。
触发器在数字系统、计算机、通信系统等领域广泛应用。
一、触发器的基本概念触发器是一种同步逻辑电路，能够储存和稳定输入信号的状态，并在满足特定条件时产生输出信号。
触发器的输入可以是电流、电压或者其它物理量。
触发器的输出可以是开关、逻辑位或者电路状态的改变。
触发器按照其功能和构造可以分为多种类型，例如RS触发器、D 触发器、JK触发器和T触发器等。
这些触发器都有各自的特点和适用场景。
二、触发器在电路中的应用触发器在电子电路中有广泛的应用，主要可以分为存储功能和控制功能两个方面。
1. 存储功能：触发器能够在特定的时刻存储输入信号的状态，这种存储功能可以用于数字系统的数据存储。
例如，D触发器可以储存一个位的数据，并在时钟信号的作用下改变其状态。
多个触发器可以组合成寄存器、存储器等用于大规模数据存储的器件。
2. 控制功能：触发器的输出信号可以用于控制电路的工作状态。
例如，JK触发器可以根据输入信号的变化来控制电路的动作，实现时序逻辑的功能。
触发器还可以用于时序电路的设计，比如在计数器、时钟发生器、锁存器等电路中广泛使用。
三、触发器的特性和应用注意事项触发器具有一些特性和应用注意事项，需要在设计和使用时加以考虑。
1. 触发器的稳定性：触发器应该具有稳定的输出状态，能够在一定的时间内保持其存储的状态。
触发器的设计和器件的选取需要考虑这一点。
2. 触发器的时序特性：触发器在输入和输出信号之间有一定的时间延迟，需要在电路设计中合理考虑这个延迟时间，以保证电路的正常工作。
3. 触发器的电源和工作电压：触发器的工作电源和电压范围需要满足设计要求，在实际应用中需要注意。
4. 触发器的逻辑功能：不同类型的触发器具有不同的逻辑功能和特性，需要根据具体需求选择合适的触发器类型。
触发器在电子电路中的应用
触发器在电子电路中的应用触发器作为一种重要的数字电路元件，在电子电路中起着关键的作用。
它能够实现信号的存储、传输和逻辑操作，广泛应用于计算机、通信设备、自动控制系统等各个领域。
本文将介绍触发器的工作原理、种类及其在电子电路中的应用。
一、触发器的工作原理触发器是一种能够在特定条件下稳定存储和改变输出状态的电子元件。
它通常由若干个逻辑门电路组成，具有多种工作模式，如RS触发器、D触发器、JK触发器等。
触发器的核心是存储单元，其中包含的锁存模块能够存储输入信号的状态，并按照特定条件改变输出状态。
二、常见触发器的种类及特点1. RS触发器RS触发器是最简单的一种触发器，由两个反相器和两个输入端组成。
它的输入信号可以是0或1，根据输入信号的不同组合，RS触发器可以实现不同的功能。
例如，当S=1，R=0时，输出为1；当S=0，R=1时，输出为0；当S=0，R=0时，输出保持不变。
2. D触发器D触发器是应用广泛的一种触发器，在数字系统中扮演着重要的角色。
它只有一个数据输入端(D)，一个时钟输入端(Clk)和一个输出端(Q)。
在时钟信号作用下，D触发器能够将输入信号有效地存储并传输到输出端。
3. JK触发器JK触发器是一种较为复杂的触发器，具有比D触发器更丰富的功能。
它具有两个数据输入端(J和K)，一个时钟输入端(Clk)和一个输出端(Q)。
当输入信号为1时，JK触发器的状态会根据时钟信号发生变化，而当输入信号为0时，JK触发器的状态保持不变。
三、触发器的应用领域1. 计算机存储器触发器在计算机存储器中起着重要作用。
通过触发器的存储功能，计算机能够存储、读取和修改数据。
在计算机的随机存储器（RAM）和只读存储器（ROM）中，触发器作为存储单元，能够有效地管理数据。
2. 数字信号处理在数字信号处理系统中，触发器常被用于存储和转换输入信号。
通过触发器的状态改变，实现数据的存储、处理和输出。
触发器在数字信号滤波、数模转换等领域具有广泛的应用。
实验4触发器及其应用
实验四 触发器及其应用一、实验目的1、 掌握基本RS 、JK 、D 、T 触发器的逻辑功能；2、 熟悉集成触发器的逻辑功能及使用方法；3、 学会不同逻辑功能触发器之间的转换方法。
二、实验仪器及设备1、 EEL-II 型电工电子实验台2、 数字电路实验箱3、 万用表4、 直流稳压电源5、 参考元件 三、实验内容1、 基本RS 触发器逻辑功能测试，元件用74LS00QDDQQ(a)(b)图5.1基本RS 触发器结构图2、 D 触发器逻辑功能测试，元件用74LS74（双上升沿触发D 触发器） （1） 直接复位端R D 和直接置位端S D 的功能测试 （2） D 触发器的逻辑功能测试直接复位、置位端R D 、S D 接模拟电位开关，CP 接单脉冲发生器，并改变D 的状态，将测试结果填入表5.2中。
3、 JK 触发器功能测试，选用74LS112直接复位、置位端R D 、S D 接模拟电位开关，CP 接单脉冲发生器，并改变J 、K 的状态，将测试结果填入表5.3中。
4、用D触发器构成T’触发器Q 将D触发器的D端与Q端相连，构成T’触发器。
其逻辑功能为：Q n+1=n表示每来一个CP脉冲翻转一次。
有计数功能。
（1）在CP加入单脉冲观察翻转次数和CP输入正脉冲个数间的关系。
（2）CP端加连续脉冲，用示波器观察Q与Q波形，记录填表5.4，并画出波形图。
如图5.4所示。
CPQQ图5.3波形图5、用JK触发器接T和T’触发器（1）设计电路（2）测试功能并观察CP和Q的同步波形，体会触发器的分频作用。
四、实验报告1、整理实验数据，结果填入各表格，画出要求的有关电路图；2、依实验结果总结触发器的逻辑功能。
五、思考题1、何谓基本RS触发器的记忆功能？2、D触发器翻转条件及特点是什么？3、*D触发器实现可靠计数的基本思想是什么？六、器件介绍1、D触发器74LS74图5.2上升沿触发D 触发器74LS74符号2、 JK 触发器74LS11274LS112是双主从下降沿触发JK 触发器，其逻辑符号和管脚引线排列如图5.5所示。
实验四触发器及其应用
实验四触发器及其应用实验四实验四实验目的1.掌握基本RS触发器、JK触发器、D触发器和T触发器的逻辑功能。
2.熟悉各类触发器之间逻辑功能的相互转换方法。
3.了解触发器的应用。
实验四实验内容1.测试基本RS触发器的逻辑功能★选做2.测试双JK触发器74LS73逻辑功能3.测试双D触器74LS74的逻辑功能★选做4.触发器的转换①②将JK触发器加上门电路转化成D触发器。
将D触发器加上连接，构成T’触发器。
5.触发器的应用，利用74175的D触发器构成下面电路。
①竞赛抢答电路①移位寄存器实验四实验原理触发器是组成时序逻辑电路的基本单元之一，具有记忆功能的二进制信息存贮器件。
在外加信号的作用下，触发器可以从一个稳定状态转变为另一个稳定状态。
RS触发器：图6—1所示电路为由两个“与非”门交叉耦合而成的基本RS触发器，它是无触发器：触发器时钟控制低电平低电平直接触发的触发器，有直接置位、复位的功能，是组成各种功能触发器低电平的最基本单元。
基本RS触发器也可以用两个“或非”门组成，它是高电平高电平直接触发的触高电平发器。
011100011置1保持置零保持实验四实验原理JK触发器：JK触发器：本实验采用74LS73型双JK触发器，其引脚排列如图6-3所示。
它是下降边沿触发器触发的边沿触发器，即在CP脉冲下降沿(“1→0”)触发翻转，有强迫置“0”功能R(RD),没有强迫置“1”的功能，在置D=1时，根据下表可以测试出其逻辑功能。
保持置1置0翻转翻转异步清零实验四实验原理D触发器：是另一种使用广泛的触发器，它的基本结构多为维持阻塞型。
D触发器触发器：触发器是在CP脉冲上升沿触发翻转，触发器的状态取决于CP脉冲到来之前D端的状态，状态方程为Qn+1=D本实验采用74LS74型双D触发器,是上升边沿触发的边沿触发器。
它采用维持阻塞结构，在CP脉冲上升沿(“0→1”)触发翻转。
触发器的次态Qn+1取决于CP脉冲的上升来到之前D的状态，但是S=0,R=1时强行置1,S=1,R=0时强行置0。
几种常用的集成触发器
引入了时钟信号，避免了
等领域
输入为“00”的不确定状态。
D触发器
数字信号存储
用于存储数字信号，比如数 据寄存器、状态寄存器等。
时序逻辑设计
在时序逻辑中，D触发器经 常被用于存储和传输数据。
触发信号控制
通过设置触发信号，可以实 现数据的读写与控制。
T触发器
连环反馈结构
通过将输出与非触发输入相连， 实现反馈。
2 多功能
由两个反馈型门电路组成， 具有两个输入端和两个输 出端。
可以用作存储单元、计数 器和频率分频器等。
3 应用广泛
常用于数字电路中的布性强
可以通过连接或断开某些 输入端，实现各种逻辑功 能。
2 解决RS触发器的缺陷 3 广泛应用于存储器、
计数器、频率分频器
总结和要点
常用触发器
RS、JK、D和T触发器是数字电路 中常用的存储器件。
广泛应用
集成触发器在计算机、通信和工 业自动化等领域得到广泛应用。
时序逻辑设计
触发器在时序逻辑设计中起到重 要的作用，实现数据的存储和传 输。
触发条件精确定义
通过设置输入的初始状态和触 发信号边沿，定义了触发器的 工作方式。
频率分频与计数器
常用于频率分频器和计数器等 电路中。
应用场景
1
数字计算机
集成触发器在计算机中广泛用于存储和处理数据。
2
通信系统
在通信系统中，触发器用于信号检测和传输控制。
3
工业自动化
触发器被应用于各种工业自动化设备中，实现信号的存储与控制。
几种常用的集成触发器
集成触发器是数字电路中常用的元件，用于存储和控制信号。本节将介绍几 种常用的触发器及其应用场景。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
华中科技大学
电子线路设计、测试与实验》实验报告
实验名称：集成运算放大器的基本应用
院（系）：自动化学院
地点：南一楼东306
实验成绩：
指导教师：汪小燕
2014 年6 月7 日
、实验目的
1）了解触发器的逻辑功能及相互转换的方法。
2）掌握集成JK 触发器逻辑功能的测试方法。
3）学习用JK 触发器构成简单时序逻辑电路的方法。
4）熟悉用双踪示波器测量多个波形的方法。
（5）学习用Verliog HDL描述简单时序逻辑电路的方法，以及EDA技术
、实验元器件及条件
双JK 触发器CC4027 2 片；
四2 输入与非门CC4011 2 片；
三3 输入与非门CC4023 1 片；
计算机、MAX+PLUSII 10.2集成开发环境、可编程器件实验板及专用电缆
三、预习要求
（1）复习触发器的基本类型及其逻辑功能。
（2）掌握D触发器和JK触发器的真值表及JK触发器转化成D触发器、T触发器、T 触发器的基本方法。
（3）按硬件电路实验内容（4）（5），分别设计同步3 分频电路和同步模4 可逆计数器电路。
四、硬件电路实验内容
（1）验证JK触发器的逻辑功能。
（2）将JK触发器转换成T触发器和D触发器，并验证其功能。
（3）将两个JK触发器连接起来，即第二个JK触发器的J、K端连接在一起，
接到第一个JK触发器的输出端Q两个JK触发器的时钟端CP接在一起，并输入1kHz 正方波，用示波器分别观察和记录CP Q、Q的波形（注意它们之间的时序关系），理解2分频、4分频的概念。
（4）根据给定的器件，设计一个同步3分频电路，其输出波形如图所示。
然后组装电路，并用示波器观察和记录CP Q、Q的波形。
（5）根据给定器件，设计一个可逆的同步模4 计数器，其框图如图所示。
图中，M为控制变量，当M=0时，进行递增计数，当M=1时，进行递减计数；Q、
Q为计数器的状态输出，Z为进位或借位信号。
然后组装电路，并测试电路的输入、输出
波形。
五、实验结果及分析
5.1三分频电路
得到激励方程:
K1
J0
K0
1
Q1
1
输出方程：
Q1n1
Q；
Q0r
Q°n1Q1Q
按照上述分析，得到实验电路图如下：
(2)按照上述设计电路，插板实验得到示波器的图形如下:
（3）结果分析
从图上可以看出，同步三分频电路较好的将原输入信号的频率减为原来的1/3，且实现了状态真值表的功能。
5.2同步模4计数器
（1）功能简介
Q i、Q o为计数器状态，M为输入控制端，当M 0时，进行递增计数，当
M 1时，进行递减计数。
Z为输出进位或借位信号
（2）状态转换真值表
根据电路功能及JK触发器的性质，状态转换真值表如下:
根据真值表作卡诺图化简得激励方程为：
J o 1
K o 1
J1 Q o M Q o M Q o M gQ o M
K1 J1
输出方程为：
Z Q1gQ o M gQ1Q o M
根据激励方程及输出方程，作出电路图如下:
(3)连接电路后，示波器观察Q「Q。
、Z的波形如下:
当M 0时，波形实现了递增计数功能，触发方式选择下降，得到实验波形如下，Q1, CP波形如下:
Q1, Q0波形如下:
Q1与进位退位信号Z波形如下:
当M 1时，波形有递减计数功能，触发方式选择上升
Q1与Q0波形:
Q1与进位信号Z波形:
(4)注意事项
1. 实验中需观察多个波形，故需选定某一波形为基准信号，其他信号通过与该信号比对判断结果是否错误。
2. 注意示波器触发选项，为使触发器从“零”开始工作，需要选择触发设置的信号端及触发选项(上升、下降)。
3. 同步模4技术实验连线较复杂，需准备足够导线及相应集成电路，连线时要有耐心。
5.3、十进制加减可逆计数器设计(附加实验题，未做)
设计方案
在十进制计数体制中，每位数都可能是0，1, 2, ,，9十个数码中的任意一个，且“逢十进一”。
根据计数器的构成原理，必须由四个触发器的状态来表示一位十进制数的四位二进制编码。
而四位编码总共有十六个状态。
所以必须去掉其中的六个状态，至于去掉哪六个状态，可有不同的选择。
这里考虑去掉1010〜1111六个状态，即采用8421BC［码的编码方式来表示一位十进制数。
8421BCD码异步十进制加计数器：用JK主从触发器组成的一位异步十进制加计数器如图所示。
1T
8.5.1 8421BCD码异步十遊制加计数器澎辑图⑹ 工作波形
1、电路结构：由四个JK主从触发器组成，其中FF0始终处于计数状态。
Q0 同时触发FF1和FF3, Q3反馈到J1，Q2Q1作为J3端信号。
2、工作原理：
(1)工作波形分析法由逻辑图可知，在FF3翻转以前，即从状态0000到0111 为止，各触发器翻转情况与异步二进制递增计数器相同。
第八个脉冲输入后，四个触发器状态为1000,此时Q3= 0,使下一个FF0来的负阶跃电压不能使FF1翻转。
因而在第十个脉冲输入后，触发器状态由1001变为0000,而不是1010,从而使四个触发器跳过1010〜1111六个状态而复位到原始状态0000,其工作波形
如图8(b)所示。
当第十个脉冲作用后，产生进位输出信号 C0=Q3QQ
3、触发器在异步工作时，若有 CP 触发沿输入，其状态由特征方程确定，否
则维持原态不变。
这时触发器的特征方程可变为 Qn+仁(JQ n+KQ n)Cp+Q nCH, 其中CPJ = 1表示有CP 触发沿加入，CP= 0表示没有CP 触发沿加入。
所以可以 写出 以下状态方程：
c
烬細皿师
J Qi =^QiCPd 根据以上状态方程，即可列出计数器的状态转移表。
七、实验总结
1、 本次实验有模3、模4两个实验，其中模3实验较简单，连线不复杂，模 4实验连线较复杂。
模3实验可作为多波形观察方法的入手实验，为模 4实验中 的波形观察，示波器设置打基础。
在实验时，首先要注意示波器触发时的信号源， 一般选为周期最长的信号。
其次，注意设置示波器触发方式，在递增计数时，选
择“下降触发”，在递减计数时，选择“上升触发”。
2、 书到用时方恨少，事非经过不知难。
实验课的效率和理论课的扎实水平是 正相关的，在实验中遇到问题时，如果理论课扎实，很快就能排除问题，如果理 论课不扎实，就会不知从何入手排查。
课本上的永远是最简单的，不经过实践，
不能对知识形成强烈的印象。
课本上的几根毫不在意的导线，可能就是葬送自己 实验的“陷阱”。
3、 这个实验横跨五一，时间跨度可谓很长了。
只记得自己还有一个模四的实 验没有验收，模三的实验还是比较简单的。
至于为什么在五一之前没有把模四的 实验验收掉的原因现在看来，估计是当时哪里的一根线连错了，直接导致了 Z 的 输出波形和参考的波形相差了四分之一个周期， 再加上时间也不是很长了，于是 就有了下次实验再验收的想法，现在看来，还是有点错误的。
五一之后的实验一 样的不好做，之前的实验又没有验收，学习的压力也逐渐大了起来，感觉自己也 比较吃力的，实验还是要好好做的。
老师的话也是为我们好的。
理论与实践的相 互结合，其学习的效果是非常大的。
以后对每个实验都应该尽全力做好。
(2)状态方程分析法： 首先列
出各触发器驱动方程:。