带隙基准设计实例
无运放带隙基准电路设计
无运放带隙基准电路设计
运放带隙基准电路（opamp bandgap reference circuit）是一种基于运放的电路，用于提供稳定的参考电压。
它的设计基于运放的放大特性和电压反馈机制，通过差分放大和反馈调整，产生一个相对稳定的参考电压。
下面是一种常见的运放带隙基准电路的设计：
1. 选择一个适当的运放芯片，具有低噪声、高增益和低温漂移等特性。
2. 将运放芯片的非反相输入端与反相输入端相连，形成一个差分输入。
3. 将一个稳定的参考电压Vref1与非反相输入端相连。
4. 将运放芯片的反相输入端与一个电阻R1相连，然后将R1与一个稳流二极管D1的阴极相连。
5. 通过调整R1的值，使得二极管D1的电流可以产生一个正向电压降，并且与稳定的参考电压Vref1相等。
6. 将运放芯片的输出端与R1与D1的连接处相连，形成一个反馈回路。
7. 调整运放芯片的反馈电阻R2的值，使得输出电压与稳定的参考电压Vref2相等。
通过以上设计，运放正向反馈的放大特性和电压反馈机制可以保证输出电压与参考电压的稳定性。
同时，稳定的参考电压Vref1的产生通过差分放大和反馈调整的方式可以减少温度、电源等参数的影响。
需要注意的是，具体的设计参数需要根据具体的应用要求来确定，比如参考电压的稳定性要求、输出电压的范围等。
同时，在实际设计过程中，还需要考虑电源稳定性、电路布局和滤波等因素，以确保设计的稳定性和可靠性。
带隙基准
Key words: Bandgap Reference; Layout; Power Supply Rejection Ratio; Temperature Coefficient
III
目
第1章 1.1
录
绪论············································································ 1 带隙基准源概述······························································1 1.1.1 1.1.2 带隙基准源的研究现状········································· 1 研究目的及意义···········································设计········································· 17 3.2.1 3.2.2 3.2.3 3.2.4 3.2.5 设计指标·························································· 17 带隙基准源架构·················································17 核心电路设计···················································· 20 运放设计·························································· 22 偏置电路设计···················································· 23
一种CMOS带隙基准的软启动电路设计
（ 系统加 电后 ， １ ） 只要 Ｅ Ｎ是低 电平 ， 电路产生偏置 电
ｖ Ｃ ｃ
ｌ
Ｖ Ｃ Ｃ
ｌＩ与 Ｖ Ｃ ａＢ 、 Ｃ
ＣＩ与 Ｖ Ｃ ｏｏ ） Ｃ
图 ４Ｓ Ａ Ｔ中 的偏 置 电流 Ｔ Ｒ
：
一
工作 ， 当 在某一个值 时 ， 电流 达 到峰值 （ 的具 体 两者
电路上 电后 ，Ｔ Ｒ Ｓ Ａ Ｔ为基准源 的补偿 电容提供 充电 电流 ， 启动带隙基准 电路 ， 并在启动后 ， 关断充 电电流 。 它
２ 仿真验证
对 电路 进行 了性 能 指标 的仿 真 验 证 。模 型 基 于
３ ２
一
种 Ｃ Ｏ 带隙基准的软启动电路设计 ＭＳ
电子 质量 （ １第０ 期） ２２ ６ ０
Ｔ ¨＾蹲 Ｅ
！
参考文献 ：
“
ｈ
，
嚣 ’ ，
’
图 ８Ｖ Ｃ ３Ｏ Ｔ ＭＰ ２ ℃ ， ｄ ／ ＴＳ Ｆ ， 动 特性 曲线 图 Ｃ ＝ ．Ｖ，Ｅ ＝ ５ Ｍｏ ｅ Ｔ ，Ｓ，Ｆ启 － － ＝
［ Ｒ Ｎ Ｏ － Ｒ ．ｕｒ ｔｅ ｉ ｅｔ ｗ ｖｌ ｇ，ｗ １ Ｉ Ｃ Ｎ ＭＯ Ａ Ｇ ＡＣ ｒ ｎ ｆｃ ｎ， ｏ ａｅ ｏ ］ ｅ ｉ ｌ ｏ ｔ ｌ
ｄ ｏ － ｕ ｅｕａｏｓＤ］ ｈ ｈ ｓｓ ｔ ｎａＧｅｒｉ ｎｔ ｒｐ ｏ ｔ ｇ ｌｔｒ［ ． Ｄ Ｔ ｅｉ Ａ ｌ ｔ： ｏｇａＩ ｓ — ｒ Ｐ ， ａ ｉ
ｔ ｔ ｆＴ ｃ ｎ ｌｇ ，９ ６７ ７ ． ｕ ｅｏ ｅ ｈ ｏｏ ｙ １ ９ ：６— ９
［］ ＡＹ ＰＲ， ＹＥ ＨＵ ＴＰＪ ａｙｉ ａ ｄＤ ｓ ｎ ２ＧＲ ＭＥ Ｒ Ｒ Ｇ， ＲＳ ． ｌ ｓ ｎ ｅ ｉ Ａｎ ｓ ｇ ｏ ｎ ｌｇ ｎｅｒｔｄＣｒｕｔ［ ．ｏ ｒ ｄｔ ｎＮｅ ｏｋ： ｆ ａｏ ｔｇａｅ ｉ ｉ Ｍ］ ｕｔ Ｅ ｉｏ ． ｗ Ｙ ｒ Ａ Ｉ ｃ ｓ Ｆ ｈ ｉ
8 Cadence IC无运放的带隙基准设计 工艺角模拟
本来一共有45种组合，但这里只为了说明问题，仿真中只加了十三种组合。在ADE窗口种选择Tools->Corners,就会弹出如图6.6所示的对话框，然后在此窗口种Setup->Add Process，又弹出一个新的对话框，如图6.7所示，Add Process窗口有两个选项，分别要做如下设置。对Process选项，按图6.8所示设置，对Groups/Variants的设置如图6.9所示，然后点击ok确定，则图6.6就变为如图6.10所示。然后在Analog Corners Analysis窗口中，选择Setup->Add/Update Model Info…继续在弹出窗口的Groups/Variants项填入电阻和双极晶体管的工艺角，注意Groups后填名字如res,bjt等等，而在Variants处填工艺角，工艺角之间用逗号隔开，填完后再在Analog Corners Analysis窗口中点击Add Corners(输入ttt)就得到如图6.11所示的对话框。其中ttt是为了说明mos管，电阻，双极晶体管都是tt的工艺角，就是说能看出来它代表的意思，具体叫什么无关紧要。
在图6.10种我们可以在黑三角的下面选择我们想要的工艺角，这样ttt就得到了一种组合，这样在继续点击Add Corners，输入你想要的工艺角组合，一共有45种组合。设置完毕后保存，方法是File->Save Setup Ars Analysis窗口中，点击run就开始仿真了，仿真结束，就得到一组曲线，每条曲线代表一种工艺角的组合。如图6.12所示：
6.2
这里只介绍晶体管的参数设置，mos管、电阻和电压的设置如电路图所示。晶体管的参数设置，Q1和Q3的Multiplier项都设为1，Q2的设为8。
带隙基准电路设计
帯隙基准电路设计（东南大学集成电路学院）一.基准电压源概述基准电压源(Reference Voltage)是指在模拟电路或混合信号电路中用作电压基准的具有相对较高精度和稳定度的参考电压源，它是模拟和数字电路中的核心模块之一，在DC/DC，ADC，DAC以及DRAM等集成电路设计中有广泛的应用。
它的温度稳定性以及抗噪性能影响着整个电路系统的精度和性能。
模拟电路使用基准源，是为了得到与电源无关的偏置，或是为了得到与温度无关的偏置，其性能好坏直接影响电路的性能稳定。
在CMOS技术中基准产生的设计，着重于公认的“帯隙”技术，它可以实现高电源抑制比和低温度系数，因此成为目前各种基准电压源电路中性能最佳、应用最广泛的电路。
基于CMOS的帯隙基准电路的设计可以有多种电路结构实现。
常用的包括Banba和Leung结构带薪基准电压源电路。
在综合考虑各方面性能需求后，本文采用的是Banba结构进行设计，该结构具有功耗低、温度系数小、PSRR高的特点，最后使用Candence软件进行仿真调试。
二.帯隙基准电路原理与结构1.工作原理带隙基准电压源的设计原理是根据硅材料的带隙电压与电源电压和温度无关的特性，通过将两个具有相反温度系数的电压进行线性组合来得到零温度系数的电压。
用数学方法表示可以为：2211V V V REF αα+=，且02211=∂∂+∂∂TV T V αα。
1).负温度系数的实现 根据双极性晶体管的器件特性可知，双极型晶体管的基极-发射极电压BE V 具有负温度系数。
推导如下：对于一个双极性器件，其集电极电流)/(ex p T BE S C V V I I =，其中q kT V T /=，约为0.026V ，S I 为饱和电流。
根据集电极电流公式，得到：SC T BE I I V V ln= (2.1) 为了简化分析，假设C I 保持不变，这样： TI I V I I T V T V S S T S C T BE ∂∂-∂∂=∂∂ln (2.2) 根据半导体物理知识可知：kT E bT I gm S -=+ex p 4 (2.3)其中b 为比例系数，m ≈−3/2，Eg 为硅的带隙能量，约为1.12eV 。
一种低温漂低功耗的简易带隙基准电压设计
一种低温漂低功耗的简易带隙基准电压设计模拟电路设计常常用到电压基准和电流基准。
这些基准受电源、温度或者工艺参数的影响很小，为电路提供一个相对稳定的参考电压或者电流，从而保证整个模拟电路稳定工作。
目前已经出现的高性能带隙基准，能够实现高精度、低温漂和低功耗，但这些电路中一般都有运放，调试难度较大；电路结构复杂，原理不便理解。
在一般的应用中，如果对带隙基准电压的要求不是特别高的情况下，完全可以采用一种更为简洁的电路结构。
因此，这里介绍一模拟电路设计常常用到电压基准和电流基准。
这些基准受电源、温度或者工艺参数的影响很小，为电路提供一个相对稳定的参考电压或者电流，从而保证整个模拟电路稳定工作。
目前已经出现的高性能带隙基准，能够实现高精度、低温漂和低功耗，但这些电路中一般都有运放，调试难度较大；电路结构复杂，原理不便理解。
在一般的应用中，如果对带隙基准电压的要求不是特别高的情况下，完全可以采用一种更为简洁的电路结构。
因此，这里介绍一种简易可行的带隙基准电压的设计，利用PTAT电压和双极性晶体管发射结电压的不同的温度特性，获取一个与温度无关的基准电压。
1 低温漂低功耗带隙基准电压设计带隙基准电压的设计目标，就是建立一个与电源和温度无关的直流电压VREF。
进一步将该目标分为2个设计问题：设计与电源无关的偏置，获取能抵消温度影响的电压值。
图1为其整体设计框图。
1．1 与电源无关的偏置首先设计与电源无关的偏置。
考虑采用2个NMOS管和电阻做近似的电流镜做偏置，并充分利用电流镜的“电流复制”特点，设计一个简单的电流产生电路，如图2所示。
在这个电路中，因为栅漏短接的MOS管都是由一个电流源驱动，所以I0和I1几乎与电源电压无关。
同时，2条支路的电流关系是确定的，只要已知I0，便可由宽长比得到左边支路电流的大小。
忽略沟道长度调制效应的影响，支路电流的比值和MOS管宽长比的比值成正比。
为了唯一确定电流，加入电阻R1。
则有：VGS1=VGS2+I0R1，忽略体效应，有：由式(1)可见，输出电流与电源电压无关，但仍与工艺和温度有关。
带隙基准设计
带隙基准参数设计基准源核心电路参数设计首先，考虑两个三极管发射极面积之比N的选取。
由上述公式可知：N值越大，则R2/R3的比例就越小，从而可以减小电阻的版图面积。
但是N值越大，也会导致三极管的静态电流增大。
折中选取N=8，这样版图可以采用中心对称布局，有利于减少匹配误差。
假设选取的工艺下的三极管的电流大于1uA时，V BE的输出曲线较为平滑。
从节省功耗的角度，假定流过三极管集电极的电流为1uA。
由上述公式可知，当N=8、IR3=1uA、T=300K时，计算得：考虑到R1和R2的数值数倍于R3，则电阻值太大，消耗版图面积太大。
因此，作为折中，选取R3为10K，电流值为5uA左右。
确定了以上参数后，考虑一阶补偿时R2的取值。
对上述公式在T0处求导可得：令上式为零，即进行一阶补偿，可得：化简得：代入参数，V G0=1.205V，查图可知V EB1在5uA的偏执电流下约为716mV，300K温度下V T0=26mV，r=3.2，a=1（三极管的偏置电流为PTA T），N=8，计算得：为了产生600mV的输出电压，需要调整R4的值。
由上式可以推出：在T=300K条件下代入各值，求得R4=48.5K。
考虑到各个电阻阻值偏大，故将各电阻设为高阻多晶型。
然而，高阻多晶虽然有很高的方阻，但是工艺稳定性不太好，故后期的Trimming 工序是必不可少的。
最后，确定电流镜的尺寸。
采用适当偏小的宽长比，可以提高电流镜的过驱动电压，进而可以减小电流镜阈值电压失配所带来的影响。
另外，沟道长度调制效应也是一个重要影响因素，考虑到低压应用不能使用Cascode结构，可以增大器件的栅长来减小沟道长度调制效应的影响。
但是过大的沟道长度会导致版图的面积的增加，需要在性能和版图面积之间做出折中。
经过计算与迭代仿真，选取M1、M2和M3的宽长比为10um/1um。
注意电流镜的版图设计中需采用中心对称布局以减小误差。
综上，通过理论分析，确定带隙核心电路的器件参数为：运算放大器设计运放的性能对带隙的性能有着直接的影响。
带隙基准电压源(Bandgap)设计范例
五. 输出输入信号线时序图
VIN 、ENB、 BIAS_EN 、BIAS2_EN 为输入信号，VREF 、 BIAS 、BIAS2 为 输出信号。
图 1.3
BANDGAP 模块输入输出时序关系图
六. 等效架构图原理分析
BANDGAP 模块是一个带隙基准结构。 带隙基准的工作原理是根据硅材料的 带隙电压与电压和温度无关的特性，利用△VBE 的正温度系数与双极型晶体管 VBE 的负温度系数相互抵消，实现低温漂、高精度的基准电压。双极型晶体管提 供发射极偏压 VBE；由两个晶体管之间的△VBE 产生 VT ，通过电阻网络将 VT 放 大 a 倍；最后将两个电压相加，即 VREF=VBE+aVT ，适当选择放大倍数 a ，使两 个电压的温度漂移相互抵消， 从而可以得到在某一温度下为零温度系数的电压基 准。下面详细推导这个原理。 一般二极管上电流和电压的关系为：
Q12 和 Q19 的电流相等；R19、R20、R21 和二极管连接的 Q11 组成分压网络， 将 Q12、Q19 产生的 ? VBE 放大（R19＋R20＋R21）/R21 倍后与 VBE11 相加，产 生基准电压 VREF ；放大管 QX7 、Q18 和负载管 Q10 组成符合放大电路，将 IC19 和 IC12 的差值放大，反馈到分压网路中的 R21，从而调整 Q12、Q19 的工作点， 保证 IC19 等于 IC12 ；电容 C2 和 R23 用来进行频率补偿。 电流偏置 IBias2 产生电路（图 2(c)） ：由 P39、Q3、R8 组成。Q3 的基极连 接 VREF ，其射极电位即 R8 的一端电位 VEQ3＝VREF －VBEQ3，与电源电压无关， 从而流过电阻 R8 的电流与电源无关，即 IBias2 与电源无关。 1．使能原理： ENB 高电平时，使能关断有效。当 ENB 为高电平时，使能管 N15、N18、 N17 工作，则 N19 的漏极电压、P8 的漏极电压、VREF 被拉到低电平，电路关 断。 BIAS_EN 低电平时，使能关断有效。当 BIAS2_EN 低电平时，使能管 P13 工作，P7、P1 的栅极即 Bias 为高电平，电流偏置为 0，同时，基准电压 VREF 为零电平。 BIAS2_EN 低电平时，使能关断有效。当 BIAS_EN 低电平时，使能管 P34 工作，Bias2 为高电平，电流偏置 IBias2 为 0。 2．启动原理 P14、R15、N19、N16 组成启动电路。启动过程：ENB 为低电平，当未启 动时，P7、P8 两支路的电流为 0，此时 P8 的漏极电压为 0 电位，N19 不通，N19 的漏极为高电位，此时 N16 管导通，形成从电源到地的通路 R12、P7、N16，使 P7 有电流流过，从而打破 0 电流的状态；之后 P8 漏极电位上升， N19 导通， N16 截止，启动过程结束。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
带隙基准电路的设计
基准电压源是集成电路中一个重要的单元模块。
目前,基准电压源被广泛应用在高精度比较器、A/ D 和D/ A 转换器、动态随机存取存储器等集成电路中。
它产生的基准电压精度、温度稳定性和抗噪声干扰能力直接影响到芯片,甚至整个控制系统的性能。
因此,设计一个高性能的基准电压源具有十分重要的意义。
自1971 年Robert Widla 提出带隙基准电压源技术以后,由于带隙基准电压源电路具有相对其他类型基准电压源的低温度系数、低电源电压,以及可以与标准CMOS 工艺兼容的特点,所以在模拟集成电路中很快得到广泛研究和应用。
带隙基准是一种几乎不依赖于温度和电源的基准技术,本设计主要在传统电路的基础上设计一种零温度系数基准电路。
一 设计指标：
1、温度系数：ref F V
TC V T ∆=
∆ 2、电压系数：ref F dd
V VC V V ∆=∆ 二 带隙基准电路结构：
三 性能指标分析
如果将两个具有相反温度系数（TCs ）的量以适合的权重相加，那么结果就会显示出零温度系数。
在零温度系数下，会产生一个对温度变化保持恒定的量V REF 。
V REF = a 1V BE + a 2V T ㏑(n)
其中, V REF 为基准电压, V BE 为双极型三极管的基极-发射极正偏电压, V T 为热电压。
对于a 1和a 2的选择，因为室温下/ 1.5m /BE T V V K ∂∂≈-,然而/0.087m /T V T V K ∂∂≈+,所以我们可以选择令a 1=1,选择a 2lnn 使得2(ln )(0.087/) 1.5/n mV K mV K α=,也就是2ln 17.2n α≈，表明零温度系数的基准为：
17.2 1.25REF BE T V V V V ≈+≈
对于带隙基准电路的分析，主要是在Cadence 环境下进行瞬态分析、dc 扫描分析。
1、瞬态分析
电源电压Vdd=5v 时，Vref ≈，下图为瞬态分析图。
2.电压系数的计算：
下图为基准电压Vref 随电源电压Vdd 变化dc 分析扫描。
扫描电压范围为：3到6v ，基准电压Vref 为，保持基本不变。
由图可得啊A 、B 两点的电压差△V=；
Vref 值取A 、B 两点的电压平均值，Vref=（+）/2=；
又△Vdd=6-3=3v 则：ref 0.006
1.2383
F V VC V Vdd ∆==∆⨯≈1615ppm/v 3、 温度系数的计算：
下图为基准电压Vref 温度temperature 变化的dc 分析扫描。
温度变化范围：-20到130℃变化时，基准电压Vref 的在到之间变化，变化幅度为，基本保持不变。
其中△T=150℃， 则ref
0.0061.238150
F V TC V T ∆==∆⨯≈℃.
四 Candence 仿真全过程
1、Candence 的启用：
（1）进如Candence 用户界面后，点击鼠标左键，选择Tools －>Terminal ；
（2）在鼠标闪亮出输入命令icfb&,点击enter 键，Candence 已启动,弹出下面对话框；
（3）在上面话框中，选择File －>New －>library ，在Name 中输入你所要建库的名字，如在本例中输入“lwl ”，点击ok
（4）选择File －>New －>Cellview ，library 选择lwl ；cell name 输入单元的名字，
如:ref ；view name 为schematic ；Tool 选择composer-schematic ；点击ok ，关闭对
话框，此时启动virtuoso。
2 在Virtuoso下画电路图
（1）Virtuoso选择红色标注的选项，弹出Add Instance对话框，library中选择analogLib 库，cell中选择你所需要的nmos、pmos或电阻等元件。
如选择nmos4，点击view 中的symbol，直接把鼠标拖回Virtuoso中，点击一下鼠标左键，nmos关选中。
相同的方法选择其他管子，连接电路图。
点击check and save，进行电路检查。
3、瞬态分析
（1）在Virtuoso中选择Tools－>Analog Environment,弹出以下对话框
（2）选择setup－>model librarys,弹出以下对话框
（3）点击browse，双击../(Go up one directory)，双击Model/，双击、单击,点击ok，在上面对话框中，section（opt.）下写入tt，点击Add－> ok。
（4）点击setup，stimulation，弹出下面对话框，选择Global Sources，DC V oltage=5v,点击enable－>change－>ok。
（5）在Cadence对话框中，Analyses－>choose..－>选中tran，stop time中写入20u，点击ok。
（6）在Cadence对话框中，Output－>To be plotted－>select on schematic.
选中输出端口Vref。
（7）在cadence对话框中，选择simulation－>netlist and run.
进行瞬态分析，以下为瞬态分析电路图。
4 DC分析：Vref随电源电压Vdd变化。
（1）在cadence中，setup－>stimulation－>global sources,dc voltage中输入Vdd，点击enable－>change－>ok。
（2）在cadence中，点击variables－>Edit..弹出下面对话框，输入name=Vdd, Value=0,点击Add－>ok。
(3) 在cadence中，选择Analyses－>choose,在弹出对话框中选择dc－>Design Variables, name中填入Vdd，start=3，stop=6，sweep type选择linear－>step size－>－>点击ok。
（4）在cadence对话框中，选择simulation－>netlist and run.
（5）在cadence对话框中，选择simulation－>netlist and run.
5 DC分析：Vref随温度temperature变化
（1）在cadence对话框中，setup－>stimulation－>global sources,dc voltage中输入5，点击enable－>change－>ok.
（2）在cadence中，点击variables－>Edit..弹出下面对话框，输入name=temperature,Value=0,点击Add－>ok.
（3）在cadence中，选择Analyses－>choose,在弹出对话框中选择dc－>Temperature －>start-stop，start=-20，stop=130，sweep type选择linear－>step size－>10－>点击ok。
（4）在cadence对话框中，选择simulation－>netlist and run.
管子参数
Mp1(nvp) 1/5 Mn1(nvn) 3/5 Mp2(nvp) 1/5 Mn2(nvn) 3/5 Mp3(nvp) 1/5 Mn3(nvn) 3/5 Mp4(nvp) 1/5 Mn4(nvn) 3/5 Mp5(nvp) 1/5 Q1(pnp10) 1 Mp6(nvp) 1/5 Q2(pnp10) 8 R0 20k Q3(pnp10) 1 R1 220K
The directory: /Home/asic01/org_design/lwl/ref2。