通信工程专业综合课程设计范本

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

《专业综合课程设计》任务书

学生:专业班级:

指导教师:工作单位:

题目: HDB3码电路测试与FSK2电路设计

课程设计目的:

1.通过对THEX-1型综合实验平台的使用,较深入了解通信电路的原理;

2.掌握通信电路的测试方法和设计实验的方法;

3.学习利用EWB仿真设计简单通信系统的方法;

4.练习利用Protel绘制PCB电路的方法;

5.提高正确地撰写论文的基本能力。

课程设计容和要求

1.电路测试:测试HDB31,HDB32,HDB33,DPLL,PLL实验电路板。要求详细分析

实验电路的工作原理(说明每个元器件的作用和功能),写出测试项目,并对测试结果作出详细分析;如果电路板不能测出所需要的结果,要分析原因,找出电路板损坏的部位。

2.用EWB做出FSK2的仿真电路,并测试各点的波形;要求详细分析电路原理(说

明每个元器件的作用和功能),对测试结果作出详细分析。

3.用Protel绘制AMDEM2的PCB电路。

4.查阅不少于6篇参考文献。

初始条件:

1.THEX-1型综合实验平台及实验指导书;

2.示波器,万用表。

3.EWB和Protel软件。

时间安排:

第18周,安排设计任务;

第19周,完成实验测试和仿真电路的设计与测试;

第20周,完成PCB电路绘制;撰写设计报告,答辩。

指导教师签名: 2011年 6 月 18 日

系主任(或责任教师)签名: 2011年 6 月 19 日

目录

摘要

此次专业课程设计主要分为电路测试部分、电路仿真以及PCB的绘制。电路测试主要测试HDB3码、DPLL数字锁相环,PLL锁相频率合成器等实验。电路仿真主要是对FSK的进行仿真以及AMDEM2的PCB的绘制。经过此次课程设计,主要是对所学的专业课进行整合以及综合应用。

关键词:电路测试仿真、FSK、AMDEM2、PCB

Abstract

The professional curriculum is divided into parts of the circuit testing, circuit simulation and PCB drawing. The main test circuit testing HDB3 ,DPLL,PLL and other experiments. Circuit simulation carried out mainly for HDB33 and RECEIVER, simulation and PCB drawing. After the course design, mainly for the study of specialized courses and comprehensive application integration.

Key words:circuit testing and simulation、FSK、AMDEM、PCB

1 电路调试实验

1.1多级伪随机码发生实验

1.1.1 电路工作原理

(一)电路组成

多级伪随机码发生实验是供给HDB3、PSK 等实验所需时钟和基带信号。图1-1是实验电原理图,由以下电路组成:

1.时钟信号源;2.多级分频电路;3.3级伪随机码发生电路;

4.4级伪随机码发生电路;5.5级伪随机码发生电路。

图1-1(a)

U1A 74LS04

图1-1(b) (二)电路工作原理

1.时钟信号源

时钟信号源由晶振J

1、电阻R

2

和R

3

、电容C

1

、非门U

1

A,U

1

B组成,若电路加电后,

在U

1

A的输出端输出一个比较理想的方波信号,输出振荡频率为4.096MHz,经过D触

发器U

2

B进行二分频,输出为2.048MHz方波信号。

2.三级基准信号分频

设电路的输入时钟信号为2.048MHz的方波,由可预置四位二进制计数器(带直接

清零)组成的三级分频电路组成,可逐次分频至1K方波。U

3、U

4

、U

5

的第二引脚为各级

时钟输入端,输入时钟为2.048MHz、P128KHz、8KH。

3.3级伪随机码发生器电路

伪随机序列,也称作m序列,它的显著特点是:(a)随机特性;(b)预先可确定性;(c)可重复实现。

本电路采用带有两个反馈的三级反馈移位寄存器,示意图见图1-2。若设初始状态

为111(Q

2Q

1

Q

=111),则在CP时钟作用下移位一次后,由Q

1

与Q

模二加产生新的输入

Q=Q

0○+Q

1

=1○+1=0,则新状态为Q

2

Q

1

Q

=011。当移位二次时为Q

2

Q

1

Q

=001;当移位三次为

Q 2Q

1

Q

=100;移位四次后为Q

2

Q

1

Q

=010;移位五次后为Q

2

Q

1

Q

=101;移位六次后为Q

2

Q

1

Q

=110;

移位七次后为Q

2Q

1

Q

=111;即又回到初始状态Q

2

Q

1

Q

=111。该状态转移情况可直观地用

“状态转移图”表示。见图1-3。

相关文档
最新文档