全差分共源共栅两级
全差分套筒式共源共栅放大器及其共模反馈电路解读
一 毕业设计（论文）进展情况运算放大器是许多模拟系统和混合数字信号系统中的一个完整部分,也是构成这些系统的基本单元. 因而设计高性能的运算放大器可以使系统的总体性能得到提高。
一、两级运算放大器分析两级CMOS 运算放大器的设计V DDV SSM1M2M3M4M5M6M7M8VnC LC cvoutvin1vin2irefxy3I d5两级CMOS 运算放大器1、基本目标参照《CMOS 模拟集成电路设计第二版》p223.例6.3-1设计一个CMOS 两级放大器，满足以下指标：5000/(74)v A V V db = 2.5DD V V = 2.5SS V V =-5GB MHz = 10L C pF = 10/SR V s μ>out V V ±范围=2 1~2ICMR V =- 2diss P mW ≤ 相位裕度：60为什么要使用两级放大器，两级放大器的优点：单级放大器输出对管产生的小信号电流直接流过输出阻抗，因此单级电路增益被抑制在输出对管的跨导与输出阻抗的乘积。
在单级放大器中，增益是与输出摆幅是相矛盾的。
要想得到大的增益我们可以采用共源共栅结构来极大地提高输出阻抗的值，但是共源共栅结构中堆叠的MOS 管不可避免地减少了输出电压的范围。
因为多一层管子就要至少多增加一个管子的过驱动电压。
这样在共源共栅结构的增益与输出电压范围相矛盾。
为了缓解这种矛盾引进了两级运放，在两极运放中将这两点各在不同级实现。
如本文讨论的两级运放，大的增益靠第一级与第二级相级联而组成，而大的输出电压范围靠第二级这个共源放大器来获得。
典型的无缓冲CMOS 运算放大器特性 边界条件要求工艺规范 见表2、3电源电压 %105.2±±V电源电流 100Μa 工作温度范围0~70°特性要求增益 dB 70≥增益带宽 ≥5MHz建立时间 s μ1≤ 摆率 s /5μV ≥ICMR ≥V 5.1± CMRR ≥60dB PSRR ≥60dB 输出摆幅 ≥V 5.1±输出电阻 无，仅用于容性负载失调 mV 10±≤噪声 ≤100Hz nV (1kHz 时) 版图面积≤50002)(最小沟道长度⨯ 表1 典型的无缓冲CMOS 运算放大器特性2、两级放大电路的电路分析图1中有多个电流镜结构，M5,M8组成电流镜，流过M1的电流与流过M2电流1,23,45/2d d d I I I ==，同时M3，M4组成电流镜结构，如果M3和M4管对称，那么相同的结构使得在x ，y 两点的电压在Vin 的共模输入范围内不随着Vin 的变化而变化，为第二极放大器提供了恒定的电压和电流。
采用折叠式结构的两级全差分运算放大器的设计
目录1. 设计指标 (1)2. 运算放大器主体结构的选择 (1)3. 共模反馈电路（CMFB）的选择 (1)4. 运算放大器设计策略 (2)5. 手工设计过程 (2)5.1 运算放大器参数的确定 (2)5.1.1 补偿电容Cc和调零电阻的确定 (2)5.1.2 确定输入级尾电流I0的大小和M0的宽长比 (3)5.1.3 确定M1和M2的宽长比 (3)5.1.4确定M5、M6的宽长比 (3)5.1.5 确定M7、M8、M9和M10宽长比 (3)5.1.6 确定M3和M4宽长比 (3)5.1.7 确定M11、M12、M13和M14的宽长比 (4)5.1.8 确定偏置电压 (4)5.2 CMFB参数的确定 (4)6. HSPICE仿真 (5)6.1 直流参数仿真 (5)6.1.1共模输入电压范围（ICMR） (5)6.1.2 输出电压范围测试 (6)6.2 交流参数仿真 (6)6.2.1 开环增益、增益带宽积、相位裕度、增益裕度的仿真 (6)6.2.2 共模抑制比（CMRR）的仿真 (7)6.2.3电源抑制比（PSRR）的仿真 (8)6.2.4输出阻抗仿真 (9)6.3瞬态参数仿真 (10)6.3.1 转换速率（SR） (10)6.3.2 输入正弦信号的仿真 (11)7. 设计总结 (11)附录（整体电路的网表文件） (12)采用折叠式结构的两级全差分运算放大器的设计1. 设计指标5000/ 2.5 2.551010/21~22v DD SS L out dias A V VV V V VGB MHz C pF SR V s V V ICMR V P mWµ>==−==>=±=−≤的范围2. 运算放大器主体结构的选择图1 折叠式共源共栅两级运算放大器运算放大器有很多种结构，按照不同的标准有不同的分类。
从电路结构来看, 有套筒式共源共栅、折叠式共源共栅、增益提高式和一般的两级运算放大器等。
共源共栅两级运放的三种补偿结构分析和比较
共源共栅两级运放的三种补偿结构分析和比较胡利志;乔明【摘要】提出了三种应用于两级CMOS运算放大器的米勒电容补偿结构，分析了三种结构的小信号等效电路，得到传递函数和零点、极点的位置，以此分析和实现三种结构的频率补偿。
其中两种共源共栅米勒补偿结构与直接米勒补偿结构相比，能用更小的芯片面积实现更优的运放性能，得到更大的单位增益带宽积和相位裕度，实现更好的频率特性。
通过使用0.18μm CMOS工艺对电路进行仿真，结果验证了共源共栅米勒补偿技术的优越性。
%Propose three miller capacitance compensation structures used for two-stage CMOS operational ampliifer, analyze three kinds of small-signal equivalent circuits, get the transfer function and zero and pole points and achieve the goal of frequency compensation. Compared with the traditional miller compensation, thetwo kinds of cascode miller compensation methods can achieve larger unity-gain bandwidth and phase margin and better frequency characteristic with smaller chip area. The circuits are simulated with 0.18μm CMOS process and the results show the superiority of cascode miller compensation technology.【期刊名称】《电子与封装》【年(卷),期】2014(000)007【总页数】4页(P19-22)【关键词】米勒补偿;共源共栅;运算放大器【作者】胡利志;乔明【作者单位】电子科技大学电子薄膜与集成器件国家重点实验室，成都 610054;电子科技大学电子薄膜与集成器件国家重点实验室，成都 610054【正文语种】中文【中图分类】TN4321 引言运算放大器是许多模拟系统和混合信号系统中的一个完整部分，不同设计要求和复杂程度的运放被用来实现电路中的各种功能。
全差分套筒式共源共栅放大器及其共模反馈电路
一毕业设计（论文）进展情况60为什么要使用两级放大器，两级放大器的优点：单级放大器输出对管产生的小信号电流直接流过输出阻抗，因此单级电路增益被抑制在输出对管的跨导与输出阻抗的乘积。
在单级放大器中，增益是与输出摆幅是相矛盾的。
GB GB GB ()()()p p z的相位裕量，所以2.2 10LC因此由补偿电容最小值即可以得到2m112'1g (/)(/)2/12N W L W L K I ==≅ 用负ICMR 公式计算5Dsat V 由式（12）我们可以得到下式15(min)IC SS GS Dsat V V V V =++如果5DS V 的值小于100mv ，可能要求相当大的5(/)W L ，如果5Dsat V 小于0，则ICMR 的设计要求则可能太过苛刻，因此，我们可以减小5I 或者增大5(/)W L 来解决这个问题，我们为了留一定的余度我们(min)IC V 等于-1.1V 为下限值进行计算152511(min)Dsat IC TN SS I V V V V β=---（）则可以得到的5Dsat V 进而推出555'2552(/)()Dsat S W L K V ==（I ）11/1≅即有58(/)(/)11/1W L W L =≅为了得到60°的相位裕量，6m g 的值近似起码是输入级跨导1m g 的10倍（allen 书p.211例6.2-1），我们设us g g m m 9421016==，为了达到第一级电流镜负载（M3和M4）的正确镜像，要求46SG SG V V =，图中x ，y 点电位相同我们可以得到6644(/)(/)64/1m m gW L W L g ==进而由6662(/)m Pd g K W L I '=我们可以得到直流电流 22m6m667''6666g g 113.72(/)2d d I I A K W L K S μ==== 同样由电流镜原理，我们可以得到7755(/)(/)32/1d d IW L W L I ==3、仿真和测量 （1）DC 分析图2 VOUT 、M5管电流、M7管电流、Vx 与Vy 与输入共模电压变化的关系图4 测量共模输入范围的电路图图5 运放的输入共模电压范围从图中可以得到输入共模范围满足设计指标(-1V~2V)（3）测量输出电压范围在单位增益结构中，传输曲线的线性收到ICMR 限制。
模拟集成电路设计——两级全差分高增益放大器设计_2
全差分高增益放大器的设计一、设计产品名称全差分高增益放大器二、设计目的1.掌握模拟集成电路的基本设计流程；2.掌握Cadence基本使用方法；3.学习模拟集成电路版图的设计要点；4.培养分析、解决问题的综合能力；5.掌握模拟集成电路的仿真方法；6.熟悉设计验证流程方法。
三、设计内容全差分高增益放大器（Full-differential OTA）是一种非常典型的模拟IP, 在各类模拟信号链路、ADC.模拟滤波器等重要模拟电路中应用广泛, 是模拟IC 设计人员必需掌握的一种基础性IP 设计。
采用华大九天Aether 全定制IC 设计平台及其自带的0.18um PDK, 设计一款全差分高增益放大器电路, 完成电路图设计、前仿真、Layout 设计和物理验证（DRC&LVS）。
考虑以下OTA 架构：图1 OTA架构四、电路设计思路模拟集成电路的设计分为前端与后端, 设计流程可以分为明确性能要求、选择电路结构、计算器件参数、原理图绘制、前仿真、版图绘制、DRC设计规则检查、LVS版图与电路图一致性检查、寄生参数提取及后仿真、流片测试。
本次实验使用基于华大九天Aether 全定制IC 设计平台及其自带的0.18um PDK, 实现模拟集成电路全差分高增益放大器的全流程设计与仿真。
（1）性能指标:需要验证三种PVT Corner:a) 电源电压1.8V, 温度27℃, corner 为TT；b) 电源电压1.6V, 温度80℃, corner 为SS；c) 电源电压2.0V, 温度-40℃, corner 为FF；要求各Corner 下开环技术指标（含Cload=10fF）:①放大器开环DC 增益Av0≥90dB；②0dB 带宽BW0≥500MHz；③相位裕度Phase Margin≥50°。
④DC 抑制比PSRR-0≥60dB, （3*2=6 分）⑤10MHz 时抑制比PSRR-10M≥45dB。
最完整的全差分运算放大器设计
相位裕量 ≥ 60 度，单位增益带宽 ≥ 50 MHz 假设运放只有两个极点。（实际上，会有两 个以上的极点，同时还会在右半平面或者左半平 面的零点）。 p1 和 p2 将会分 由于密勒补偿电容 Cc 的存在， 5. 开的很远。假定 ω p1 << ω p2 ，这样在单位增益带 宽频率 ωu 处第一极点引入 −90° 相移，整个相位 所以第二极点在单位增益带宽频率处 裕量是 60° 。 的相移是 −30° 。
ω z1 = ω p 2
→
CC (
1 1 g m11
= − RC )
− g m9 CL
6
《通信系统混合信号 VLSI 设计》课程设计报告
2003 年 12 月 31 日
2003 年 12 月 31 日
作者: 唐长文, 菅洪彦
第一极点： ω p1 =
( g m5 go1 go3 + g m3 g o5 go 7 )( g o9 + go11 ) ，
g m3 g m5 g m9CC g m9 g m3 ，第三极点： ω p3 = CL Cgs 3 + Cgd 1 + Cdb1 + Csb 3
Common Mode Amplifier
Vb1
Differential Mode Amplifier M13
Vin+ Vin-
M14
Vcmfb
M15 M17 M18
Vcm
M16
M1
M2
M3
M4
Vb2
M19
M5
M6
Vb3
M20
M7
M8
图 4 共模、差模输入放大器
5
《通信系统混合信号 VLSI 设计》课程设计报告
适用于全差分运算放大器的两级共模反馈结构
时单位增益带宽为 1. 163 GH z。
关键词: 运算放大器; 连续时间共模反馈; 开关电容共模反馈
中图分类号: T N432
文献标识码 : A
文章编号: 1004- 3365( 2011) 02- 0172- 04
T w o- Stage C ommon-M ode Feedback Structures for Fully Different ial O perat ional A mplifier
相, 并且 3 应滞后于 2; CC1 和 CC2 为感应 输出电 平电容, CS1 和 CS2 为用 作电荷转移的开关电容, 通 常, CC1= CC2 , CS1= CS2 。当 2 闭合、 1 断开时, 根据 电荷重分配原理[ 9] , 电路总电荷为:
Q1 = V cm, ref - V bias
Key words: Operatio na l amplif ier; Co nt inuo us- time CM F B; SC- CM FB EEACC: 2570D
1 引言
随着模拟集成电路技术的发展, 高速、高精度运 算放大器得到广泛应用。全差分运算放大器在输出 摆幅、输入动态范围等方面, 较单端输出运放有很大 优势, 成为应用很广的电路单元。但全差分运放存 在输出共模电平不稳定的问题, 需要设计共模反馈 电路来保证运放正常工作[ 1] 。本文针对两级全差分 运算放大器输入级和输出级不同的性能要求, 设计
致整个运放单位增益带宽减小。相对于开关电容共
模反馈, 连续时间共模反馈不会引入额外的负载, 从
而不会增大输入级的功耗。因此, 输入级采用连续 时间共模反馈[ 7] , 电路结构如图 2( a) 所示。共模反
馈电路主要处理共模信号, 图 2( b) 所示为图 2( a) 的 共模信号等效电路, 其中, V out , cm 是 V out+ 、V out- 输出共
共源共栅两级运放的补偿-概述说明以及解释
共源共栅两级运放的补偿-概述说明以及解释1.引言1.1 概述概述:共源共栅两级运放是一种常用的放大器电路，它由共源级和共栅级组成，具有高增益、低输入阻抗和宽带宽等优点。
然而，这种电路在实际应用中会存在一些问题，如频率响应不稳定、温度漂移大等。
为了解决这些问题，需要对共源共栅两级运放进行补偿。
本文将介绍两种常用的补偿方法，以提高运放电路的性能和稳定性。
通过对这些补偿方法的研究和应用，可以为电子工程师在实际设计中提供参考和借鉴。
json"1.2 文章结构":{"本文主要分为引言、正文和结论三个部分。
引言部分介绍了文章的概述、结构和目的。
正文部分包括共源共栅两级运放的原理，以及两种补偿方法的介绍。
结论部分总结了本文的主要内容，展望了共源共栅两级运放的应用前景，并给出了结论。
"}1.3 目的本文旨在探讨共源共栅两级运放的补偿方法，通过分析其原理和现有的补偿方法，对比它们的优缺点，为工程师提供在实际设计中选择合适的补偿方法的参考依据。
同时，通过对共源共栅两级运放的补偿进行深入研究，可以更好地理解运放电路的工作原理，提高设计的准确性和稳定性。
最终，希望通过本文的分析，为工程师在实际项目中解决运放电路的补偿问题提供一定的帮助和启发。
2.正文2.1 共源共栅两级运放的原理共源共栅两级运放是一种常见的运放电路结构，由两级放大器级联而成。
在这种结构中，第一级是共源放大器，第二级是共栅放大器。
共源共栅结构的优点包括增益高、带宽宽、输入电阻大等。
在这种结构中，第一级的共源放大器起到了放大信号和提供输入阻抗的作用。
共源放大器的输入电阻高，可以有效地隔离输入信号源和第二级的共栅放大器，减少了输入端信号源的影响。
第二级的共栅放大器主要起到了增益放大和输出阻抗匹配的作用。
共栅放大器的输出电阻低，可以有效地驱动负载电路，同时提供稳定的输出信号。
整个运放电路的工作原理是：输入信号经过第一级的共源放大器放大，然后经过第二级的共栅放大器再次放大，最终输出到负载电路中。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
版图设计的考虑
(1)噪声抑制 (2)寄生电容 (3)闩锁问题 (4)匹配问题 版图设计对电路性能的影响 (1)元件尺寸 (2)方向 (3)金属布线 (4)版图设计中的热分布问题
整体版图的设计
由于我们电路设计和测试的一些要求，所 以在作每一个电路模块的版图设计时都本着尽可 能提高的电路性能的思想，仔细设计每一个器件 的尺寸、形状及位置等有关因素。待各个电路模 块按要求设计完毕后，进行总体的布局布线。 必须要作DRC和LVS，DRC保证了版图设计不 违反工艺规则，LVS保证了版图与电路图的一致性， 也即保证了版图的正确性。最终，我们完成了整 个版图的设计。
4.28V
版图设计
在完成所设计的电路的仿真后，就要进行电路 的版图设计，为投片提供技术文件，同时为后仿真提 供依据。该版图设计采用的是CSMC 0.5μm双层金属 的数模混合工艺。运算放大器电路的版图设计使用了 Cadence公司的Virtuoso，验证工具使用了该公司的 Diva进行在线版图验证，Dracula进行整体电路的验 证。所进行的验证包括设计规则检查(DRC, Design Rule Check)，电学规则检查(ERC,Electronic Rule Check)，版图与电路的一致性检查 (LVS, Layout VS Schematic)等。
备选运放结构
1.折叠式运放
高增 之 耗 入 足 压 使 大 折 。益 外 大 管 之 。 共 ， 叠 较，量和处但模可式 低折功共。折电以共 ，叠耗源由叠平使源 极式，共于式接输共 点共驱栅偏共近入栅 频源动管置源电和运 率共电，电共源输放 较栅压因流栅提出的 低运过此要运供短输 且放高通提放的路出 噪的。常供也一，摆 声电除会给有端可幅 较压此消输不电以较
-
三种运放结构特性对比
增 益 折叠式共源共 中 栅运放 套筒式共源共 中 栅运放 增益提高运放 高
运放结构
输出 摆幅 中 中 中
速 度 高 高 中
功 耗 中 低 高
噪 声 中 低 中
综上，设计中选择增益较高的传统的套 筒式共源共栅结构运放作第一级，选择简单 的共源结构作第二级，提供高的输出摆幅和 大的驱动电流。简单的两级运放的直流增益 比较小，因此我们采用共源共栅结构的增益 更大。总体设计由输入级、输出级、共模反 馈电路、频率补偿电路和偏置电路组成。
MOS管体效应
当Vb<0,Vs=0时，将有很多的空穴被吸引到衬 底电极，留下大量负电荷，使耗尽层的厚度增 加，而阈值电压Vth是耗尽层电荷总数的函数， 从而使得Vb越负，阈值电压Vth越大，使得 MOS器件的工作特性改变
预备知识
MOS管沟道调制效应
MOS晶体管中,栅下沟道预夹断后、若继续增大Vds，夹断点会略向 源极方向移动。导致夹断点到源极之间的沟道长度略有减小，有效沟 道电阻也就略有减小，从而使更多电子自源极漂移到夹断点，导致在 耗尽区漂移电子增多,使Id增大，这种效应称为沟道长度调制效应。电 路设计中是不希望Id随Vds变化的，因此要考虑沟道调制效应的影响。
备选运放结构
2.套筒式运放
闭增 很 运 筒 度 放 计 电 源 套 环益 难 放 式 快 的 对 压 共 筒 应缓 用 的 运 ， 优 于 增 栅 式 用冲 输 输 放 功 点 高 益 运 共 受器 入 出 也 耗 在 增 更 放 源 到， 输 摆 有 低 于 益 高 相 共 限使 出 幅 不 ， ， 的 ， 比 栅 制得 短 较 足 噪 套 需 更 ， 运 。套 路 低 之 声 筒 求 能 套 放 筒的，处低式。满筒与 式方这：。运套足式折 运式种套但放筒运运叠 放实结筒是的式放放式 的现构式套速运设的共
CL
研究内容
二.偏置电路的设计
整个放大器要想高性能工作，偏置电路 所提供偏置电压的大小和稳定性起到决定性 的作用。偏置电路为放大器提供Vb1，Vb2， Vb3偏置电压，只要为偏置电路提供合适的 基准电流ISink，并设置合适的宽长比，就 能为放大器提供合适的偏置电压。
研究内容
三.共模负反馈电路的设计
本文对OTA的各项性能指标进行了分析，并且使 用一级模型进行手工计算，使用level49模型进 行仿真，工作电压5V，在Cadence Spectre软件 下进行仿真调试。整个运算放大器的性能达到 了设计指标要求，各项性能指标罗列如下：
感谢各位老师指导！
下图为layout图，芯片面积为1200×1400μm2，包括35个 MOS管，2个电阻，8个电容，6个压焊点。
结论与展望
本文设计了一种高精度CMOS全差分运算放 大器，并详细讨论了其内部核心单元。整体电路 的版图采用了CSMC 0.5μm CMOS数模混合工艺模 型库布版。 为了达到预期的设计目标，在系统结构方 面，综合考虑了速度、功耗和动态特性的要求， 设计了一种全差分共源共栅两级OTA结构，并使用 了共模反馈电路来保证OTA输出信号共模电平的稳 定。在具体的电路设计中，设计了四电容共模反 馈电路，从而提高整体OTA增益、单位增益带宽和 相位裕度等指标，保证了所设计的OTA预期设计要 求。
全差分共源共栅两级运放的设计
单电源电压 开环增益 单位增益带宽
5V >80dB 20MHz
相位裕度
>45°
预备知识
CMOS技术(互补MOS)
预备知识
MOS管的器件模型与电路模型
(a)器件模型(b)电路模型来自ID =u n COX
W 1 [(VGS -VTH )VDS - VDS2 ] L 2
预备知识
在高增益放大器中，输出共模电平对器件的特 性和失配十分敏感，放大器的高增益会带来上下电流 源的不匹配，从而造成有些MOS管进入线性区影响正 常工作。保证电路正常工作能够允许的共模输入范围 也是极窄的。电路通常只在某个共模输入点上才能达 到所需的增益，在其它的共模输出电平上，都因为电 路的高增益使MOS管进入线性区而不能正常工作。所 以必须利用“共模反馈”增加电路的稳定性。
直 据 电初 能套 到 反 流始 较筒 共 馈 管电 好式 模 的 栅压 的运 电 输 压。 稳放 压 出 运 定在 稳 共 放 工高 定 模 的 作增 在 电 的工 。益 压 初作 的 与 始电 影 。 值流 响 由由 为下 的 尾 偏必 比 电 置须 较 给流 电稳 进 出管 路定 行 ，决 产尾 调 同定 生电 整 时， 的流 ， 根尾 电才 容 Vcntrl
差分输出摆幅
小图 为刚 察 输 将 为观 差开 输 入 运 察 分始 出 源 放 得 输发 特 的 连 知 出生 性 交 成 差 摆失 的 流 缓 分 幅真 变 成 冲 输 的时 化 分 器 出 大的 。 的 形 摆 小峰 直 幅 式 幅 峰到度， 的 值波，改 大 。即 形 观 变 由 [21]
Vref
Vbias
Vbias Vref
仿真分析
本次设计采用华润上华CSMC0.6um 典型CMOS 工艺模型，工作电压5V，在Cadence Spectre下， 使用tt库进行仿真，仿真温度27摄氏度。 本章给出了本次设计电路的仿真结果，包括 静态功耗、等效输入噪声分析、等效输出噪声分 析、相频特性分析、差分输出摆幅分析。
预备知识
亚阈值导电性
分析MOSFET时，我们假设当Vgs<Vth时器件会突然关断。实际当 Vgs和Vth相近时，存在一个弱的反型层，并有一些源漏电流。甚至当 Vgs< Vth时，Id也不是无限小而是与Vgs成指数关系。这种效应称为 “亚阈值导通效应”。 亚阈值导电会导致较大的功率损耗。
根据预期指标的要求，设计一个全差分运算 放大器。单级的套筒式共源共栅结构具有较高的 增益，可以满足本课题中对运放高速、高精度的 要求，但它严重限制了电路的输出摆幅，因此， 需要设计一种两级运放，将增益和摆幅的要求分 开处理，以来满足运放增益、功耗、建立时间、 输出摆幅、共模抑制比等各项指标要求。
备选运放结构
3.增益提高式运放
这速 的 负 反 增增 是度 增 载 馈 益益 增和 益 电 技 自结 益功 。 流 术 举构 提耗 伴 源 运 放的 高指 随 上 用 大增 运标 高 ， 到 器益 放却 增 因 共 ）提 的受 益 此 源 将高 主到 的 可 共 电运 要了 同 获 栅 压放 缺限 时 得 运 电（ 点制 ， 很 放 流也 。， 其 高 的 型叫
下图为两级运放拓扑图
电电出 式 左 路路摆 结、图 ， 提 幅 管 为构 为 供 。 为 尾， 两 为 电 其 第 电主 、 级 负 压 中 二 流要 运 载 偏 级 管提 、 放 电 置 、 共 。供 拓 容。 源 高、扑 结 增 图 。 、 、 构 、益 ， ， 来组 成 提 分 升 、满 第 、 别、运 足一 为由放 设级、 补 偏 的 、计 套 偿置输 要筒 求 、 。 M13 M14 M4 M5 M6 M7 M8 Vb1 Vb2 Vb3 Cc Rc M11 M12 M13 M1 M2 M3
1
180°
功耗分析
由整体电路的电源电压以及消耗的 由整体电路的电源电压以及消耗的电流得到整体电路的功耗。 电流得到整体电路的功耗
Pstatic (VDD VSS ) I
VDD ( I DS 13 I DS 11 I DS 12 )
(308.7uA 602.3uA 602.3uA) 5V 7.57mW
幅频特性分析
110dB 80dB
整低线 体频如 。 ，电 段 左 路下图 超低 的 所 整 出频 增 示 体 了段 益 ， 电 预开 。 路 期环 可 点 的 设增 知 对 幅 计益 所 应 频 指可 设 的 特 标达 计 幅 性 的值曲 为 A
相频特性分析（含米勒补偿）
测所 的 看带 点 试对点 相 出宽 位 ，处 为 点 应 为 裕 相的 整 ，可 的 幅 度 位相 体 超以 频 频 要 裕位 电 过看 率 特 求 度裕 路 了出 值 性 。 为度 的 设单 为 曲 。 频 计位 单 线 由 率 要增 位 的 ，图 响 求益 增 单 超中 应 的带 益 位 过坐 在 宽 带 增 了标 单 可 宽 益 可位 达，带 以增。 由宽 益 点 。 ， 53° 45° 20MHz