96系列单片机简介及
Chapter 2 MCS-96系列单片机
时钟信号
单片机须有产生时钟信号的电路. 一.外部振荡信号的产生(fosc) 两种方式: 1.外接振荡信号发生器; 2.接石英晶振片.
单片机 XTAL1 XTAL2
C1号的产生 1.8096/8098内部为三分频电路.若fosc=12M, 则时钟信号频率fc=12/3=4M, T=1/4M=0.25us 2.80C196等芯片内部为二分频电路.若 fosc=12M,则时钟信号频率fc=12/2=6M, T=1/6M=0.167us.
第四节 I/O口和I/O控制,状态寄存器
一.I/O口 有四个,五个,六个,七个I/O口的情况(视不 同的型号). 如48脚的芯片有4个,87C196CA有7个I/O口. 1.P0口 为输入口,P0.0~P0.7., 具复用功能,也作A/D的 输入引脚ACH0~ACH7. 2.P1口 为准双向I/O口.
4. 硬件完成乘除法运算. 5.可有256个, 512个或1K个内部寄存器. 6.主频可达12M, 16M, 20MHZ. 三.CPU的时序 1.时序的概念 CPU的操作在微命令的控制下完成.微命 令由CLOCK信号加工产生. 对应于微命 令的脉冲在时间上有着严格的先后次序 称为时序.
2.时序图 “存储器读”的时序图(8位数据传送模 式或8位总线模式).
6. P6口 双向I/O口. 二. I/O控制和状态寄存器 共有4个,均为8位的寄存器,属于SFR.用 于对I/O的控制及记录I/O口的状态. 1. IOC0 15H, 只写. 与HSI和定时器有关. 2. IOC1 16H, 只写.涉及较多的I/O部件.
3. IOS0 15H, 只读.只与HSO有关,记录其工作状态. 4. IOS1 16H, 只读. 与HSI和软硬件定时器有关.注 意读时的保护问题.
96单片机 天津大学 第二章 MCS96系列单片机基本结构
开始
2.1 MCS-96单片机体系结构
一、8096单片机结构
VREF AGND
A/D 转换器 掉电 基准频率 时钟 发生器 8位 定时 监视器 寄存器 阵列 CPU 16位 脉宽 调制器 串行口 波特率 发生器 256字节 XRAM 定时器1 定时器2 16KB片内 ROM/EPROM 存储器控制器 队列 RALU 16位 控制 信号
开始
WR/WRL(40)：写外部存储器（WR）或写外部存储器低 字节（WRL）的输出信号，由CCR确定。 选WR功能时，每次写外部存储器时， 该引脚都输出低电 平；选WRL时，仅当写外部存储器低字节时，才输出低 电平。 BHE/WRH(41)：总线高字节允许（BHE）或写外部存储 器高字节（WRH）。 当访问16位存储器时，如果（A0=0^BHE=1），则访问的 是低字节；若（A0=1^BHE=0），则访问的是高字节；若 （A0=1^BHE=1），则高低字节都访问。 若选择WRH功能，当写外部存储器高字节时，该引脚输出 低电平。 HSI：高速输入单元的输入，共4个引脚（HSI.0~HSI.3）。 其中HSI.2、HSI.3与HSO.4、HSO.5共用。 HSO：高速输出单元的输出，6个引脚（HSO.0~HSO.5）。 其中HSO.4、HSO.5与HSI.2、HSI.3共用。
XRAM
S/H
MUX
P3
地址/数据 总线
P4
高速 I/O
P2 MUX
P0 P1
P2
HSI HSO
开始
1. 16位CPU CPU内部采用寄存器文件结构。CPU可以通过特殊功能寄 存器（SFR），也可通过存储器控制器与外部进行数据交 换。CPU未采用其他芯片的累加器结构。可以在寄存器文 件的256个字节寄存器空间内进行操作。 2. 10位A/D转换器 MCS-96 内 部 有 八 个 通 道 带 采 样 保 持 的 10 位 A/D ， 在 12MHz晶振时，完成一次A/D转换所需时间只要22s 。 3. 脉宽调制输出 MCS-96单片机可以直接提供一路调制信号，可用于驱动 电路。PWM输出信号经过积分就可获得直流输出，可以 用作D/A转换器或波形发生器。D/A转换器的分辨率为8位， 脉冲周期为64s（12MHz时）。 4. 自带波特率发生器的全双工串行口 MCS-96 串行口与 MCS-51 系列单片机兼容，且自带波特 率发生器，有4种工作模式，能方便进行多机通讯、I/O扩 展等。
80c196概述
概述MCS196系列单片机是Intel公司继8X9X之后推出的16位嵌入式微控制器。
它除了保留8X9X全部功能外，在功能部件和指令支持上又有很大改进，性能上也有了显著提高，使得它适用于更复杂的实时控制场合。
MCS196单片机有多种型号，不同型号配置有不同的功能部件，且具有不同存储器空间和寻址能力，可满足不同场合的要求。
MCS196系列单片机都有1个基于寄存器到寄存器结构的内核。
这种结构消除了累加器的瓶颈现象，加快了数据传输。
另有多种功能部件，在不同型号中进行不同配置。
这些功能部件除包括在8X9X中就有的I/O口、10位A/D转换器、PWM（脉宽调制器）、SIO（全双工串行I/O口）、中断源、看门狗定时器、16位定时/计数器、HSI/O（高速输入/输出口）等以外，还包括在MCS196中出现的PTS（外围事务服务器）、EPA（事件处理器阵列）、WG（波形发生器）等。
与其他系列（如MCS51系列、PIC系列等）相比，HSI/O、PTS、EPA、WG是MCS196最具特色的功能部件。
HSI/O（High Speed Inputs and Outputs）：其中HSI用于记录某一外部事件相对于时间基准（如定时器1）的发生时刻。
此功能部件在检测到引脚上规定的跳变事件（包括正跳变、负跳变、每次正跳变、8个正跳变）后，将发生事件的类型与时刻记录下来，并产生相关中断。
此部件适用于信号的时间参数测量。
HSO则用于按程序规定的时间去触发某一事件（如置位/清零口线、启动A/D转换等），要求CPU的开销极小，速度极高。
此部件便于实时输出控制，可用来产生多种信号波形。
EPA（Event Processor Array）：实质上是捕捉/比较模块。
所谓“捕捉”就是捕获产生于引脚上的跳变事件（有正跳变、负跳变、正负跳变等），记载这些输入事件相对于时基定时器发生的时刻；“比较”则是和预先规定好的时间作比较，预定时间一到就去执行某种输出功能（比如输出置为高、输出置为低、输出翻转、启动A/D转换、复位定时器等等）。
10MCS-96单片机的硬件结构
10.4 中断系统和定时器
2．中断屏蔽寄存器INT-MASK 3．中断总禁止
10.4 中断系统和定时器
（三）中断响应 1．中断响应条件 一个中断请求能被有效响应，必须具备以下4个条件： ① PSW.9 = l； ② INT-MASK寄存器的相应位被置“1”； ③ INT-PENING寄存器的相应位为“1”； ④ 当前请求的中断具有相对高级的响应优先。
表10-1 总线工作方式
10.3 存储器空间与总线控制
1．标准总线控制方式
图10-7 标准总线控制方式时序
10.3 存储器空间与总线控制
2．写选通方式
图10-8 写选通方式时序
10.3 存储器空间与总线控制
3．地址有效选通方式
图10-9 地址有效选通方式时序
10.3 存储器空间与总线控制
4．地址有效且写选通方式
10-16 HSO的结构框图
10.5 高速输入 输出和串行口 高速输入/输出和串行口
1．HSO命令寄存器HSO-COMMAND 该单元地址为0006H，只写。HSO-COMMAND各 位的定义如下： IOC0寄存器的地址为15H，其余各位定义如下：
/
T
D
I
D3
D2
D1
D0
各位的详细功能请参考课本
10.5 高速输入 输出和串行口 高速输入/输出和串行口
图10-10 地址有效且写选通方式时序
10.3 存储器空间与总线控制
（四）就绪控制
表10-5 内部就绪控制 IRC1（CCR.5） 0 0 1 1 IRC0(CCR.4) 0 1 0 1 说 明
限于等待1个状态周期 限于等待2个状态周期 限于等待3个状态周期 禁止内部就绪控制
MCU发展过程简洁
单片机的发展过程简述：1971年intel公司研制出世界上第一个4位的微处理器；Intel公司的霍夫研制成功世界上第一块4位微处理器芯片Intel 4004，标志着第一代微处理器问世，微处理器和微机时代从此开始。
因发明微处理器，霍夫被英国《经济学家》杂志列为“二战以来最有影响力的7位科学家”之一。
1971年11月，Intel推出MCS-4微型计算机系统（包括4001 ROM芯片、4002 RAM芯片、4003移位寄存器芯片和4004微处理器）其中4004（下图）包含2300个晶体管，尺寸规格为3mm×4mm，计算性能远远超过当年的ENIAC，最初售价为200美元。
1972年4月，霍夫等人开发出第一个8位微处理器Intel 8008。
由于8008采用的是P沟道MOS微处理器，因此仍属第一代微处理器。
1973年intel公司研制出8位的微处理器8080；1973年8月，霍夫等人研制出8位微处理器Intel 8080，以N沟道MOS电路取代了P沟道，第二代微处理器就此诞生。
主频2MHz的8080芯片运算速度比8008快10倍，可存取64KB存储器，使用了基于6微米技术的6000个晶体管，处理速度为0.64MIPS（Million Instructions Per Second ）。
1975年4月，MITS发布第一个通用型Altair 8800，售价375美元，带有1KB存储器。
这是世界上第一台微型计算机。
1976年intel公司研制出MCS-48系列8位的单片机，这也是单片机的问世。
Zilog公司于1976年开发的Z80微处理器，广泛用于微型计算机和工业自动控制设备。
当时，Zilog、Motorola 和Intel在微处理器领域三足鼎立。
20世纪80年代初，Intel公司在MCS-48系列单片机的基础上，推出了MCS-51系列8位高档单片机。
MCS-51系列单片机无论是片内RAM容量，I/O口功能，系统扩展方面都有了很大的提高。
80c196资料
FFFFH
存 储 空 间
2080H 2030H -207F H 2020H -202F H 201C H -201F H 201A H -201B H 2019H 2018H 2012H -2017H 2011H 2000H 1F F F H 1F F E H 1F F D H 0100H 00F F H
IN N E R R A M 0000H
图 3.3 存 储 空 间 图
3.1.3芯片配置寄存器CCR
CCR的内容由用户预先写入018H单元（芯片配置字 节），系统复位时，该芯片配置字节被自动送入 CCR寄存器。（8位总线时一般为0BDH)
3.1.4状态和控制寄存器
8098有两个I/O控制寄存器IOC0和IOC1
HSIINT 子程序(记录脉冲)
HSIINT: LDB JBS JBS JBS JBS SJMP HI0: PUSHF HSIBJ,HSISTA HSIBJ,0,HI0 HSIBJ,2,HI1 HSIBJ,4,HI2 HSIBJ,6,HI3 HSIFH ST HSITIM ,HI0T … POPF RET
T1溢出中断服务子程序
TYCINT:PUSHF … POPF RET
3.1.7高速输入单元
HSI运行方式 HSI状态寄存器（HSI_STATUS） HSI的控制和操作 (√） （详细）
高速输入概述
高速输入单元HSI可用定时器1作实时时钟 来记录外部事件发生的时间。“高速”表 示事件的获取无需CPU的干预。 该单元有四条高速输入线(HSI.0-3)，其中 HSI.2-3为双向引线，和HSO.4-5共用同一 引脚。由IOC0和IOC1确定。
软件定时1ms中断服务子程序
TIMEINT:PUSHF DI LDB HSOCOM ,#38H ;重设TIMEINT ADD HSOTIM ,TIMER1 ,#TIJG ;12M=#750 6M=#375 EI INC ZDCS ;中断次数加1 POPF RET
MCS-96单片机的硬件结构与指令系统
第十章MCS-96单片机的硬件结构与指令系统重点与难点：本章重点让学生了解MCS-96单片机的特点、的组成和工作原理；对MCS-96单片机存储器空间、与总线控制和指令系统有一个总体的认识。
教学基本要求：1.了解MCS-96系列单片机的主要性能与特点；2.了解MCS-96单片机的组成和原理、存储器空间与总线控制、中断系统和定时器等内容；3.对MCS-96单片机的指令系统概述；4.通过MCS-96系列单片机的了解，让同学认识单片机的发展和培养学生学习除MCS-51单片机以外的单片机的能力。
教学内容：1．MCS-96系列单片机的主要性能与特点2．MCS-96单片机的组成和原理3．存储器空间与总线控制4．中断系统和定时器5．高速输入/输出和串行口6．A/D转换器和脉宽调制输出器PWM7．MCS-96单片机的指令系统概述§10-1MCS-96系列单片机的主要性能与特点MCS-96单片机的主要性能特点1．16位的CPU它的最大特点是没有采用累加器结构，而改用寄存器-寄存器结构，CPU的操作直接面向256字节的寄存器空间，消除了一般结构中存在的累加器的瓶颈效应，提高了操作速度和数据的吞吐能力。
2．256个字节寄存器阵列和专用寄存器其中232字节为寄存器阵列，它兼具一般单片机通用寄存器和RAM的功能，又都可用作累加器。
另外24个字节为专用寄存器。
8×9×JF还具有额外的256字节的内部RAM，但不能作通用寄存器用。
3．总线宽度可控它的外部数据总线可工作于8位或16位，以便适应对片外存储器进行字节操作或字操作的不同需要。
4．8KB片内ROM总存储器空间为64KB，ROM与RAM统一编址。
系列中带片内ROM或EPROM的芯片，其容量为8KB，8×9×JF容量为16KB。
5．高效的指令系统该指令系统可以对带符号数和不带符号数进行操作，有16位乘16位和32位除16位的乘除指令，有符号扩展指令，还有数据规格化指令（有利于浮点计算）等。
96系列单片机简介及
二．HSI状态寄存器HSI_STATUS） HSI状态寄存器HSI_STATUS） 状态寄存器HSI_STATUS
各位的定义同图3.9
ִ其中低位表示本引脚上是否有事件发生； ִ高位表示本引脚的现行状态。
三．HSI的控制和操作 HSI的控制和操作
有 关 控 制 见 HSI_MODE 、 IOC0 、 IOC1 、 INT_MASK、INT_PENDING以及中断向量。 中断发生后：先读HSI的状态，后读其中断 时间。（两者均得读，且顺序读）
状态寄存器
0 1 2 3 4 5 6 7
HSO.0 现行状态 HSO.1 现行状态 HSO.2 现行状态 HSO.3 现行状态 HSO.4 现行状态 HSO.5 现行状态 CAM 或保持寄存器满 HSO 保持寄存器满 图 3.7 I/0 状态寄存器 0
0 1 2 3 4 5 6 7
软件定时器 0 到时 软件定时器 1 到时 软件定时器 2 到时 软件定时器 3 到时 定时器 2 溢出 定时器 1 溢出 HSI FIFO 已满 HSI 保持寄存器数据可用 图 3.8 I/0 状态寄存器 1
3.1.1内部定时
内部定时（续）
8098为3分频结构，即每3个时钟周期为1个 状态周期，在12M的晶振下：
ִ ִ1个状态周期=3个时钟周期 =1/12000000*3s=1/4μs (8T)
80C196为2分频结构：
ִ1个状态周期=2个时钟周期 =1/12000000*2s=1/6μs
3.1.2存储空间
ִIOC0控制定时器2和高速输入线。 ִIOC1控制某些引脚功能、中断源和两个HSO引 脚。
控制寄存器
0 1 2 3 4 5 6 7
HSI.0 输入/分断 定时器2 复位，写1 使之复位 HSI.1 输入/分断
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
控制寄存器
0 1 2 3 4 5 6 7
HSI.0 输入/分断 定时器2 复位，写1 使之复位 HSI.1 输入/分断
定时器2 外部复位允许/禁止 HSI.2 输入/分断 定时器2 复位源HSI.0/T2RST HSI.3 输入/分断 定时器2 时钟源HSI.1/T2CLK 图3.5 I/0 控制寄存器0
AD_RESULT
脉冲宽度调制输出（PWM）
数/模转换可以通过脉冲宽度PWM输出来实 现，PWM输出波形是一个重复周期为256个 状态周期，而占空比可变，占空比的变化 通过向PWM寄存器写入新值来实现。对此波 形进行积分，那么，即可得到一个DC电平， 通过改变占空比，可使该电平分256个阶梯 变化。
第三章 96系列单片机简介及 应用实例
主要内容
ִ§3.1 硬件结构 ִ§3.2 MCS-96指令系统 ִ§3.3 80C196KB单片机应用实例
目的：通过一种单片机的设计实例，掌握智能仪器仪表中CPU设计的 一般方法。
§3.1 硬件结构
主要内容 ִ3.1.7 高速输入单元 (√） ִ3.1.1 内部定时 ִ3.1.8 高速输出单元 (√） ִ3.1.2 存储空间 ִ3.1.9 模拟接口 ִ3.1.3 芯片配置寄存器CCR ִ3.1.10 串行口 (√） ִ3.1.4 状态和控制寄存器 ִ3.1.11 监视定时器 ִ3.1.5 中断结构 (√）——重点 ִ3.1.12 复位和掉电保护 ִ3.1.6 定时器
S T AC KP PW M_CON IO C 1 IO C 0 R ES ER V ED SP_CON PORT2 R ES ER V ED BAUD_R A R ES ER V ED W AT C HDO G IN T _ P E N IN T _ M A S K S B U F (T X ) HSO _C MD H S O _ T IM (H ) H S O _ T IM (L ) H S I_ M O D AD_C MD R 0(H I) R 0(L O ) W R IT E R ES ER VED C O DE R ES ER VED JU M P S E L F R ES ER VED CCR R ES ER VED IN T E R U P T V E C T O R PO RT4 PO RT3 O U T E R M E M I/O IN E R O R O U T E R R O M R A,SPCON 的中断向量 ORG 2000H DCW TYCINT ;T1溢出中断 ORG 2004H DCW HSIINT ;HSIINT---高速输入中断 ORG 200AH DCW TIMEINT ;TIMEINT---软件定时中断
3.1.6定时器
系统中有两个16位定时器，定时器1和定时 器2。 定时器1作为实时时钟用来同步其 他事件。它自由运行，每8个状态周期加1。 （定时器+1时间为8T=?) 该计数器在任何时刻均可读出，但一般不 可改写，且除芯片复位之外也没有其他手 段使其停止计数并恢复为0。
状态寄存器
0 1 2 3 4 5 6 7
HSO.0 现行状态 HSO.1 现行状态 HSO.2 现行状态 HSO.3 现行状态 HSO.4 现行状态 HSO.5 现行状态 CAM 或保持寄存器满 HSO 保持寄存器满 图 3.7 I/0 状态寄存器 0
0 1 2 3 4 5 6 7
软件定时器 0 到时 软件定时器 1 到时 软件定时器 2 到时 软件定时器 3 到时 定时器 2 溢出 定时器 1 溢出 HSI FIFO 已满 HSI 保持寄存器数据可用 图 3.8 I/0 状态寄存器 1
IN N E R R A M 0000H
图 3.3 存 储 空 间 图
3.1.3芯片配置寄存器CCR
CCR的内容由用户预先写入018H单元（芯片配置字 节），系统复位时，该芯片配置字节被自动送入 CCR寄存器。（8位总线时一般为0BDH)
3.1.4状态和控制寄存器
8098有两个I/O控制寄存器IOC0和IOC1
软件定时1ms中断服务子程序
TIMEINT:PUSHF DI LDB HSOCOM ,#38H ;重设TIMEINT ADD HSOTIM ,TIMER1 ,#TIJG ;12M=#750 6M=#375 EI INC ZDCS ;中断次数加1 POPF RET
3.1.9模拟接口
模拟输入 AD_COMMAND
XTAL1 ;B ≠ 0 4( B + 1)
BAUD RATE 方式0 方式1、2、3 12M 9600 8137 H 8270 H 8013 H 8026 H 6M 8009H 8000H +19
XTAL1 方式1、2、3= 64( B + 1)
4800
因为波特率寄存器的最高位用于对内部时钟源的 选择 ，当用XTAL1时，固定为“1”
寄存器组合空间 专用寄存器空间 掉电保护空间 ROM空间的寻址
（√）
0F F H 0F 0H 0E F H 1A H 19H 18H 17H 16H 15H 14H 13H 12H 11H 10H 0F H 0E H 0D H 0C H 0B H 0A H 09H 08H 07H 06H 05H 04H 03H 02H 01H 00H
;累计A/D变换值 累计A/D变换值 A/D ;A/D变换次数+1 A/D变换次数
3.1.10串行口
方式0：同步方式，通常用在以移位寄存器 为基础的I/O扩展方面 方式1：标准异步通讯方式。
串行口（续）
方式2和方式3：用于多机通讯
串行口（续）
串行口的控制
串行口波特率设置
1. 98：方式0=
ִ ִ ִ
P R O T EC T P O W D ER D O W N R AM R AM
STAC KP IO S 1 IO S 0 R ES ER VED SP_STAT R ES ER VED PORT2 PORT0 T IM E R 2(H ) T IM E R 2(L ) T IM E R 1(H ) T IM E R 1(L ) IN T _ P E N IN T _ M A S K S B U F (R X ) H S I_ S T A H S I_ T IM (H ) H S I_ T IM (L ) A D _ R E S (H ) A D _ R E S (L ) R 0(H I) R 0(L O ) R EA D
AD变换子程序
ADBH: ADBH: ORB LDB NOP NOP NOP ADDD1 ADDD1: JBS LDB LDB SHR ADD ADDC INC RET LDB TDHAO,ACHTDH TDHAO,#00001000 00001000B TDHAO,#00001000B ADCOM,TDHAO
;判断是否0口中断 ;判断是否1口中断 ; 2 ; 3 ;读时间到HI0T中
3.1.8高速输出单元
HSO输出控制
ִ LDB HSO_COMMAND, #WHAT_TO_DO ִ ADD HSO_TIME,TIMER1, #WHEN_TO_DO_IT
高速输出单元（续）
0 1 2 3 4 5 6 7 通 道 ： 0-5 HSO.0-5 相 应 各 位 6 HSO.0-1 两 位 同 时 7 HSO.2-3 两 位 同 时 8-B 软 件 定 时 器 0-3 E 定时器 2 复位 F 启 动 A/D 转 换 中 断 /无 中 断 置 位 /清 0 定 时 器 2/1 × 图 3.10 HSO 命 令 格 式
0 1 2 3 4 5 6 7
PWM/P2.5 选择 ACH7/EXTINT 选择 定时器1 溢出中断允许/禁止 定时器2 溢出中断允许/禁止 HSO.4 输出允许/禁止 TXD/P2.0 选择 HSO.5 输出允许/禁止
HIS 中断源选择FIFO 满/保持寄存
器已有数据 图3.6 I/0 控制寄存器1
HSI运行方式 运行方式HSI_MODE 一． HSI运行方式HSI_MODE
0 1 2 3 4 5 6 7
图3.9 HSI_MODE 寄存器 HSI.3 方式选择位 HSI.2 方式选择位 HSI.1 方式选择位 HSI.0 方式选择位
方式选择位 事件定义
00 8个正跳变为一个事件 01 每个正跳变为一个事件 10 每个负跳变为一个事件 11 每个跳变（正和负）均 为事件
二．HSI状态寄存器HSI_STATUS） HSI状态寄存器HSI_STATUS） 状态寄存器HSI_STATUS
各位的定义同图3.9
ִ其中低位表示本引脚上是否有事件发生； ִ高位表示本引脚的现行状态。
三．HSI的控制和操作 HSI的控制和操作
有 关 控 制 见 HSI_MODE 、 IOC0 、 IOC1 、 INT_MASK、INT_PENDING以及中断向量。 中断发生后：先读HSI的状态，后读其中断 时间。（两者均得读，且顺序读）
HSIINT 子程序(记录脉冲)
HSIINT: LDB JBS JBS JBS JBS SJMP HI0: PUSHF HSIBJ,HSISTA HSIBJ,0,HI0 HSIBJ,2,HI1 HSIBJ,4,HI2 HSIBJ,6,HI3 HSIFH ST HSITIM ,HI0T … POPF RET
3.1.1内部定时
内部定时（续）
8098为3分频结构，即每3个时钟周期为1个 状态周期，在12M的晶振下：
ִ ִ1个状态周期=3个时钟周期 =1/12000000*3s=1/4μs (8T)
80C196为2分频结构：
ִ1个状态周期=2个时钟周期 =1/12000000*2s=1/6μs
3.1.2存储空间
;TDHAO标记ACHTDH TDHAO标记ACHTDH 标记 ;立即启动AD变换 立即启动AD变换 AD