对I2C总线时序的一点理解以及ACK和NACK(NAK)
I2C时序分析和基础知识总结
但如果从机要完成一些其他功能后才能接收或发送下一个完 整的数据字节，那么可以使时钟信号保持低电平迫使主机进入等 待状态。这也是唯一一个从机改变主机时钟的情况。
当从机准备好接受下一个字节时，释放时钟线SCL，数据传 输继续。
（2）数据帧格式 I2C总线上传送的数据信号是广义的，既包括地址
信号，又包括真正的数据信号。
I2C总线只有两根双向信号线。一根是数据线SDA，另 一根是时钟线SCL。
I2C总线通过上拉电阻接正电源。当总线空闲时，两根线均 为高电平。连到总线上的任一器件输出的低电平，都将使总线 的信号变低，即各器件的SDA及SCL都是线“与”关系。
二、I2C时序分析
1、数据位的有效性规定
I2C总线进行数据传送时，时钟信号为高电平期间，数据 线上的数据必须保持稳定，只有在时钟线上的信号为低电平 期间，数据线上的高电平或低电平状态才允许变化。
每个器件都有一个唯一的地址识别，而且都可以作为一个 发送器和接收器（由器件的功能决定）。很明显，LCD驱动器 只能是接收器，而存储器既可以接收又可以发送数据。
• 连接到I2C总线上的器件，若具有I2C总线的硬件接口，则
很容易检测到起始和终止信号。对于不具备I2C总线硬件接 口的有些单片机来说，为了检测起始和终止信号，必须保证
在起始信号后必须传送一个从机的地址（7位）， 第8位是数据的传送方向位（R/），用“0”表示主机 发送数据（T），“1”表示主机接收数据（R）。每 次数据传送总是由主机产生的终止信号结束。但是， 若主机希望继续占用总线进行新的数据传送，则可 以不产生终止信号，马上再次发出起始信号对另一 从机进行寻址。
I2C时序分析和基础知识简介
一、什么是I2C 二、I2C 三、I2C基础知识 四、I2C注意事项
I2C总线信号时序总结
I2C总线信号时序总结I2C（Inter-Integrated Circuit）总线是一种串行通信协议，它用于在集成电路之间进行短距离的数据交换。
I2C总线信号时序对于正确实现I2C通信非常重要。
本文将详细总结I2C总线信号时序，包括起始条件、数据传输、停止条件等。
1.总线状态2.起始条件起始条件是指从I2C主设备（Master）向I2C从设备（Slave）发送数据之前的一系列信号。
起始条件由两个信号组成：SCL（时钟）和SDA（数据）。
当SCL为高电平时，SDA发生一个下降沿，表示开始传输数据。
3.数据传输在数据传输阶段，数据位通过SCL时钟控制的边缘传输。
这个过程类似于同步串行通信协议。
数据的传输在I2C总线上是以字节为单位进行的，每个字节有8位（bit）。
数据传输过程中，SCL和SDA的状态发生变化的规则如下：-当SCL为低电平时，数据线SDA可以发生变化。
此时SDA数据线的电平变化将被忽略。
-当SCL为高电平时，SDA数据线的电平变化将被读取或写入。
4.读取数据在I2C总线上进行数据读取时，接收设备通常在时钟的上升沿读取数据。
主设备将在SCL为高电平时将数据传输到SDA数据线上。
而从设备将在SCL下降沿读取数据。
5.写入数据在I2C总线上进行数据写入时，发送设备通常在时钟的下降沿写入数据。
主设备在SCL为高电平时，将数据传输到SDA数据线上。
从设备将在SCL下降沿写入数据。
6.停止条件停止条件是指在I2C通信完成后，由主设备发送的一系列信号。
停止条件由两个信号组成：SCL（时钟）和SDA（数据）。
当SCL为高电平时，SDA发生一个上升沿，表示结束传输。
对于I2C总线信号时序的更详细说明可以如下：-在起始条件中，SCL先于SDA变为高电平。
SDA变化的任何时间必须在SCL变高之前完成。
起始条件的结束是在SCL为高电平时，SDA发生一个下降沿。
-在数据传输阶段，数据的传输是由主设备控制的，每个字节8位。
i2c 时序状态
i2c 时序状态
I2C总线是一种串行数据总线，用于连接微控制器（MCU）和外部设备。
它的时序状态包括：
- 启动信号：SCL为高电平的时候，SDA由高电平向低电平跳变。
- 结束信号：SCL为高电平的时候，SDA由低电平向高电平跳变。
- 数据传送时序：由于一个I2C总线上可以挂多个设备，因此开始信号后，要先发送7bit的从设备地址；第8个bit表示读或者写，该信号由主机发送；然后从机会发送ACK 的应答信号；之后才是要发送的数据，数据发送完，从机再发送ACK信号。
- 空闲状态：由I2C的启动条件可知，I2C总线在空闲时需要总线的SDA和SCL两条信号线同时处于高电平。
- 总线仲裁：I2C总线上可能挂接有多个器件，有时会发生两个或多个主器件同时想占用总线的情况，这种情况叫做总线竞争。
在使用I2C总线时，必须严格遵循其时序要求，以确保数据传输的可靠性和准确性。
如需了解更多关于I2C总线的信息，可以补充相关背景后再次向我提问。
对I2C总线时序的一点理解以及ACK和NACK（NAK）
关键字：i2c ，IIC，bus，ACK，NACK，NAK，SDA，SCL，timing，master，slaver，时序，响应，总线关于i2c的响应问题：对于每一个接收设备（从设备，slaver），当它被寻址后，都要求在接收到每一个字节后产生一个响应。
因此，the master device必须产生一个额外的时钟脉冲（第九个脉冲）用以和这个响应位相关联。
在这个脉冲期间，发出响应的从设备必须将SDA拉低并在时钟脉冲的高电平期间保持住。
这表示该设备给出了一个ACK。
如果它不拉低SDA线，就表示不响应（NACK）。
另外，在从机（发送方）发送完最后一个字节后主设备（接收方）必须产生一个不响应位，用以通知从机（发送方）不要再发送信息了，这样从机就知道该将SD A释放了，而后，主机发出一个停止位给s laver。
总结下，i2c通讯中，SDA 和SCL 都是有主机控制的，从设备只是能够将SDA 线拉低而已。
对于SCL线，从机是没有任何能力去控制的。
从机只能被动跟随SCL再说的清楚些：主机发送数据到从机的状态下：主机控制SC L信号线和SDA信号线，从机只是在S CL线为高的时候去被动读取SD A线。
主机读取从机的数据：主机来发出时钟信号，从机只是保证在时钟信号为高电平的时候的SD A的状态而已。
//----------------------------------------补充@201108311142SDA和SC L已经通过上拉电阻被上拉，master可以控制（拉低或者释放）这两条线，而slave r只能控制SDA线。
当maste r发送数据时，master会适时地将SDA和S CL拉低或释放(拉高)。
确切的时序应该是这样的：当maste r要发送一个star t时，master会将SDA拉低，这就可以了，因为此时的S CL一定是High。
i2c时序验证方法
I2C时序验证方法主要有以下步骤：
1. 应答信号检测：在I2C总线的数据线上，低电平表示有效应答位（ACK），高电平表示非应答位（NACK）。
接收器在接收到每个字节后，都需要在数据线SDA上产生一个低电平，表示应答信号，如果接收器没有成功接收字节，则会产生高电平，即非应答信号。
2. 时序延迟：在数据线上产生应答信号后，接收器需要等待特定的延迟时间。
这段时间足够长，以使得主控制器可以处理其他任务或在总线上进行其他操作。
3. 读取数据：当接收器产生应答信号后，它将通过数据线SDA 读取数据。
每个字节必须被正确地读取和处理。
4. 确认接收：主控制器通过监测数据线SDA上的信号，确认接收器已经成功接收到数据。
如果接收器没有成功接收到数据，它将产生非应答信号（NACK），通知主控制器数据传输失败。
5. 结束传输：当所有数据都成功传输后，主控制器将发送一个停止信号（P），以通知接收器数据传输已经结束。
在测试I2C总线上的时序验证方法时，可以使用示波器等工具来观察和验证SDA线上的信号波形是否符合预期。
同时，通过模拟不同的场景和错误情况，可以测试和验证I2C总线的稳定性和可靠性。
i2c信号的ACK与NACK
i2c信号的ACK与NACK2013-12-25 14:11 21664人阅读评论(1) 收藏举报分类：电路（39）版权声明：本文为博主原创文章，未经博主允许不得转载。
我们平时在调试I2C的时候可能很少去关注NACK信号，只知道如果Master发送数据，MSB先发，LSB后发，连续发送一个字节(8个bit)，之后Slave会回复一个ACK信号，但是有时I2C slave可能会发出NACK信号，下面让我们来看看NACK信号存在的情况。
1、从spec下摘取一段：2、翻译：每个字节后会跟随一个ACK信号。
ACK bit使得接收者通知发送者已经成功接收数据并准备接收下一个数据。
所有的时钟脉冲包括ACK信号对应的时钟脉冲都是由master产生的。
ACK信号：发送者在ACK时钟脉冲期间释放SDA线，接收者可以将SDA拉低并在时钟信号为高时保持低电平。
NACK信号：当在第9个时钟脉冲的时候SDA线保持高电平，就被定义为NACK信号。
Master要么产生STOP条件来放弃这次传输，或者重复START条件来发起一个新的开始。
3、实例：可以看到如下波形，Master发送01101100(0x6c，MSB先发)，在第9个时钟的时候SDA 为高电平，表示Slave发送了NACK信号，之后整个I2C通信就结束了。
这是一次失败的I2C通信，原因可能是I2C设备那边出的问题，或者访问I2C设备的地址与I2C设备实际的地址不对应，导致没接收到Master的数据从而返回NACK。
下面我拿一个OV8825 Sensor的I2C来说明，OV8825的Slave Write Address为0x6c，OV8825的ID register Address为0x300a，0x300b，ID register里面存的Value是0x88，0x25正常的I2C波形如下：1）设定I2C写的地址：01101100(0x6c) 00110000(0x30) 00001010(0x0a)Slave Write Address：0x6c，ID register address：0x300a2）设定I2C读的地址：01101101(0x6d) 10001000(0x88) Slave Read Address：0x6d，ID register value：0x8820150716看到这里有点奇怪，i2c write是以ack+stop结束通信，而i2c read是以nack+stop 结束通信的，原因如下：i2c write的时候，master在写完最后一个字节之后slave会回ACK，然后master发送stop 信号结束通信i2c read的时候，master在接收完slave发送的最后一个字节之后会回NAK，因为这个时候master已经接收到足够的字节，NAK告诉slave不要在发送数据了。
i2c时序图的详细讲解
i2c时序图的详细讲解i2c时序图是一种重要的工具，可以帮助开发人员更好地理解I2C总线通信交换过程。
在这篇文章中，我们将详细介绍I2C时序图的概念，并讨论其主要元素和目的。
I2C时序图是一种用于帮助开发人员更好的理解I2C总线通信流程的工具。
它按照时间顺序展示I2C总线传输的信号和事件。
时序图是一种示意图，它用不同的颜色线来描述不同的时序信号，并附上关键时间延迟和其它信息，以帮助开发人员更好理解I2C总线通信过程。
I2C时序图由4个主要元素构成，它们分别是SDA（数据线）、SCL （时钟线）、ACK（应答确认）和Rx（接收）。
每个元素都有自己的特定功能，它们是I2C总线进行数据交换的基础。
SDA（数据线）是I2C总线上的双向数据传输线，它用来传输主机和从机之间的数据。
SCL（时钟线）是I2C总线上双向同步时钟传输线，它用于同步主机和从机之间的数据传输过程，以保证数据的有效性和正确性。
ACK（应答信号）是I2C总线上的双向应答接收确认线，用于确认双方之间的数据交互过程是否完成。
Rx（接收）是I2C 总线上单向数据接收信号，用于接收从机发出的数据。
I2C总线通信过程按照以下时序运行：1.发送Start Bit，2.发送从机地址，3.发送操作位，4.发送数据，5.发送结束位，6.发送ACK信号，7.接收数据，8.发送Stop Bit。
在I2C总线通信过程中，每一步都有它的关键时间延迟。
这些延迟确保了从机的有效反应时间，同时为主机和从机之间的数据传输提供了一个稳定的数据传输环境。
I2C时序图有助于帮助开发人员理解I2C总线通信过程，并确保程序的正确性和有效性。
时序图可以帮助开发人员发现和debug I2C 总线通信中出现的问题，提高设计的可靠性和可维护性。
I2C时序图是开发I2C总线通信应用的重要工具，它可以帮助开发人员更好地理解I2C总线通信，发现和debug I2C总线通信中出现问题，并保证程序的正确性和有效性。
i2c 连续读 时序
i2c 连续读时序
I2C（Inter-Integrated Circuit）是一种串行通信协议，它允
许多个设备通过两根线进行通信。
在I2C连续读取时，首先需要发
送一个起始条件，然后发送设备的地址和读取位（R/W = 1），接着
设备会发送一个ACK信号，表示已经准备好接收数据。
接下来，主
设备可以连续读取从设备的数据，每次读取完数据后，主设备会发
送一个ACK信号以继续读取下一个字节的数据，直到主设备发送一
个NACK信号为止，表示读取结束，最后发送一个停止条件。
在I2C连续读取过程中，时序非常重要。
首先是起始条件的产生，主设备发送起始信号后，从设备准备好之后发送应答信号。
接
下来是设备地址和读取位的发送，主设备发送完地址后，从设备再
次发送应答信号。
接着是连续读取数据的过程，每次读取完数据后，主设备发送ACK信号，从设备再次发送数据，直到读取结束。
最后
是停止条件的产生，主设备发送停止信号后，通信结束。
除了时序外，还需要考虑通信过程中的时钟频率、数据传输的
稳定性等因素。
在实际应用中，需要根据具体的I2C设备和控制器
的规格书来确定正确的时序，以确保通信的稳定和可靠性。
总的来说，I2C连续读取的时序包括起始条件、设备地址和读取位发送、数据读取和停止条件，时序的准确性对于通信的成功非常重要。
希望这个回答能够满足你的需求。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
对I2C总线时序的一点理解以及ACK和NACK(NAK)
关键字：i2c ，IIC，bus，ACK，NACK，NAK，SDA，SCL，timing，master，slaver，时序，响应，总线
关于i2c的响应问题：对于每一个接收设备（从设备，slaver），当它被寻址后，都要求在接收到每一个字节后产生一个响应。
因此，the master device 必须产生一个额外的时钟脉冲（第九个脉冲）用以和这个响应位相关联。
在这个脉冲期间，发出响应的从设备必须将SDA拉低并在时钟脉冲的高电平期间保持住。
这表示该设备给出了一个ACK。
如果它不拉低SDA线，就表示不响应（NACK）。
另外，在从机（发送方）发送完最后一个字节后主设备（接收方）必须产生一个不响应位，用以通知从机（发送方）不要再发送信息了，这样从机就知道该将SDA释放了，而后，主机发出一个停止位给slaver。
总结下，i2c通讯中，SDA 和SCL 都是有主机控制的，从设备只是能够将SDA 线拉低而已。
对于SCL线，从机是没有任何能力去控制的。
从机只能被动跟随SCL
再说的清楚些：
主机发送数据到从机的状态下：主机控制SCL信号线和SDA信号线，从机只是在SCL线为高的时候去被动读取SDA线。
主机读取从机的数据：主机来发出时钟信号，从机只是保证在时钟信号为高电平的时候的SDA的状态而已。
//----------------------------------------
补充@201108311142
SDA和SCL已经通过上拉电阻被上拉，master可以控制（拉低或者释放）这两条线，而slaver只能控制SDA线。
当master发送数据时，master会适时地将SDA和SCL拉低或释放(拉高)。
确切的时序应该是这样的：
当master要发送一个start时，master会将SDA拉低，这就可以了，因为此时的SCL一定是High。
好了，一个start就这样发出去了。
而slaver也会发现这个start信号的发生，slaver便会准备好接收接下来的数据了。
紧接着，master 要发送一个Byte的数据了，一位一位的发出这8个bits。
这时master会先将SCL拉低，然后在SCL为低的状态下将一个bit准备好放到SDA上（比如要发送一个0，master就会通过拉低SDA来放好这个0），然后master会把SCL
拉高（释放），此时slaver会立刻检测到SCL的变化，由此聪明的slaver便知道master已经将要发送的那个bit准备好了，slaver便会在这个SCL的高电平期间尽快（maser不会等你很久的哦）去读取一下SDA，嗯读到了一个0，slaver就把这个0放到自己的移位寄存器中待后续处理。
master会在一个设定好的时间后把SCL再次拉低，然后在SCL为低电平期间把下一个bit放到SDA 上，然后再把SCL拉高，然后slaver在SCL的高电平期间再去读SDA。
如此反复8次，一个Byte的传输便告结束。
当这8个bit发完后，SCL是处于低电平的(被master拉低的)，SDA是出于高电平的(master已经释放了SDA)。
当一个字节发送完毕后，master会释放SDA（拉高）并拉低SCL，此时slaver 如果打算发出一个ACK的话，它必须在这个SCL被master拉低的短暂时间内去主动将SDA拉低并保持住(此前我们说过，SDA此时已经被master释放，所以slaver才有机会去拉低这个SDA)。
master会在一个确定的时间后再次将SCL拉高，并在拉高的期间去读取SDA线的状态，如果读到低电平，则认为收到了来自slaver的响应（ACK），否则认为slaver没有响应（NACK）刚才发送的那一个Byte。
这个过程就是我们说的i2c通讯中的第9个时钟周期。
当master读完这个ACK / NACK 后，会再次将SCL拉低，用以通知slaver：第9个时钟周期已经结束，你现在可以释放SDA了。
而此时master也可以向SDA 上准备下一个Byte的第一个bit。
继而重复上述过程。
或者，master也许想在接下来发送一个stop过去，那么master会在这个SCL为低的时间内将SDA拉低，而后再将SCL拉高，在SCL为高的期间再将SDA释放(拉高) 。
这样，一个STOP位就产生了。
你会发现此后的SDA和SCL都是高，这就是是所谓的总线空闲了！
一句话：SCL是单向的，由master控制。
而SDA是双向的，master可以控制，slaver也可以控制。
Yasin Lee@201109091400
昨天在调试mma8452q的过程中发现一个新的问题：
我一直以为用i2c读取slaver的某个寄存器的过程是：1.向slaver写一个寄存器地址过去。
2.读取slaver。
就是这样两步，可是这样的想法在读取mma8452q 时却出现了问题，总是无法读到正确的数据。
上述两步我是通过这样的方法实
现的：1.调用i2c_master_send发送一个字节的数据（寄存器地址）过去。
2.调用i2c_master_recv读取一个字节。
完毕。
之所以这么做是基于这样的想法：当向slaver写入（发送）一个寄存器地址过去后，slaver就会把当前的读写指针（假想的）指向这个寄存器，此后，读取的时候自然是读到这个寄存器的值了。
可是这样的想法不行，考虑到，这个假设可能不对，我便直接使用i2c_transfer 来进行操作，因为这个函数可以实现在由写入状态切换到读取状体的过程中不发送stop，也就是直接再次发送一个start，即Restart。
问题解决，看来对mma8452q的读取操作必须经由restart来做中间的切换。
而不能在切换过程中发送stop命令。
而先前采用的分部操作在每一步完成后都有一个i2c stop命令发生，所以出了问题。