I2C总线时序详解之欧阳家百创编
I2C时序分析和基础知识总结
3、仲裁
是一个在有多个主机同时尝试控制总线但只允许其中一个控制总线并使报 文不被破坏的过程。
所有主机在SCL 线上产生它们自己的时钟来传输I2C 总线上的报文。数 据只在时钟的高电平周期有效。因此，需要一个确定的时钟进行逐位仲裁。 时钟同步通过线与连接I2C 接口到SCL 线来执行。这就是说：SCL 线的 高到低切换会使器件开始数它们的低电平周期，而且一旦器件的时钟变低电 平，它会使SCL 线保持这种状态直到到达时钟的高电平。但是，如果另一个 时钟仍处于低电平周期，这个时钟的低到高切换不会改变SCL 线的状态。因 此，SCL 线被有最长低电平周期的器件保持低电平。此时，低电平周期短的 器件会进入高电平的等待状态。 当所有有关的器件数完了它们的低电平周期后，时钟线被释放并变成高 电平，之后器件时钟和SCL线的状态没有差别，而且所有器件会开始数它们 的高电平周期。首先完成高电平周期的器件会再次将SCL线拉低，这样产生 的同步SCL 时钟的低电平周期由低电平时钟周期最长的器件决定，而高电平 周期由高电平时钟周期最短的器件决定。
•
连接到I2C总线上的器件，若具有I2C总线的硬件接口，则 很容易检测到起始和终止信号。对于不具备I2C总线硬件接 口的有些单片机来说，为了检测起始和终止信号，必须保证 在每个时钟周期内对数据线SDA采样两次。
• 接收器件收到一个完整的数据字节后，有可能需要完成 一些其它工作，如处理内部中断服务等，可能无法立刻接收 下一个字节，这时接收器件可以将SCL线拉成低电平，从而 使主机处于等待状态。直到接收器件准备好接收下一个字节 时，再释放SCL线使之为高电平，从而使数据传送可以继续 进行。
这发生在仲裁之前，这部分称为同步。
仲裁
主机只能在总线空闲的时侯启动传输。两个或多个主机可能在起始条件的 最小持续时间 （tHD; STA） 内产生一个起始条件，结果在总线上产生一个规定 的起始条件。 当SCL 线是高电平时，仲裁在SDA 线发生；这样，在其他主机发送低电 平时，发送高电平的主机将断开它的数据输出级，因为总线上的电平与它自 己的电平不相同。
iic 标准通信时序
iic 标准通信时序
IIC通信协议的时序分为四个阶段：开始信号、地址字节、数据字节和停止信号。
1. 开始信号：主设备通过拉低数据线（SDA）时钟线（SCL）仍为高电平来发送开始信号。
此时，从设备需准备好接收数据，并等待地址字节的到来。
2. 地址字节：主设备发送一个地址字节到从设备以确定通信对象。
地址字节的高七位是设备的地址，最低一位是读写控制位，通常为0表示写操作，1表示读操作。
此时，从设备会检查其地址是否与发送的地址字节匹配。
3. 数据字节：主设备和从设备之间的数据传输是通过数据字节来完成的。
主设备发送数据字节，从设备接收数据字节。
数据的传输是以字节为单位的，每个数据字节传输后都会有一个应答信号。
4. 停止信号：主设备发送停止信号作为传输的结束。
I2C总线信号时序总结
I2C总线信号时序总结I2C（Inter-Integrated Circuit）总线是一种串行通信协议，它用于在集成电路之间进行短距离的数据交换。
I2C总线信号时序对于正确实现I2C通信非常重要。
本文将详细总结I2C总线信号时序，包括起始条件、数据传输、停止条件等。
1.总线状态2.起始条件起始条件是指从I2C主设备（Master）向I2C从设备（Slave）发送数据之前的一系列信号。
起始条件由两个信号组成：SCL（时钟）和SDA（数据）。
当SCL为高电平时，SDA发生一个下降沿，表示开始传输数据。
3.数据传输在数据传输阶段，数据位通过SCL时钟控制的边缘传输。
这个过程类似于同步串行通信协议。
数据的传输在I2C总线上是以字节为单位进行的，每个字节有8位（bit）。
数据传输过程中，SCL和SDA的状态发生变化的规则如下：-当SCL为低电平时，数据线SDA可以发生变化。
此时SDA数据线的电平变化将被忽略。
-当SCL为高电平时，SDA数据线的电平变化将被读取或写入。
4.读取数据在I2C总线上进行数据读取时，接收设备通常在时钟的上升沿读取数据。
主设备将在SCL为高电平时将数据传输到SDA数据线上。
而从设备将在SCL下降沿读取数据。
5.写入数据在I2C总线上进行数据写入时，发送设备通常在时钟的下降沿写入数据。
主设备在SCL为高电平时，将数据传输到SDA数据线上。
从设备将在SCL下降沿写入数据。
6.停止条件停止条件是指在I2C通信完成后，由主设备发送的一系列信号。
停止条件由两个信号组成：SCL（时钟）和SDA（数据）。
当SCL为高电平时，SDA发生一个上升沿，表示结束传输。
对于I2C总线信号时序的更详细说明可以如下：-在起始条件中，SCL先于SDA变为高电平。
SDA变化的任何时间必须在SCL变高之前完成。
起始条件的结束是在SCL为高电平时，SDA发生一个下降沿。
-在数据传输阶段，数据的传输是由主设备控制的，每个字节8位。
i2c操作时序
i2c操作时序I2C（Inter-Integrated Circuit）是一种串行通信协议，广泛应用于各种电子设备之间的数据传输。
它由飞利浦公司（现在的NXP半导体）在1982年推出，并且成为了一种广泛采用的标准。
I2C操作时序是指在I2C总线上进行数据传输时，相关信号的时序顺序。
I2C总线上有两种设备：主设备和从设备。
主设备负责发起传输和提供时钟信号，而从设备则被动接收传输和依赖于主设备提供的时钟。
I2C总线上的所有设备共享一个共同的时钟信号（SCL线）和数据信号（SDA线）。
在I2C操作时序中，包括了以下几个步骤：1.起始条件（Start condition）：主设备发送一个低电平脉冲到SDA线，而SCL线保持高电平。
这表示一个新的传输周期的开始。
2.地址和寻址（Address and addressing）：主设备发送一个地址字节来选择要与之通信的从设备。
地址字节由从设备的7位地址和一个读/写位组成。
读写位为0表示主设备要写入数据，为1表示主设备要读取数据。
3. ACK（Acknowledge）：接收到地址字节的从设备会返回一个应答位ACK。
主设备在发送地址或数据字节后会拉低SDA线，而从设备在SCL线上的一个时钟周期后将SDA线恢复为高电平。
如果从设备正常接收到了字节，它会将SDA线拉低表示应答。
如果从设备没有正确接收到字节，它会保持SDA线为高电平。
4.数据传输（Data transmission）：主设备根据需要发送或接收数据字节。
发送时，主设备在一个时钟周期内将数据字节写入SDA线，并且引脚保持稳定直到SCL线拉高。
发送完数据字节后，主设备释放SDA线以允许从设备进行检测和准备。
接收时，主设备将SDA线释放并等待从设备发送数据位。
从设备在每个时钟周期内向SDA线写入数据字节，并且在SCL线拉高之后主设备读取该字节。
5.停止条件（Stop condition）：主设备发送一个高电平脉冲到SDA线，而SCL线保持高电平。
I2C 总线协议时序编程
void WrRoROM (uchar Data[],uchar Address,uchar Num) //写多字节函数
{ //入口 为 要写的数组 Data[]
uchar i="0"; // 地址 Address
File Name: I2C.h
Author: bill
Created: 2007/12/12
Modified: NO
Revision: keil v3.0
fose=12M
*************************************************/
uchar *PData; // 字节数 Num
PData="Data";
Start();
Send(0xa0);
Ack();
Send (Address);
uchar *PData; //字节数 Num
PData="Data";
for(i=0;i<Num;i++)
{
Start();
Send(0xa0);
_nop_();
_nop_();
_nop_();
_nop_();
Scl="1";
_nop_();
_nop_();
_nop_();
_nop_();
_nop_();
if(temp&0x80)
Sda="1";
else
Sda="0";
Scl="1";
temp="Data"<<1;
I2C操作时序问题总结(内附大量实用代码和详解)
I2C 总线在单片机操作中用到的很多。
特别是以I2C总线进行数据和命令传输的器件，比如AT24C02存储芯片等。
特此做了相关操作过程中经常用到的操作和一些操作的解释。
相信看完之后，肯定会对I2C总线有深刻的理解。
I2C总线操作(从高位开始进行读写操作)写操作时序启动之后先进行一个字节的指令写入操作，然后进行应答；在进行字节数据的传送；然后再进行应答；I2C读操作时序基本上与写操作相同，不同的是读操作只需进行指令的写入，不写数据（应该不绝对），最后主机产生非应答信号，结束数据的读取；在对E2PROM（24C02）进行操作时，写入写操作指令后，然后写入需要操作的存储器地址号，最后写入数据。
且每个存储器地址只能赋值一次，重复对该存储器地址赋值会使前一个数据丢失。
读操作过程中需对将指令改写为读指令，在读取数据时需要写入指令指明需要读出数据时的存储器地址号下面是对24C02的写操作和读操作void write_add(uchar address,uchar date){start();write_byte(0xa0); //写指令respons();write_byte(address); //写入要操作的存储器地址respons();write_byte(date); //写入存储器数据respons();stop();}uchar read_add(uchar address){uchar date;start();write_byte(0xa0); //写入指令respons();write_byte(address); //写入读取操作时，要读取的存储器地址respons();stop();start();write_byte(0xa1); //写入指令，进行读操作respons();date=read_byte(); //进行读取数据norespons();stop();return date;}void main(){init();write_add(23,0xcc); //写入存储器地址号为23中，数据为0xcc delay1(100);P1=read_add(23); //读入存储器地址号为23中的数据，并将数据赋值给P1口，通过数码管显示while(1); //停留在此处}I2C串行总线的操作程序起始信号（时钟线为高，数据线由高变低）：void AT24C04_Start(){SDA = 1; //拉高数据线 SCL = 1; //拉高时钟线 Delay5us(); //延时SDA = 0; //产生下降沿 Delay5us(); //延时SCL = 0; //拉低时钟线}结束信号：（时钟线为高，数据线由低变高）void AT24C04_Stop(){SDA = 0; //拉低数据线 SCL = 1; //拉高时钟线 Delay5us(); //延时SDA = 1; //产生上升沿 Delay5us(); //延时}字节传输：（每个字节为8位，一个字节带一个相应位）发送数据：void AT24C04_SendByte(BYTE dat){BYTE i;for (i=0; i<8; i++) //8位计数器{dat <<= 1; //移出数据的最高位SDA = CY; //送数据口SCL = 1; //拉高时钟线Delay5us(); //延时SCL = 0; //拉低时钟线，以便下一次传送数据 Delay5us(); //延时}AT24C04_RecvACK();}接收数据：BYTE AT24C04_RecvByte(){BYTE i;BYTE dat = 0;SDA = 1; //使能内部上拉,准备读取数据for (i=0; i<8; i++) //8位计数器{dat <<= 1;SCL = 1; //拉高时钟线Delay5us(); //延时dat |= SDA; //读数据SCL = 0; //拉低时钟线以便下一个数据传送 Delay5us(); //延时}return dat;数据响应：每次数据传输成功后，接收器件发送一个应答信号，当第九个信号产生时，产生应答信号的器件将SDA拉低。
I2C总线的结构、工作时序与模拟编程
I2C总线的结构、工作时序与模拟编程I2C总线（Inter Integrated Circuit）是飞利浦公司于上个世纪80年代开发的一种“电路板级”的总线结构。
与其它串行接口相比，无论从硬件结构、组网方式、软件编程都有很大的不同。
在AT89C51系统上使用汇编语言模拟I2C总线的各种信号及编程原理，为自主开发、设计具有I2C总线接口的系统打下一个良好的基础，也为其它串口的模拟编程创造一个好的思路和可行的方法。
I2C总线的主要特点1. 二线制结构。
即双向的串行数据线SDA、串行同步时钟线SCL。
总线上的所有器件其同名端都分别挂在SDA、SCL线上（见图7.1）；2. I2C总线所有器件的SDA、SCL引脚的输出驱动都为漏极开路结构（见图7.2），通过外接上拉电阻将总线上所有节点的SDA、SCL信号电平实现“线与”的逻辑关系。
这不仅可以将多个节点器件按同名端引脚直接挂在SDA、SCL线上，还使I2C总线具备了“时钟同步”、确保不同工作速度的器件同步工作；3. 系统中的所有外围器件都具有一个7位的“从器件专用地址码”,其中高4位为器件类型地址（由生产厂家制定），低3位为器件引脚定义地址（由使用者定义），主控器件通过地址码建立多机通信的机制。
因此I2C总线省去了外围器件的片选线，这样无论总线上挂接多少器件，其系统仍然为简约的二线结构；4. I2C总线上的所有器件都具有“自动应答”功能，保证了数据交换的正确性；5. I2C总线系统具有“时钟同步”功能。
利用SCL线的“线与”逻辑协调不同器件之间的速度问题；6. 在I2C总线系统中可以实现“多主机（主控器）”结构。
依靠“总线仲裁”机制确保系统中任何一个主控器都可以掌握总线的控制权。
任何一个主控器之间没有优先级，没有中心主机的特权。
当多主机竞争总线时，依靠主控器对其SDA信号的“线与”逻辑，自动实现“总线仲裁”功能；7. I2C总线系统中的主控器必须是带CPU的逻辑模块；而被控器可以是无CPU的普通外围器件，也可以是具有CPU的逻辑模块。
2019年I2C总线时序详解
I2C总线时序详解I2C总线位传输由于连接到I2C 总线的器件有不同种类的工艺（、、双极性），逻辑0（低）和逻辑1（高）的电平不是固定的，它由电源VCC的相关电平决定，每传输一个数据位就产生一个时钟脉冲。
数据的有效性SDA 线上的数据必须在时钟的高电平周期保持稳定。
数据线的高或低电平状态只有在SCL 线的时钟信号是低电平时才能改变。
I2C位传输数据有效性起始和停止条件SCL 线是高电平时，SDA 线从高电平向低电平切换，这个情况表示起始条件；SCL 线是高电平时，SDA 线由低电平向高电平切换，这个情况表示停止条件。
起始和停止条件一般由主机产生，总线在起始条件后被认为处于忙的状态起始和停止条件，在停止条件的某段时间后总线被认为再次处于空闲状态。
如果产生重复起始条件而不产生停止条件，总线会一直处于忙的状态，此时的起始条件（S）和重复起始条件（Sr）在功能上是一样的。
I2C总线数据传输字节格式发送到SDA 线上的每个字节必须为8 位，每次传输可以发送的字节数量不受限制。
每个字节后必须跟一个响应位。
首先传输的是数据的最高位（MSB），如果从机要完成一些其他功能后（例如一个内部中断服务程序）才能接收或发送下一个完整的数据字节，可以使时钟线SCL 保持低电平，迫使主机进入等待状态，当从机准备好接收下一个数据字节并释放时钟线SCL 后数据传输继续。
应答响应数据传输必须带响应，相关的响应时钟脉冲由主机产生。
在响应的时钟脉冲期间发送器释放SDA 线（高）。
在响应的时钟脉冲期间，接收器必须将SDA 线拉低，使它在这个时钟脉冲的高电平期间保持稳定的低电平。
通常被寻址的接收器在接收到的每个字节后，除了用CBUS 地址开头的数。
I2C总线数据传输和应答据，必须产生一个响应。
当从机不能响应从机地址时（例如它正在执行一些实时函数不能接收或发送），从机必须使数据线保持高电平，主机然后产生一个停止条件终止传输或者产生重复起始条件开始新的传输。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
I2C总线时序详解
欧阳家百（2021.03.07）
由于连接到I2C 总线的器件有不同种类的工艺（CMOS、NMOS、双极性），逻辑0（低）和逻辑1（高）的电平不是固定的，它由电源VCC的相关电平决定，每传输一个数据位就产生一个时钟脉冲。
数据的有效性
SDA 线上的数据必须在时钟的高电平周期保持稳定。
数据线的高或低电平状态只有在SCL 线的时钟信号是低电平时才能改变。
I2C位传输数据有效性
起始和停止条件
SCL 线是高电平时，SDA 线从高电平向低电平切换，这个情况表示起始条件；
SCL 线是高电平时，SDA 线由低电平向高电平切换，这个情况表示停止条件。
起始和停止条件一般由主机产生，总线在起始条件后被认为处于忙的状态
起始和停止条件
，在停止条件的某段时间后总线被认为再次处于空闲状态。
如果产生重复起始条件而不产生停止条件，总线会一直处于忙的状态，此时的起始条件（S）和重复起始条件（Sr）在功能上是一样的。
字节格式
发送到SDA 线上的每个字节必须为8 位，每次传输可以发送的字节数量不受限制。
每个字节后必须跟一个响应位。
首先传输的是数据的最高位（MSB），如果从机要完成一些其他功能后（例如一个内部中断服务程序）才能接收或发送下一个完整的数据字节，可以使时钟线SCL 保持低电平，迫使主机进入等待状态，当从机准备好接收下一个数据字节并释放时钟线SCL 后数据传输继续。
应答响应
数据传输必须带响应，相关的响应时钟脉冲由主机产生。
在响应的时钟脉冲期间发送器释放SDA 线（高）。
在响应的时钟脉冲期间，接收器必须将SDA 线拉低，使它在这个时钟脉冲的高电平期间保持稳定的低电平。
通常被寻址的接收器在接收到的每个字节后，除了用CBUS 地址开头的数。
I2C总线数据传输和应答
据，必须产生一个响应。
当从机不能响应从机地址时（例如它正在执行一些实时函数不能接收或发送），从机必须使数据线保持高电平，主机然后产生一个停止条件终止传输或者产生重复起始条件开始新的传输。
如果从机接收器响应了从机地址，但是在传输了一段时间后不能接收更多数据字节，主机必须再一次终止传输。
这个情况用从机在第一个字节后没有产生响应来表示。
从机使数据线保持高电平，主机产生一个停止或重复起始条件。
如果传输中有主机接收器，它必须通过在从机不产生时钟的最后一个字节不产生一个响应，向从机发送器通知数据结束。
从机发送器必须释放数据线，允许主机产生一个停止或重复起始条件。
寻址方式
7位寻址
第一个字节的头7 位组成了从机地址，最低位（LSB）是第8 位，它决定了传输的
普通的和带重复开始条件的7位地址格式
方向。
第一个字节的最低位是“0”，表示主机会写信息到被选中的从机；“1”表示主机会向从机读信息，当发送了一个地址后，系统中的每个器件都在起始条件后将头7 位与它自己的地址比较，如果一样，器件会判定它被主机寻址，至于是从机接收器还是从机发送器，都由R/W 位决定。
10位寻址
10位寻址和7 位寻址兼容，而且可以结合使用。
10位寻址采用了保留的1111XXX 作为起始条件（S），或重复起始条件（Sr ）的后第一个字节的头7 位。
10 位寻址不会影响已有的7 位寻址，有7 位和10 位地址的器件可以连接
I2C总线10位地址格式
到相同的I2C 总线。
它们都能用于标准模式（F/S）和高速模式（Hs）系统。
保留地址位1111XXX 有8 个组合，但是只有4 个组合11110XX 用于10 位寻址，剩下的4个组合11111XX 保留给后续增强的I2C 总线。
10 位从机地址是由在起始条件（S）或重复起始条件
（Sr ）后的头两个字节组成。
第一个字节的头7 位是11110XX 的组合，其中最后两位（XX）是10 位地址的两个最高位（MSB）。
第一个字节的第8 位是R/W 位，决定了传输的方向，第一个字节的最低位是“0”表示主机将写信息到选中的从机，“1 ”表示主机将向从机读信息。
如果R/W 位是“0 ”，则第二个字节是10 位从机地址剩下的8 位；如果R/W 位是“1” 则下一个字节是从机发送给主机的数据。
编辑本段快速和高速模式
快速模式
快速模式器件可以在400kbit/s 下接收和发送。
最小要求是：它们可以和400kbit/s 传输同步，可以延长SCL 信号的低电平周期来减慢传输。
快速模式器件都向下兼容，可以和标准模式器件在0~100kbit/s 的I2C 总线系统通讯。
但是，由于标准模式器件不向上兼容，所以不能在快速模式I2C 总线系统中工作。
快速模式I2C 总线规范与标准模式相比有以下额外的特征：
1、最大位速率增加到400kbit/s；
2、调整了串行数据（SDA）和串行时钟（SCL ）信号的时序；
3、快速模式器件的输入有抑制毛刺的功能，SDA 和SCL输入有施密特触发器；
4、快速模式器件的输出缓冲器对SDA 和SCL 信号的下降沿有斜率控制功能；
5、如果快速模式器件的电源电压被关断，SDA 和SCL 的I/O 管脚必须悬空，不能阻塞总线；
6、连接到总线的外部上拉器件必须调整以适应快速模式
I2C 总线更短的最大允许上升时间。
对于负载最大是200pF 的总线，每条总线的上拉器件可以是一个电阻，对于负载在
200pF~400pF 之间的总线，上拉器件可以是一个电流源（最大值3mA ）或者是一个开关电阻电路。
高速模式
高速模式（Hs 模式）器件对I2C 总线的传输速度有具大的突破。
Hs 模式器件可以在高达3.4Mbit/s 的位速率下传输信息，而且保持完全向下兼容快速模式或标准模式（F/S 模式）器件，它们可以在一个速度混合的总线系统中双向通讯。
Hs 模式传输除了不执行仲裁和时钟同步外，与F/S 模式系统有相同的串行总线协议和数据格式。
高速模式下I2C 总线规范如下：
1、Hs 模式主机器件有一个SDAH 信号的开漏输出缓冲器和一个在SCLH 输出的开漏极下拉和电流源上拉电路。
这个电流源电路缩短了SCLH 信号的上升时间，任何时侯在Hs 模式，只有一个主机的电流源有效；
2、在多主机系统的Hs 模式中，不执行仲裁和时钟同步，以加速位处理能力。
仲裁过程一般在前面用F/S 模式传输主机码后结束；
3、Hs 模式主机器件以高电平和低电平是1:2 的比率产生一个串行时钟信号。
解除了建立和保持时间的时序要求；
4、可以选择Hs 模式器件有内建的电桥。
在Hs 模式传输中，Hs 模式器件的高速数据（SDAH）和高速串行时钟
（SCLH ）线通过这个电桥与F/S 模式器件的SDA 和SCL 线分隔开来。
减轻了SDAH 和SCLH 线的电容负载，使上升和下降时间更快；
5、Hs 模式从机器件与F/S 从机器件的唯一差别是它们工作的速度。
Hs 模式从机在SCLH 和SDAH输出有开漏输出的缓冲
器。
SCLH 管脚可选的下拉晶体管可以用于拉长SCLH 信号的低电平，但只允许在Hs 模式传输的响应位后进行；
6、Hs 模式器件的输出可以抑制毛刺，而且SDAH 和SCLH 输出有一个施密特触发器；
7、Hs 模式器件的输出缓冲器对SDAH 和SCLH 信号的下降沿有斜率控制功能。
[1]
1/************************************************* *********
** 函数名：读一个字节数据
** 入口参数: 无
** 注意：
** 说明：
*************************************************** ********/
uchar I2cReadByte( void )
{
uchar rbyte = 0;
uchar i = 0;
for(i = 0; i < 8; i++ )
{
rbyte = rbyte << 1; //非常注意...此语句不放在循环体内
最后.
SDA = 1; //SDA为输入
SCL = 1;
NOP_5;
if( SDA == 1 )
rbyte = rbyte | 0x01;
SCL = 0;
}
return rbyte;
}
2从地址读数据
第249行为什么还要加一个I2Cstart()?
3为什么循环变量定义为uchar类型？
4写字节子程序
void I2c_Write_n( uchar DeviceAddress, uchar ByteAddress, uchar *Wdata, uchar n)
第273行，为什么不和读子程序（第250行）一样，将最后一位变成零呢？
5程序454行——456行，十位之后就加小数点，好像不对！！
6 uchar I2cReadDataFromAddr( uchar DeviceAddress, uint ByteAddress )
程序第。