第五章 5 TFT及其制造技术
tft制造原理与简单制造流程
tft制造原理与简单制造流程
何谓TFT-LCD？TFT-LCD 即是Thin-Film Transistor Liquid-Crystal Display 的缩写（薄膜电晶体液晶显示器）TFT-LCD 如何点亮？简单说，TFT-LCD 面板可视为两片玻璃基板中间夹着一层液晶，上层的玻璃基板是与彩色滤光片（Color Filter）结合，而下层的玻璃则有电晶体镶嵌于上。
当电流通过电晶体产生电场变化，造成液晶分子偏转，借以改变光线的偏极性，再利用偏光片决定画素（Pixel）的明暗状态。
此外，上层玻璃因与彩色滤光片贴合，形成每个画素（Pixel）各包含红蓝绿三颜色，这些发出红蓝绿色彩的画素便构成了面板上的影像画面。
TFT-LCD 的三段主要的制程：的三段主要的制程：前段Array 前段的Array 制程与半导体制程相似，但不同的是将薄膜电晶体制作于玻璃上，而非硅晶圆上。
中段Cell 中段的Cell ，是以前段Array 的玻璃为基板，与彩色滤光片的玻璃基板结合，并在两片玻璃基板间灌入液晶（LC）。
模组组装）后段Module Assembly （模组组装模组组装后段模组组装制程是将Cell 制程后的玻璃与其他如背光板、电路、外框等多种零组件组装的生产作业。
TFT-LCD主要的三段制程：。
TFT_制造技术
Si-based TFT Manufacture TechnologyProf. Po-Tsun Liu Department of Photonics/Display Institute, National Chiao Tung UniversityE-mail: ptliu@.twAM Displays with TFT BackplaneTFTTFT AM-LCD :AM-OLED :TFT backplane technology is essential and crucial in the fabrication of AMLCD orAMOLED displays.TFT BackplaneTFT Backplane1.In the TFT-LCD display , TFT device acts as a switch to conductelectric current charging the LC capacitor and storage capacitor.2.When the TFT device is turned on, the “signal” is written (recorded)into the LC capacitor. With TFT turned-off, “signal” will be locked on the LC capacitor and prevent it from being leaky.保持電容Functions of TFT Device D SG D (drain)+Poly GateSiO 2n +V D > 0V G > V T > 0+ + + + + + +−−−−−−−Electron flow n GlassD S “off ＂“on ＂TFT acts as a switch in AMLCDs !TFT in AMOLEDsTFT acts as a driver in AMOLEDs !Classification of Semiconductor Silicon GrainGrain Boundary AmorphousStructurePolycrystalline Structure Single Crystal Structure D (drain)S (source)G (gate)Glass +Poly Gate SiO 2n +V D > 0V G > V T > 0+ + + + + + +−−−−−−−n Glass n +SiO 2Source Drainp-Si n +V D V GTFT Device Structures•TFT devices can be made with a wide variety of structures, defined by the order of deposition of the semiconductor layer, the source-drain contacts, and the gate electrode. •The staggered TFT structures have the source and drain contacts on one side of the semiconductor and the gate electrode on the opposite side, while the coplanar structures have all three electrodes on the same side of the semiconductor film.•In the “inverted” structures, the gate electrode is the first layer deposited on the glass substrate.•Amorphous-silicon thin-film transistors (a-Si TFT)in practical applications use the inverted staggered structures. This in contrast to polycrystalline silicon TFT (poly-TFT), which are usually coplanar, which is the nearest thin-film analog of the crystalline Si MOSFET.a-Si TFTPoly-Si TFT薄膜Thin Film黃光Photo蝕刻Etch測試Array Test Glass Substrate基板投入TFT Process a-Si TFT-array Manufacturea-Si TFT-array Process FlowP.RStripping CLEANINGDeveloperPROCESSCYCLE P.Rcoatingmaska-Si TFT-array Processes(A). 清洗製程(Cleaning)(1).濕式洗淨(Wet cleaning) (2).乾式洗淨(Dry cleaning)(B).成膜製程(Thin Film Deposition)(1).PECVD : (a) a-Si channel layer (b). Dielectric layer(2).Sputtering : Mo/Al-Nd, Mo/Al/Mo, MoW, ITO(C).微影製程(Photolithography process)(1).塗抹(coating) (2).曝光(exposure) (3). 顯影(development)(4).光阻剝離工程(Photoresistor stripping)(D).蝕刻製程(Etch process)Film Deposition of a-Si:H and Dielectric InsulatorsaPlasma Basics•A plasma is an ionized gas with equal numbers of positive and negative charges.•Three important collisions:–Ionization generates and sustains the plasma –Excitation-relaxation causes plasma glow–Disassociation creates reactive free radicals1.離子化(Ionization)e + A A++ 2 eFree ElectronFreeElectrons OrbitalElectronNucleus NucleusThree Important Collisions2.激發-鬆弛(Excitation-Relaxation)e + A A* + eImpactelectron Grounded electron Excited electron Nucleus Nucleus Impactelectron激發過程:Ground Stateh νh νh : Planck Constant ν: Frequency of Light Excited State A* A + h ν(Photos)鬆弛過程:3. 分解(Dissociation)A B e -Be -A Molecule Free RadicalsFree radicals are electrically neutral species that have incomplete bonding; that is, they have unpaired electrons . e.g. SiO, SiH 3, and F (the first two are important in plasma deposition and the last one in plasma etching). Extremely reactive.Plasma-Enhanced (PE) Chemical Vapor Deposition (CVD) :PE-CVD>> High deposition rate at relatively low temp.>> Radio frequency (RF) induces plasma field in deposition gasPlasma Enhanced CVD System Process gasesProcess chamber By-products to Heated plateWafer PlasmaRF powerA B e -Be -A Molecule Free RadicalsDeposition MechanismPE-CVD a-Si :H Filmc-Si/a-Si/a-Si:H Structure andBand DiagramC-Si a-Si a-Si:HSchematic Diagram of the ElectronDensity StatesFig. 2 A schematic diagram of the electron density of states for anThree types of electron statesin a-Si:H network,(1) Dangling bonds:Æbreaking of the Si bonds.(2) Band tails:ÆSi weak bonds(3) Band extended states:Æthe Si tetrahedral networkEnergy Band Diagram of n-type a-Si:HDangling BondsHydrogen for a-Si Thin FilmMinimized Defect DensityHydrogen for a-Si Thin FilmDoped a-Si :H FilmThe heavily doped n-type a-Si:H is commonly used as the ohmic contact material in devices affiliated with the a-Si:H TFT. The formation of ohmic contact can significantly reduce parasitic resistance of TFT device at source/drain sides, and enhance electrical conduction.Sputtering Technology TargetMaterials(Mo/Al-Nd,Mo/Al/Mo,MoW, ITO)Ar+Incident ionsTarget atoms escape from target material via momentum transfer between high-energy incident ions and target atoms靶材(Target)氬氣電漿(Ar plasma)晶圓夾盤(Chuck)-VGlass substrate金屬薄膜(Metallic film)磁鐵(Magnet)腐蝕環溝(Corrosion hole)靶材(Target)高電漿密度(High-density Plasma)磁力線(Magnetic flux)Sputter磁控濺鍍器:(Magnetic Controlled Sputter)直流濺鍍器:(DC Sputter)•Most widely used PVD system •More sputter from grove •Better uniformity cross wafer1. Using refractory metals suchas Cr, Mo, Ta, etc., as gate electrode (a)higher thermal stability and ahigh resistance to hillockformation(b)high electrical resistivity whichcauses a delay of addresspulses2.Al alloy films (adding group VIII transition elements or rare-earth metal elements) deposited by sputtering(a)high hillock suppression(b)still higher electrical resistivitycompared with pure AlSource(Al)Drain(Al)Metallization Process by Sputtering Technology微影製程(Photolithography)光阻光源(light source)透鏡(lenses)光罩(Mask)轉軸(Spindle)PR dispenser nozzleGlass •Temporarily coat photoresist on glass substrate •Transfers designed pattern to photoresist•Determines the minimum feature size•Basic Steps of PhotolithographyPhotoresist coating; Alignment and exposure; DevelopmentDevelopmentPhotoresist•Photo sensitive material•Temporarily coated on glass surface •Transfer design image on it through exposure •Very similar to the photo sensitive coating on the film for camera•Photoresist Composition:> Polymer : solid organic material> Solvents> Sensitizers> AdditivesMask/reticle Exposure AfterDevelopment NegativePhotoresist UV lightPositive Photoresist Substrate Substrate Substrate PhotoresistNegative and Positive Photoresists SubstratePhotoresistBasic Steps •Glass substrate clean•Dehydration bake•Spin coating primer and PR •Soft bake•Alignment and exposure •Development•Pattern inspection•Hard bake PR coating DevelopmentAlignment and Exposure •Photo mask must be aligned precisely with glass substrate by exposure machine, otherwise causing difference in pattern size•Exposure controlled by production of light intensity and exposure time•Very similar to the exposure of a camera •Intensity controlled by electrical power •Adjustable light intensity•Routine light intensity calibrationContact PrinterLight SourceLenses MaskPhotoresist Glass Exposure Systems (selected)Wafer StageInterferomet er Mirror SetAlignment Laser ProjectionLensWafer Interferometer Laser X YReticleStageReference MarkLightSource ReticleStep&Repeat Alignment SystemDevelopment •Developer solvent dissolves the softenedpart of photoresist•Transfer the pattern from mask or reticle to photoresist•Three basic steps:–Development–Rinse–DryPhotolithography StepsDefinition of Etch•Process that removes material from surface•Chemical, physical or combination of the two•Selective or blanket etch•Selective etch transfers Mask design image on the photoresist to the surface layer on glass•Two existing technologies: Wet etch and Dry Etch P 型井區USG STI 多晶矽(poly-Si)PR P 型井區USGSTI 閘極氧化層多晶矽(poly-Si)PRWet Etch•Chemical solution to dissolve the materials on the wafer surface•The byproducts are gases, liquids or materials that are soluble in the etchant solution. •Three basic steps, etch, rinse and dry Spin DryerEtchant SinkD.I. Wafer RinseWet Etch•Pure chemical process, isotropic profile•Was widely used in IC industry when feature size was larger than 3 micron•Still used in advanced IC fabs–Wafer clean–Blanket film strip–Test wafer film strip and clean7 -8 μmPhotoresist3μm Film3 μmPRFilm EtchBiasAdvantages of wet etch:•High selectivity•Relatively inexpensive equipment •Batch system, high throughput Disadvantages of wet etch:•Isotropic Profile•Can’t pattern sub-3μm feature•High chemical usage•Chemical hazards–Direct exposure to liquids–Direct and indirect exposure to fumesApplication of Wet EtchDry Etch•Gas in, gas out•Plasma generates free radicals and ion bombardment•RIE (Reactive Ion Etch)–combined chemical and physical etch •Most patterned etches are RIEsDry Etch Process Sequence Adsorption Diffusion to Surface Desorption Diffusion intoconvection flow PlasmaGeneration ofEtchant Species 16523FilmReactionBoundary layerByproducts SheathlayerIonBombardment 4Gas Flow•Heavy ion bombardment damages chemical bonds •Exposed surface atoms are easier to react with etchant free radicals•Ion bombardment is mainly in vertical direction•Etch rate on vertical direction is much higher than on horizontal direction →anisotropic etchIons Etched Etchant Broken bondsExposed atomPR PREtch Mechanism of Plasma Etch•High etch rate•Anisotropic etch profile•Optical endpointBenefits of Plasma Etch ProcessApplication of Dry EtchMaterials RIE etchantsSi CF4/O2;Cl2;NF3SiN x CF4/O2;CF4Al Cl2/BCl3;CCl4/BCl3Mo CF4/O2;CCl4/O2;CF4Ta CF4W CF4/O2;CCl4/O2;CF4Cr CF4/O2;CCl4/O2Ti CF4/O2;CCl4/CF4ITO CCl;HBr;HISchematic of an RIE System ProcessgasesPlasma Processchamber By-products to the pump ChuckRF PowerHelium Forbackside coolingMagnet coils WaferPR Stripping 分類方法(Methods)特徵(Features)溼式(Wet)有機溶劑(organic solvent)適用於所有的光阻劑(suitable for all PRs)無機化學液(Inorganic solvent)H2O2/H2SO4適用於不被氧化層蝕刻之基層乾式(Dry)O2plasma氧化作用,表面易被氧化(oxidation reaction)H2plasma還原作用,去除速率較慢(Reduction reaction)Photoresist Dry Strip•O2, H2O chemistryplasmaH2O →2H + O•O + PR →H2O + CO + CO2+。
TFT制造原理和流程 ppt课件
洗浄
ＵＶ
药液
刷子
高圧
ＭＳ
Ａ／Ｋ
Ｐ ＵＶ
Ｄ排 Ａ水
药液
Ｐ 刷洗
纯
Ｐ
水
高 压 喷射
排
Ｄ
水
Ａ
ＭＳ
洗净 功能 洗净对象
作用
氧化分解 有机物 (浸润性改善)
ＵＶ/Ｏ３
溶解 有机物
溶解
机械剥离 微粒子 (大径)
接触压
机械剥离 微粒子 (中径)
水压
机械剥离 微粒子 (小径) 加速度 cavitation
2.2 ARRAY工艺流程及设备
G８ Size
← 2400mm →
2.2 ARRAY工艺流程及设备
O/S test design
Panel structure for O/S Test
Every data line extands out of the active area
connect with O/S pad
On the other side all data line connected together by Shorting bar
▪ LASER MATERIAL
: Nd:YAG
▪ WAVELENGTH
: 1064nm / 532nm /355nm
▪ PULSE REPETITION RATE : 1pps TO 100 PPS
▪ OUTPUT STABILITY : LESS THAN ± 3%
TEST--CDC
TEST--CDC
上部电极 气体吹出
下部电极
控制台
等离子体
工艺腔体
APC阀
APC 控制
压力控制
tft工艺流程
tft工艺流程TFT工艺流程TFT（薄膜晶体管）工艺是一种用于制造液晶显示器的关键技术，它通过在薄膜基底上制造晶体管阵列来控制液晶分子的取向和排列，从而实现显示功能。
TFT工艺流程是液晶显示器制造中的核心步骤之一，下面将详细介绍TFT工艺流程的各个环节。
1. 基底清洗和涂覆：首先，将基底（通常是玻璃基板）进行清洗，确保表面干净无尘。
然后，在基底上涂覆一层透明导电膜，通常使用氧化铟锡（ITO）材料。
这一步骤是为了后续制造晶体管的通道层做准备。
2. 通道层制造：在透明导电膜上使用光刻技术定义晶体管的通道层。
光刻技术通过覆盖光刻胶、曝光、显影等步骤，在导电膜上形成一系列细小的通道结构。
通道层通常采用非晶硅（a-Si）或低温多晶硅（LTPS）材料制造。
3. 金属电极制造：在通道层上制造源极和漏极电极。
这一步骤通常使用物理气相沉积（PVD）或化学气相沉积（CVD）技术，在通道层上蒸发或沉积金属材料，形成电极。
4. 门电极制造：在通道层和金属电极之间形成一层绝缘层，以隔离门电极和源极漏极。
绝缘层通常使用氧化硅或氮化硅材料制造。
5. 液晶填充：将液晶材料填充在两块基底之间形成液晶层。
液晶材料通常是有机分子，具有特殊的电光特性，能够在电场作用下改变光的透过性。
6. 封装：将两块基底粘合在一起，并在边缘封装处留下一个小孔，用于注入液晶材料。
封装过程需要保证基底之间的间距均匀，并且封装材料具有良好的粘合性和耐高温性。
7. 背光模组组装：将制造好的液晶模组与背光模组组装在一起，形成完整的液晶显示器。
背光模组通常由冷阴极荧光灯（CCFL）或LED（发光二极管）组成，用于提供背光照明。
8. 检测和测试：对制造好的液晶显示器进行检测和测试，确保各个模块和功能正常工作。
测试包括亮度、对比度、响应时间等参数的测试。
TFT工艺流程是一系列复杂的步骤，每个步骤都需要精确的控制和严格的质量检验。
只有在每个环节都做好了工艺控制和质量管理，才能制造出高质量的液晶显示器。
第五章5TFT及其制造技术
主要内容
（1）TFT的发展历程 （2）TFT的种类、结构及工作原理 （3）p-si TFT的电特性 （4）p-si TFT的制备技术 （5）TFT的应用前景
TFT的发展历程
TFT与MOSFET的发明同步，然而 TFT发展速度及应用远不及 （1）1934M年O第S一FE个T?T!FT的发明专利问世-----设想. （2）TFT的真正开始----1962年，由Weimer第一次实现. 特点：器件采用顶栅结构，半导体活性层为CdSe薄膜.栅 介质层为SiO,除栅介质层外都采用蒸镀技术. 器件参数：跨导gm=25 mA/V,载流子迁移率150 cm2/vs,最大振荡频率为20 MHz. CdSe----迁移率达200 cm2/vs
TFT的常用器件结构
薄膜晶体管的器件结构 双栅薄膜晶体管结构
TFT的工作原理
一、MOS晶体管工作原理回顾
当|VGS|>|VT|,导电沟道形成.
此时当VDS存在时，则形成 IDS.
对于恒定的VDS,VGS越大,则
沟道中的可动载流子就越多,
沟道电阻就越小,ID就越大.
即栅电压控制漏电流.
对于恒定的VGS,当VDS增大时，沟道厚度从源极到漏极逐渐变 薄, 引起沟道电阻增加,导致IDS增加变缓.当VDS＞VDsat时,漏极 被夹断,而后VDS增大，IDS达到饱和.
(VdVgVth ) …….（3）
当Vd<<Vg时,(3)式简化为IdW LCi(VgVth)Vd 在饱和区(Vd>Vg-Vth),将Vd＝Vg-Vth代入(3)式可得：
Id,sat2 W LCi(VgVth )2
(VdVgVth ) …….（4）
p-Si TFT的电特性
tft 制程工艺
tft 制程工艺标题：理解与探索：TFT制程工艺详解一、引言TFT（Thin Film Transistor）即薄膜晶体管，是液晶显示器（LCD）和有机发光二极管（OLED）显示技术中的关键组件。
TFT制程工艺是制造这些显示器的核心技术，涉及到多个复杂的步骤和精密的工艺流程。
本文将深入探讨TFT制程工艺，帮助读者理解这一高科技领域的奥秘。
二、TFT的基本结构TFT主要由栅极绝缘层、活性层和源/漏极组成。
栅极绝缘层通常由二氧化硅构成，活性层主要使用硅或新型材料如氧化物半导体，源/漏极则由金属材料制成。
这些层通过精细的制程工艺沉积在玻璃基板上，形成一个个微小的晶体管。
三、TFT制程工艺流程1. 基板清洗：首先，玻璃基板需要经过严格的清洗，以去除任何可能影响后续步骤的杂质。
2. 靶材沉积：然后，通过物理气相沉积（PVD）或化学气相沉积（CVD）等方法，在基板上沉积各种材料，形成所需的薄膜层。
3. 光刻：接着，利用光刻技术，将设计好的电路图案转移到薄膜层上。
这个过程需要精确控制，以确保每个晶体管的位置和尺寸准确无误。
4. 蚀刻：光刻后，通过蚀刻工艺，将不需要的部分薄膜去除，留下预定的电路图案。
5. 金属化：在源/漏极位置沉积金属，形成导电路径。
6. 终止和测试：最后，进行封装和测试，确保每个TFT的功能正常。
四、TFT制程工艺的挑战与发展趋势TFT制程工艺面临着精度要求高、环境污染控制严格、成本控制等挑战。
随着科技的进步，新的材料和工艺，如低温多晶硅（LTPS）和铟镓锌氧化物（IGZO）等，正在推动TFT技术向更高分辨率、更低功耗、更小尺寸的方向发展。
五、结论TFT制程工艺是现代显示技术的基础，其复杂性和精确度体现了人类科技的精妙之处。
随着科技的不断进步，我们期待看到更多创新的TFT工艺和技术，为我们的生活带来更优质的显示体验。
5TFT-LCD背光模组分析
5TFT-LCD背光模组分析TFT-LCD（Thin-Film Transistor Liquid Crystal Display）背光模组是一种广泛应用于电子产品中的显示技术。
本文将分析TFT-LCD背光模组的工作原理、组成结构、特点以及应用领域。
TFT-LCD背光模组是一种利用薄膜晶体管和液晶技术制作的显示器。
它的工作原理是利用电场来控制液晶材料的光学特性，从而实现图像的显示。
TFT-LCD背光模组由多个层次组成，包括液晶层、薄膜晶体管（TFT）层、色彩滤光层、透镜层等。
其中，液晶层是其中最重要的组成部分，通过控制信号来改变液晶分子的排列方式，从而改变通过液晶层的光的透过程度。
TFT-LCD背光模组有几个特点使其在电子产品中得到广泛应用。
首先，它具有较高的分辨率和画面质量，可以显示出细节丰富的图像。
其次，它具有较高的亮度和对比度，可以在各种环境下清晰可见。
此外，由于TFT-LCD背光模组采用蛋白质物质作为电场变化感受器，使其具有较低的功耗和较长的使用寿命。
另外，TFT-LCD背光模组具有较快的响应速度，适用于高动态场景的显示。
TFT-LCD背光模组在电子产品中有广泛的应用。
首先，它在智能手机、平板电脑、笔记本电脑等移动设备中被广泛采用。
其次，它也被用于电视机、显示器、汽车导航系统等消费电子产品中。
此外，TFT-LCD背光模组还被广泛应用于医疗设备、工业控制系统、航空航天领域等。
然而，TFT-LCD背光模组也存在一些局限性和挑战。
首先，它的生产过程相对复杂，需要高精度的制造技术和设备。
其次，TFT-LCD背光模组对观看角度的要求较高，当在较大角度下观看时，图像会出现颜色失真和对比度降低的问题。
此外，由于TFT-LCD背光模组需要背光源才能显示，因此存在一定的能耗和发热问题。
综上所述，TFT-LCD背光模组是一种广泛应用于电子产品中的显示技术。
它具有高分辨率、高亮度、高对比度、低功耗等特点，被广泛应用于移动设备、消费电子产品、医疗设备等领域。
TFT基板的制作方法及制得的TFT基板与制作流程
TFT基板的制作方法及制得的TFT基板与制作流程本技术提供一种TFT基板的制作方法及制得的TFT基板。
本技术的TFT基板的制作方法，通过在TFT中设置第一、第二轻掺杂补偿区，可降低TFT的关态电流；同时采用第一栅极与第二栅极组成双栅极结构，减小第一、第二轻掺杂补偿区对TFT开态电流的影响，所述第一栅极与第二栅极相连，由同一个栅极电压控制，不需要额外的电压信号；制程简单，生产成本低，制得的TFT基板具有较好的电学性能。
本技术制得的TFT基板，采用轻掺杂补偿结构来降低TFT的关态电流，采用双栅极结构来降低轻掺杂补偿结构对TFT开态电流的影响，结构简单，且电学性能优异。
权利要求书1.一种TFT基板的制作方法，其特征在于，包括如下步骤：步骤1、提供一基板(10)，在所述基板(10)上形成有源层(20)，对所述有源层(20)进行离子注入，并在所述有源层(20)上定义出沟道区(21)；步骤2、在所述有源层(20)、及基板(10)上依次沉积绝缘层(32)与第一金属层(31)，采用一道光罩对所述第一金属层(31)和绝缘层(32)进行图形化处理，得到与所述有源层(20)的沟道区(21)的宽度相等并且在宽度方向上两端对齐的第一栅极(40)与栅极绝缘层(30)；以所述第一栅极(40)和栅极绝缘层(30)为阻挡层，对所述有源层(20)进行离子注入，得到分别位于沟道区(21)两侧的第一离子重掺杂区(22)与第二离子重掺杂区(23)；步骤3、在所述第一栅极(40)、有源层(20)、及基板(10)上沉积第二金属层(41)，采用一道光罩对所述第一金属层(41)进行图形化处理，得到位于所述有源层(20)的两侧且分别与所述有源层(20)的第一离子重掺杂区(22)与第二离子重掺杂区(23)相接触的源极(51)与漏极(52)；将所述第一离子重掺杂区(22)上与源极(51)相接触的部分定义为源极接触区(24)；将所述第二离子重掺杂区(23)上与漏极(52)相接触的部分定义为漏极接触区(25)；以所述源极(51)、漏极(52)、及第一栅极(40)为阻挡层，对所述第一离子重掺杂区(22)上位于所述源极(51)与第一栅极(40)之间的部分、以及所述第二离子重掺杂区(23)上位于第一栅极(40)与漏极(52)之间的部分进行蚀刻，去除上层离子浓度较高的部分，保留下层离子浓度较低的部分，从而得到位于所述源极接触区(24)与沟道区(21)之间的第一轻掺杂补偿区(26)、以及位于所述沟道区(21)与漏极接触区(25)之间的第二轻掺杂补偿区(27)；步骤4、在所述源极(51)、漏极(52)、有源层(20)、及第一栅极(40)上沉积钝化保护层(60)，采用一道光罩对所述钝化保护层(60)进行图形化处理，对应于所述源极(51)、漏极(52)、及第一栅极(40)的上方分别形成第一通孔(61)、第二通孔(62)、及第三通孔(63)；步骤5、在所述钝化保护层(60)上沉积导电层(90)，采用一道光罩对所述导电层(90)进行图形化处理，得到第一接触电极(71)、第二接触电极(72)、及第二栅极(80)，所述第一、第二接触电极(71、72)分别经由第一、第二通孔(61、62)与源极(51)、漏极(52)相连，所述第二栅极(80)经由第三通孔(63)与第一栅极(40)相连；所述第二栅极(80)的宽度大于所述第一栅极(40)的宽度，且所述第二栅极(80)的两侧分别覆盖位于所述第一栅极(40)两侧的第一轻掺杂补偿区(26)与第二轻掺杂补偿区(27)。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
W C i (V g V th) V d L
…….（3）
当Vd<<Vg时,(3)式简化为
I d ,sat
Id
在饱和区(Vd>Vg-Vth),将Vd＝Vg-Vth代入(3)式可得：
W 2 C i (V g V th) 2L
(V d V g V th)
TFT的常用器件结构
薄膜晶体管的器件结构
双栅薄膜晶体管结构
TFT的工作原理
一、MOS晶体管工作原理回顾
当|VGS|>|VT|,导电沟道形成. 此时当VDS存在时，则形成IDS. 对于恒定的VDS,VGS越大,则 沟道中的可动载流子就越多, 沟道电阻就越小,ID就越大. 即栅电压控制漏电流. 对于恒定的VGS,当VDS增大时，沟道厚度从源极到漏极逐渐变薄, 引起沟道电阻增加,导致IDS增加变缓.当VDS＞VDsat时,漏极被夹 断,而后VDS增大，IDS达到饱和.
低载流子 迁移率 稳定性和 可靠性 TFT发展过程中遭遇 的关键技术问题？ 低成本、大面 积沉膜
低温高性能半 导体薄膜技术
挑战：在玻璃或塑料基底上生长出单晶半导体薄膜！
TFT的种类
按采用半导体材料不同分为： 硅基:非晶Si-TFT,多晶硅-TFT 无机TFT 化合物:CdS-TFT,CdSe-TFT 氧化物:ZnO-TFT 有机TFT 基于小分子TFT 基于高分子聚合物TFT 无/有机复合型TFT：采用无机纳米颗粒与聚合物共混 制备半导体活性层
∴ 可用于介 质、半导体的 沉积。
SiH4+H2,N2
等离子增强化学气相沉积(PECVD: Plasma Enhanced CVD) 加放电电源，使气体离化→等离子体
直流辉光放电 射频放电 脉冲放电 微波放电等 特点： 沉积温度较低
SiH4+H2,N2
与VLSI掺杂技术相比，p-Si掺杂特点： (a)、衬底的低热导率要求“温和”的掺杂工艺以缓 解对光阻的热损伤；
2. 基于TFT的数字逻辑集成电路 主要性能指标： RF频率：915 MHz 编码调制方式：脉宽调制 数据速率：70.18 kbits/s CPU时钟：1.12 MHz ROM: 4 kB, RAM: 512 B 工艺指标：
柔性基底上制备的 超高频RFCP源自芯片0.8 m多晶硅TFT工艺 晶体管数目：144k 芯片面积：10.5*8.9 mm2
p-Si TFT制备工艺流程
1、简单的底栅顶结构型
硅片氧化
光刻栅电极 栅氧化 多晶硅生长及金属化 光刻形成源漏接触
Intrinsic p-Si S/D contacts
刻蚀背面氧化层
2、完整的底栅顶接触型结构
硅片氧化 光刻栅电极
本征p-Si
n+ p-Si S/D contacts
栅氧化 多晶硅生长及金属化 刻蚀金属形成源漏接触 刻蚀晶体管分离 刻蚀S/D之外的n+ P-Si
（6）80年代,基于CdSe,非晶硅 TFT研究继续推进.另外，实现 了基于多晶硅TFT，并通过工艺改进电子迁移率从50提升至400. ---当时p-SiTFT制备需要高温沉积或高温退火. ---a-Si TFT因低温、低成本，成为LCD有源驱动的主流.
TFT的发展历程
（7）90年代后，继续改进a-Si,p-Si TFT的性能，特别关注低温 多晶硅TFT制备技术.----非晶硅固相晶化技术.有机TFT、氧化物 TFT亦成为研究热点.---有机TFT具有柔性可弯曲、大面积等优势.
TFT的工作原理
工作于积累状态下原理示意图
工作原理：与MOSFET相似,TFT也是通过栅电压来调节沟道 电阻，从而实现对漏极电流的有效控制. 与MOSFET不同的是：MOSFET通常工作强反型状态,而TFT根 据半导体活性层种类不同,工作状态有两种模式： 对于a-Si TFT、OTFT、氧化物TFT通常工作于积累状态. 对于p-Si TFT工作于强反型状态.
为碰撞电离产生率,与电 场相关,类似于pn结的雪 崩击穿.
4. Gate-bias Stress Effect (栅偏压应力效应）
正栅压应力 负栅压应力
现象1：阈值电压漂移. 负栅压应力向正方向漂移,正 栅压应力向负方向漂移. 产生机理：可动离子漂移.
负栅压应力
正栅压应力
现象2：亚阈值摆幅(S)增大. 机理：应力过程弱Si-Si断裂,诱导缺陷产生.
（2）Si 薄膜制备方法比较
射频溅射(RF: Radio-Frequency Sputtering) 射频指无线电波发射范围的频率，为了避免干扰电台工 作，溅射专用频率规定为13.56MHz。 原理： 用射频电源代替直流电源，在交变电场作用下，气体中 的电子随之发生振荡，并电离为等离子体。 电路： 基片电极、机壳→接地→阳极 靶材接射频电源→阴极(负电位) 特点： 可用于溅射介质材料，也可溅射导电材料。 但，电源贵，人身要防护。
TFT的发展历程
（3）1962年，第一个MOSFET实 验室实现. （4）1973年，实现第一个CdSe TFT-LCD(6*6)显示屏.-----TFT的 迁移率20 cm2/vs,Ioff=100 nA.之 后几年下降到1 nA. （5）1975年，实现了基于非晶硅-TFT.随后实现驱动LCD显示. ----迁移率＜1 cm2/vs,但空气（H2O,O2)中相对稳定.
p-Si 薄膜制备技术 方法1：直接沉积p-Si thin film p-Si thin film 晶化 方法2： a-Si thin film （1）p-Si 薄膜制备方法----低压化学汽相沉积（LPCVD）
早期CVD ○poly △Mixture □Amporphous LPCVD ● poly ▲ Mixture ■Amporphous
特点： 1. 单晶硅作为靶材. 2. 与基片粘附力强、成膜牢 固. 3. 成膜厚度容易控制. 3. 不受材料熔点限制. 4. 成膜面积相对较大. 5. 基底温度相对低. 6. 薄膜大都为非晶相.
低压化学气相沉积(LPCVD: Low-Pressure CVD) 特点： ■ 压力低，只需10Pa ■ 沉积速度较低：0.01～0.1um/min。 ■ 均匀性好。
(b)、注入能量适合于有掩蔽层（或掩蔽层）时薄膜
（＜100 nm)的掺杂； (c)、设备简单（低成本），且能对大面积基底实现 高产率； (d)、掺杂工艺与低温杂质激活工艺兼容（通常＜
650 oC,对于塑料基底＜200 oC）.
TFT器件典型性能参数及特点比较
a-Si TFT
开关电 （cm2/Vs) 流比 0.5~1 >107 105~107
5. p-Si TFF C-V特性
下图为不同沟长TFT在应力前后的C-V特性
自热应力
BTS(bias temperature stress)：VG=VD=30 V, T=55 oC;
应力作用产生缺陷态，引起C-V曲线漂移.
6. p-Si TFF的改性技术
（1）非晶硅薄膜晶化技术-----更低的温度、更大的晶粒, 进一步提高载流子迁移率. （2）除氢技术----改善稳定性. （3）采用高k栅介质----降低阈值电压和工作电压. （4）基于玻璃或塑料基底的低温工艺技术(<350 oC).
基于有机TFT的全打印7阶环形振荡器电路
全打印技术制备n、p沟TFT
3. 敏感元件，如： 气敏、光敏、PH值测定
N2O气体环境
N2O Gas Sensors原理图
Phototransistor结构图 溶液PH值测定原理图
…….（4）
p-Si TFT的电特性
1. TFT电特性测试装臵
高掺杂p-Si p-Si
2. p-Si TFF器件典型的输出和转移特性曲线
输出特性反映TFT的饱和行为.
转移特性反映TFT的开关 特性,VG对ID的控制能力.
特性参数：迁移率、开关电流比、关态电流、阈值电压、跨导
3. p-Si TFF中的Kink 效应 机理: 高VD （VD>VDsat）时, 夹断区因强电场引起碰撞电 离所致. 此时ID电流可表示为:
薄膜晶体管（TFT）
主要内容
（1）TFT的发展历程 （2）TFT的种类、结构及工作原理 （3）p-si TFT的电特性 （4）p-si TFT的制备技术
（5）TFT的应用前景
TFT的发展历程
TFT与MOSFET的发明同步，然而TFT 发展速度及应用远不及MOSFET?! （1）1934年第一个TFT的发明专利问世-----设想. （2）TFT的真正开始----1962年，由Weimer第一次实现. 特点：器件采用顶栅结构，半导体活性层为CdSe薄膜. 栅介质层为SiO,除栅介质层外都采用蒸镀技术. 器件参数：跨导gm=25 mA/V,载流子迁移率150 cm2/vs, 最大振荡频率为20 MHz. CdSe----迁移率达200 cm2/vs
104~106 103~105
关键工艺
优势
不足
A-Si:H沉积 低温,玻璃 及掺杂 塑料基底
低、有
p-Si 100~300 TFT 小分 0.1~10 子TFT 聚合 0.01~1 物TFT ZnO TFT
1~100
光响应 硅膜沉积、 高迁移率 高温,有光响 晶化、掺杂 应 蒸镀 高于聚合 难大面积, 物TFT 有光响应 旋涂、打印 低成本,易 低,不稳定, 大面积 有光响应
TFT的I-V描述
在线性区,沟道区栅诱导电荷可表示为
Qi Ci (V g V th V )
dV I d W Qi E y W Qi dy
…….（1）
在忽略扩散电流情况下，漏极电流由漂移电流形成，可表示为
…….（2）
(1)代入(2)，积分可得：
W 1 2 C i [(V g V th)V d V d ] Id L 2