第四章 触发器
合集下载
第四章 触发器
CP Q
SD
Q
RD
RD S R
干扰信号
1S C1 1R S CP R
Q
跳变
4-2-3. 主从触发器
主从RS RS触发器 一 . 主从RS触发器 1．电路结构
由两级同步RS触发器串联 由两级同步RS触发器串联 RS 组成。 组成。 G1～G4组成从触发器， 组成从触发器，
Q' Q' & G6 1 G9 从 触 发 器 Q Q
G1 &
&
G2
G3 &
&
G4
CP'
组成主触发器。 G5～G8组成主触发器。
CP 与CP’互补，使两个触 互补， 互补
发器工作在两个不同的时 区内。 区内。
主 G5 & 触 发 器 G7 &
&
G8
R
CP
S
主从触发器的触发翻转分为两个节拍： 主从触发器的触发翻转分为两个节拍：
2．工作原理
01
从 触 发 器 Q Q0 1 G2
CP'
0 Q'
主 G5 & 触 1 发 器 G7 & &
1' Q 1
&
0
S
G9
功能表
R Qn 0 1 0 1 0 1 0 1 Qn+1 0 1 0 0 1 1 × × 功能 保持 置0 0 0 0 0 0 1 0 1 1 1 0 0
G6 1
0
G8
置1
0
R CP
1
S
1
1 1 1 1
不定
CP
G7、 G3、 G7、G8 G3、G4 封 锁
第4章-触发器PPT课件
在数字电路中，凡根据输入信号R、S情况的 不同，具有置0、置1和保持功能的电路，都 称为RS触发器。
2021/3/9
授课：XXX
15
4.1.4 集成基本RS触发器
2S
VCC 4S 4R 4Q 3SA 3SB 3R 3Q
VDD 4S 4R 1Q 2R 2S 3Q 2Q
16 15 14 13 12 11 10 9 74LS279
0 0 1
不允许
Qn1 0
置0
Qn1 1
1 0 授1课：XXX
置1
Qn1 Qn
保持
的次 新态 的： 稳触 定发 状器 态接 。收
输 入 信 号 之 后 所 1处1
次态Qn+1的卡诺图
RS
Qn
00 01 11 10
0× 0 0 1
1× 0 1 1
特性方程
Qn1 (S)RQn SRQn
RS 1
约束条件
触发器的特性方程就是触发器次态Qn+1 2021/3/9 与输入及现态Q授n课之：XX间X 的逻辑关系式 12
状态图
描述触发器的状态转换关系及转换条件的图形称为状态图 10/
×1/
0
1
1×/
01/ ①当触发器处在0状态，即Qn=0时，若输入信号 RS＝01或 11，触发器仍为0状态；
若 RS＝10，触发器就会翻转成为1状态。
12341 10 9 CC4044
12345678
1R 1SA 1SB 1Q 2R 2S 2Q GND (a) 74LS279的引脚图
4Q NC 1S 1R EN 1R 1S VSS
(b) CC4044的引脚图
1S
2021/3/9
数字电子技术基础-第四章-触发器
Q Q
SD——直接置1端，低电平有效。
G2
G1 & Q3 & G3
& Q4 G4 &
Q
Q
L2
CP Q5 & G5 Q6 G6 &
C1 R 1D ∧ S RD SD
RD和SD不受CP和D信
SD
RD
D
号的影响，具有最高的 优先级。
3．集成D触发器74HC74
2Q 2Q 1Q 1Q Vcc 2RD 2D 2CP 2SD 2Q 2Q
2.特性方程
KQn J 0 1 00 01 11 10
0 0
0 0 1 1
0 0
1 1 0 0
0 1
0 1 0 1
0 1
0 0 1 1
0 1
1 1
0 0
0 1
Qn1 JQn KQn
1 1
1 1
0 1
1 0
3.状态转换图
J=1 K=× J=0 K=× 0 J=× K=1 1 J=× K=0
CP=1时， Q2=0，则Q=1， 封锁G1和G3 使得Q2=0，维持置1 同时Q3=1，阻塞置0
Q3
R
&
Q
G6
& Q4
D
G4
置1阻塞、置0维持线
Q3=0，则Q=0， 封锁G4，使得Q4=1， 阻塞D=1进入触发器， 阻塞置1 同时保证Q3=0，维持置0
触发器的直接置0端和置1端
RD——直接置0端，低电平有效；
JK触发器→T（T ′）触发器
Qn+ 1 = TQn + TQn
令J = K = T
D触发器→JK触发器
SD——直接置1端，低电平有效。
G2
G1 & Q3 & G3
& Q4 G4 &
Q
Q
L2
CP Q5 & G5 Q6 G6 &
C1 R 1D ∧ S RD SD
RD和SD不受CP和D信
SD
RD
D
号的影响，具有最高的 优先级。
3．集成D触发器74HC74
2Q 2Q 1Q 1Q Vcc 2RD 2D 2CP 2SD 2Q 2Q
2.特性方程
KQn J 0 1 00 01 11 10
0 0
0 0 1 1
0 0
1 1 0 0
0 1
0 1 0 1
0 1
0 0 1 1
0 1
1 1
0 0
0 1
Qn1 JQn KQn
1 1
1 1
0 1
1 0
3.状态转换图
J=1 K=× J=0 K=× 0 J=× K=1 1 J=× K=0
CP=1时， Q2=0，则Q=1， 封锁G1和G3 使得Q2=0，维持置1 同时Q3=1，阻塞置0
Q3
R
&
Q
G6
& Q4
D
G4
置1阻塞、置0维持线
Q3=0，则Q=0， 封锁G4，使得Q4=1， 阻塞D=1进入触发器， 阻塞置1 同时保证Q3=0，维持置0
触发器的直接置0端和置1端
RD——直接置0端，低电平有效；
JK触发器→T（T ′）触发器
Qn+ 1 = TQn + TQn
令J = K = T
D触发器→JK触发器
数电第4章触发器课件
与该当前的输入信号有关，而且与此前电路的状态有关。
结构特征:由组合逻辑电路和存储电路组成,电路中存在反馈。 锁存器和触发器是构成时序逻辑电路的基本逻辑单元 。
2
4.1 概述 一、触发器的概念及特点 １.概念：
FF: (Flip-Flop, 简称FF)能够存储１位二进制信号 的基本单元电路。
２.特点： （１）有两个稳定的状态：０状态和１状态。 （２）在触发信号控制下，根据不同输入信号可置成 0或1状态。 （触发信号为时钟脉冲信号）
第4章 触发器
4.1 概述
4.2 基本SR触发器（SR锁存器）
4.3 同步触发器（电平触发）
4.4 主从触发器（脉冲触发）
4.5 边沿触发器（边沿触发） 4.6 触发器的逻辑功能及描述方法 4.7 集成触发器 4.8 触发器应用举例
作业题
【5】【6】【8】【11】
1
时序逻辑电路与锁存器、触发器： 时序逻辑电路: 工作特征：时序逻辑电路的工作特点是任意时刻的输出状态不仅
1、电路结构 以基本SRFF为基础，增加两个与非门。
置1端 时钟信号 (高电平有效) （同步控制）
置 0端 (高电平有效)
图4-5 同步SRFF
13
2、工作原理
分析CLK=0时： 有 SD’ =RD’=1， 则Q、Q’不变。 分析CLK=1时： （1）S=R=0时，有SD’ =RD’=1：Q、Q’不变(保持原态） （2）S =0, R=1：输出Q=0, Q’=1 （置0状态） （3）S =1, R=0：Q=1, Q’=0 （置1状态） （4）S=R=1：Q=Q’=1（未定义状态）
t t
1
主
O
Q
从
O
图4-13 主从JKFF波形
触发器专业知识课件
VCC
S S 1S CP C1 R 1R RD R
CP Q RD QR
S
解：
Q 原态未知
EXIT
同步 D 触发器
1．电路构造及逻辑符号
集成触发器
2．逻辑功能分析及描述
EXIT
集成触发器
5.同步触发器空翻现象
CP
O S
O
R
bc
gh
Oa Q
f de
O
动作特点： t 在CP＝1旳全部时间里，S或
R旳变化都能引起触发器输出 端状态旳变化。 t
在判断主从 F 次态时必须注意：
只有在CP=1旳全部时间里，输入不变，才干根据
CP 前一时刻旳输入来判断次态。
不然，必须考虑CP=1期间输入旳全部变化，才干
拟定次态。
S
G8
&
G6
&
Q’
G4
&
G2
&
Q
CP
R&
G7
& Q’ &
G5
1
G3
主触发器 G9
&
Q
G1
从触发器
EXIT
集成触发器
（二）主从JK触发器（为了清除约束条件）
2. 有约束条件。
EXIT
集成触发器
二、同步触发器 Synchronous Flip - Flop
实际工作中，触发器旳工作状态不但要由触发输入 信号决定，而且要求按照一定旳节拍工作。为此，需要 增长一种时钟控制端 CP。
CP 即 Clock Pulse，它是一串 周期和脉宽一定旳矩形脉冲。
具有时钟脉冲控制旳触发器称为时钟触发器， 又称钟控触发器。
第4章 触发器
第4章触发器教学目标●熟悉基本触发器的组成和功能●掌握基本RS触发器、同步RS触发器、边沿D和JK触发器功能●熟练掌握各种不同逻辑功能触发器之间的相互转换数字系统中除采用逻辑门外，还常用到另一类具有记忆功能的电路--触发器，它具有存储二进制信息的功能，是组成时序逻辑电路基本储存单元。
每个触发器能够记忆一位二进制数“0”或“1”。
4.1概述触发器是一种典型的具有双稳态暂时存储功能的器件。
在各种复杂的数字电路中不但需要对二进制信号进行运算，还需要将这些信号和运算结果保存起来。
为此需要使用具有记忆功能的基本逻辑单元。
能存储1位二进制的基本单元电路称为触发器。
4.2基本RS触发器4.2.1电路组成基本RS触发器是一种最简单的触发器，是构成各种触发器的基础。
它由两个“与非”门或者“或非”门相互耦合连接而成，如图4.1所示，有两个输入端R和S；R为复位端，当R有效时，Q变为0，故称R为置“0”端；S为置位端，当S有效时，Q变为1，称S为置“1”端；还有两个互补输出端Q和Q。
（a）逻辑图（b）逻辑符号（c）逻辑符号图4.1 基本RS触发器4.2.2 功能分析触发器有两个稳定状态。
nQ 为触发器的原状态（初态），即触发信号输入前的状态；1n Q+为触发器的现态（次态），即触发信号输入后的状态。
其功能用状态表、特征方程式、逻辑符号图以及状态转换图、波形图描述。
1. 状态表如图4.1（a ）可知: Q S Qn ⋅=+1，n n Q R Q ⋅=+1从表4.1中可知：该触发器有置“0”、置“1”功能。
R 与S 均为低电平有效，可使触发器的输出状态转换为相应的0或1。
RS 触发器逻辑符号如图4.1(b)、(c)所示，图中的两个小圆圈表示输入低电平有效。
当R 、S 均为低电平时有两种情况：当R=S=0，Q = Q =1，违犯了互补关系；当RS 由00同时变为11时，则Q （Q )输出不能确定。
表4.1 状态表2. 特性方程根据表4.1画出卡诺图如图4.2所示，化简得： n n RQ S Q+=+1（4-1）1=+S R （约束条件）图4.2 卡诺图3. 状态转换图如图4.3所示，图中圆圈表示状态的个数，箭头表示状态转换的方向，箭头线上标注表示状态转换的条件。
第4章 集触发器学习指导
例4.10电路如图4.10所示， 的电路是哪一些电路。
图4.10
解：对(a)电路，因为是D触发器，所以有
对(b)电路，因为是RS触发器,所以有
对(c)电路，因为是T触发器,
对(d)电路，因为是JK触发器,
因此，能实现 的电路是（b）和（d）两个电路。
知识点：复位端的作用。
例4.11由下降沿JK触发器组成的电路及其CP、J端输入波形如图4.11 所示，试画出Q端的波形(设初态为0)。
＝1， ＝0是一个稳定状态，称为1态； ＝0， ＝1是另一个稳定状态，称为0态；
其他情况如 ＝ ＝0或 ＝ ＝1，不满足互补的条件，称之为不定状态，它既不能算作0态，也不能算作1态。
2、在适当的输入信号作用下，触发器能从原来所处的一个稳态翻转成另一个稳态。
3、在输入信号取消后，能够将得到的新状态保存下来，即记忆住这一状态。
二、重点难点
本章主要内容包括：
（1）基本触发器的电路组成和工作原理。
（2）RS触发器、JK触发器、D触发器、T和T’触发器的逻辑功能以及触发器的描述方法：逻辑功能表、特性方程、驱动（激励）表、状态转移图（表）和时序（波形）图。
重点需要掌握的内容在于各类触发器的逻辑功能和逻辑功能描述方法；各种触发方式的特点、脉冲工作特性。
1．画出图P4.1所示由与非门组成的基本RS触发器输出端 、 的电压波形，输入端 、 的电压波形如图中所示。
图P4.1
2．试分析图P4.2所示电路的逻辑功能，列出真值表写出逻辑函数式。
图P4.2
3．若主从结构JK触发器CP、 、 、J、K端的电压波形如图P4.3所示，试画出Q、 端对应的电压波形。
图P4.3
10．下列触发器中，没有约束条件的是。
图4.10
解：对(a)电路，因为是D触发器，所以有
对(b)电路，因为是RS触发器,所以有
对(c)电路，因为是T触发器,
对(d)电路，因为是JK触发器,
因此，能实现 的电路是（b）和（d）两个电路。
知识点：复位端的作用。
例4.11由下降沿JK触发器组成的电路及其CP、J端输入波形如图4.11 所示，试画出Q端的波形(设初态为0)。
＝1， ＝0是一个稳定状态，称为1态； ＝0， ＝1是另一个稳定状态，称为0态；
其他情况如 ＝ ＝0或 ＝ ＝1，不满足互补的条件，称之为不定状态，它既不能算作0态，也不能算作1态。
2、在适当的输入信号作用下，触发器能从原来所处的一个稳态翻转成另一个稳态。
3、在输入信号取消后，能够将得到的新状态保存下来，即记忆住这一状态。
二、重点难点
本章主要内容包括：
（1）基本触发器的电路组成和工作原理。
（2）RS触发器、JK触发器、D触发器、T和T’触发器的逻辑功能以及触发器的描述方法：逻辑功能表、特性方程、驱动（激励）表、状态转移图（表）和时序（波形）图。
重点需要掌握的内容在于各类触发器的逻辑功能和逻辑功能描述方法；各种触发方式的特点、脉冲工作特性。
1．画出图P4.1所示由与非门组成的基本RS触发器输出端 、 的电压波形，输入端 、 的电压波形如图中所示。
图P4.1
2．试分析图P4.2所示电路的逻辑功能，列出真值表写出逻辑函数式。
图P4.2
3．若主从结构JK触发器CP、 、 、J、K端的电压波形如图P4.3所示，试画出Q、 端对应的电压波形。
图P4.3
10．下列触发器中，没有约束条件的是。
第4章 触发器
4.2
同步触发器
4.2.1 同步RS触发器
一、电路组成及工作原理 1.电路组成及逻辑符号 （1）电路组成：如仿真图4.2.1(a)所示。 （2）逻辑符号：如仿真图4.2.1(b)所示。 2.工作原理 （1）特性表：如仿真图4.2.1所示。 （2）特性方程：Qn+1=S+R’Qn RS=0 CP=1期间 有效。 二、主要特点 1.时钟电平控制 2.R、S之间有约束
本
章
小
结ቤተ መጻሕፍቲ ባይዱ
一、基本触发器：把两个与非门或者或非门交叉 连接起来，便构成了基本触发器。 二、同步触发器：在基本触发器基础上，增加两 个控制门和一个控制信号，便构成同步触发器。 三、边沿触发器：把两个同步D触发器级联起来， 便可构成边沿D触发器，再加改进就可得到边沿JK 触发器。 四、边沿触发器逻辑功能分类 五、触发器逻辑功能表示方法及转换 六、触发器的电气特性
4.1 基本触发器 4.1.1 用与非门组成的基本触发器
一、电路组成及逻辑符号 如仿真图4.1.1所示。 1.电路组成：如仿真图4.1.1(a)所示。 2.逻辑符号：如仿真图4.1.1(b)所示。 二、工作原理 1.电路有两个稳定状态 电路无输入信号即R’=S’=1时，有两个稳定状态。 （1）0状态：把Q=0、Q’=1的状态定义为0状态。 （2）1状态：把Q=1、Q’=0的状态定义为1状态。
二、集成边沿JK触发器
1.CMOS边沿JK触发器CC4027 （1）逻辑符号与引出端功能图：如仿真图4.3.6 所示。 （2）特性表：如仿真图4.3.6所示。 2.TTL边沿JK触发器74LS112 （1）逻辑符号与引出端功能图：如仿真图4.3.7 所示。 （2）特性表：如仿真图4.3.7所示。
三、主要特点
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
&
R
&
J CP K
Q n1 S RQ n J Q n KQ n Q n 特性方程： Q n1 J Q n KQ n 特性表： J K Q n+1 功能 Q Q 0 0 Q n 保持 置0 1J C11K 0 0 1 1 置1 1 0 J CP K 1 1 Q n 翻转 国标符号
S
S
R Q
Q
R
Q Q
三、特性表和特性方程 1. 特性表： 反映触发器次态Qn+1与 现态Qn和输入变量之间 对应关系的表格
R 0 0 0 0 1 1 1 1 S 0 0 1 1 0 0 1 1 Qn
2. 简化特性表 R S 0 0 0 1 1 0 1 1 不用 3. 特性方程： Q n Q 1 0
异步复位、置位端
J J1 J 2 J 3 K K1 K 2 K 3
1 1 1 1
1 1 1 1
0 0 1 1
0 1 0 1
Qn 0 1
Qn
保持 置0 置1 翻转
三、 主要特点 1. 主从控制脉冲触发，完善方便； 2. 存在一次变化问题，抗干扰能力需提高。 Q 1 0 Q CP =1期间，只有 J 端能输入, 一般情况下，要求主从 JK 触 G8 被封锁，不论 K 为何值， 发器在 CP = 1 期间输入信号 从 R = 0，这将可能引起错误。 的取值应保持不变。 1S C1 1R 例如： CP J K S R QM Q Q 主 1 1S C1 1R 0 0 0 1 0 S R 1 0 0 0 0 0 0 1 & & 1 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 0 1 0 1 1 0 J CP K 输入变化了2 次
n
Q Qn 0 1 1 1 0 0
n+1
注
保持 保持 置1 置0
Q n1 S RQ n RS 0 约束条件 CP = 1期间有效 二、主要特点
1. 时钟电平控制
CP = 1 期间接受输入信号； （抗干扰能力有所增强） 2. RS 之间有约束
不用 不许 不用
CP = 0 期间输出保持不变。
同步触发器： 同步 RS 触发器 同步 D 触发器
一、电路组成及工作原理 1. 电路及逻辑符号
Q G1 & S
&
Q G2
Q
Q
Q
Q
S C1 R
S CP R S CP R 曾用符号
G3
&
R & G 4 CP
S CP R 国标符号
S
R
2. 工作原理
当 CP = 0
S R1
Q n1 Q n
保持
第四章
触发器
内容简介
1、从电路结构上主要介绍基本RS触发器、同步 触发器的工作原理。 2、从逻辑功能上主要介绍RS触发器、JK触发器、D 触发器、T触发器和T 触发器的逻辑功能的表示及 电气特性。 3、不同类型触发器间的相互转换。
概述
一、对触发器的基本要求 1. 有两个稳定的状态(0、1)，以表示存储内容； 2. 能够接收、保存和输出信号。 二、现态和次态
0 1 异 直 步 接 Q 置 位 SD G1 & 端 1 1 0 G3 & 0 1
异 直 步 接 Q 复 & G RD 位 2 端 1
1 0
&
R、S — 同步输入端 受时钟 CP 同步控制 R D、 D— 异步输入端 S 不受时钟 CP 控制
QQ QQ
0 1
G4
1
1 0
& G6
G5 &
1 G7 & S
R CP R 1 R 当 CP = 1 S CP S 1 S 与基本 RS 触发器功能相同
特性表： 特性方程:
CP 0 1 1 1 1 1 1 1 1 R 0 0 0 0 1 1 1 1 S 0 0 1 1 0 0 1 1 Q 0 1 0 1 0 1 0 1
二、集成电 JK 触发器 (7472) 1. 逻辑符号 2. 特性表
Q Q 输 入 K 输出 SD RD CP J 1J
Q
n+1
注
S
&
C1
1K
&
R
0 0 1
0 1 0
不用 不允许 1 异步置1 0 异步置0
– – SD J1 J2J3 CP K1 K2 K3RD
1
G6
1
CP = 0 1 G2
C
CP POL
CP CP
=1 1
C CP CP
1
C
CP CP
0 1
D0 D1 D2 D3 CP POL
4 7 13 14 5 6
16 +VCC Q0 D0 Q0 D1 Q1 D2 CC Q1 4042 D3 Q2 CP Q2 POL Q3 Q3 8 VSS
真值表
D D D D D
不用
保持 置1 置0 不许
n
Q
= S + RQ RS 0 约束条件
n+1
4.1.3 集成基本触发器 一、CMOS 集成基本触发器 1. 由与非门组成：CC4044
EN R
&
1
TG
Q
EN
&
S
EN
1 1
EN
16 – 3RS 锁存触发器特性表 三态 S S1 4 – 4 R1 R 1 – R 1 S7 EN 1 Q n+1 Q注 S2 S2 – Q2 7 6 高阻态 R2 0 R2 Z – 11 n S3 0 1S3 CC4044 保 持 0 Q – 12 R3 1 1R3 Q3 9 – 置1 0 15 S 1 S4 – 0 1R4 0 置0 1 R4 14 4 Q4 13 1 1 1EN 不用 不允许 EN 5 8
Q
Q S C1 R QM QM S C1 R S CP R
1
CP 1 主触发器接受输入信号
CP 从触发器按照主触发器 的内容更新状态。
从触发器输出端的变化只能发生 在 CP 的下降沿。 2. R、S 之间有约束。
CP 下降沿到来时，若 S = R = 0，则可能出现竞态 现象。
四、异步输入端的作用
QM 只变化1 次
4.4 边沿触发器
4.4.1 边沿 D 触发器 一、电路组成及符号
Q Q 从 S C1 R QM
1
二、工作原理
Q RD
Q SD
QM
1
SD RD CP S 1D C1 R
SD D CP RD
三、集成同步 D 触发器 1. TTL：74LS375
Q Q
74LS375
D1
CP1、2 D2 1 1D 0 4 1LE 7 1D 1 9 2D 0 12 2LE 15 2D 1 +VCC 16 1Q0 1Q0 1Q1 1Q1 2Q0 2Q0 2Q1 2Q1 8 2 3 6 5 10 11 14 13
– SD
Q Q C1 R SD 1S 1RRD SD S RD – – SD S CP R RD S
– RD
1
& G8
R
CP
曾用符号 国标符号
4.3.2 主从 JK 触发器 (解决 R、S 之间有约束的问题) 一、电路组成及工作原理
Q Q
S JQn
R KQ n
1S C1 1R
1
1S C1 1R S
n 1
均为U L
若高电平同时撤消，则状态不定。
波 S 形 R >1 G G 1 >1 2 图 Q S Q R 三、特性表和特性方程 R S 0 0 1 1 0 1 0 1 Q n Q 1 0
n+1
Q
Q
四、基本 RS 触发器主 要特点 1. 优点：结构简单， 具有置 0、置 1、保持功能。 2. 问题：输入电平直接控制输 出状态，使用不便，抗干扰能 力差；R、S 之间有约束。
Q n ： 触发器接收输入信号之前的状态。 1. 现态 n 1 2. 次态 Q ： 触发器接收输入信号之后的状态。
三、分类 1. 按电路结构和工作特点： 基本、同步、主从和边沿。 2. 按逻辑功能分：RS、JK、D 和 T(T )。
3. 其他： TTL 和 CMOS，分立和集成。
4.1 基本触发器
>1 G 2
S
n 1
二、工作原理
R
n 1
R
S
R S 0
R 0, S 1 R 1, S 0
Q n 1 Q n , Q n 1 Q n
―保持” ―置 1‖
Q
1, Q
、 Q
n 1
0
Q n 1 0, Q n 1 1
―置 0‖ ―不允许”
R S 1
Q
D CP POL Qn Qn+1 注 0 0 1 0 1 保持 0 1 1 0 0 1 1 1 接收 1 1 1 0 0 0 0 1 接收 1 0 0 0 1 0 0 1 保持 1 0 1 CP POL Q 注 0 0 D 接 收 锁存 0 CP 上升沿锁存 D 1 1 接 收 锁存 1 CP 下降沿锁存
从
S C1 R QM QM
Q 延迟 Q 1S C11R
1
主
S C1 R S CP R
2. 输出信号： CP = 0 主触发器保持不变；
S CP R 下降沿有效 国标符号
从触发器由CP下降沿到 n 来之前的 QM 确定。
波形图QQS C1 R NhomakorabeaQM
R
&
J CP K
Q n1 S RQ n J Q n KQ n Q n 特性方程： Q n1 J Q n KQ n 特性表： J K Q n+1 功能 Q Q 0 0 Q n 保持 置0 1J C11K 0 0 1 1 置1 1 0 J CP K 1 1 Q n 翻转 国标符号
S
S
R Q
Q
R
Q Q
三、特性表和特性方程 1. 特性表： 反映触发器次态Qn+1与 现态Qn和输入变量之间 对应关系的表格
R 0 0 0 0 1 1 1 1 S 0 0 1 1 0 0 1 1 Qn
2. 简化特性表 R S 0 0 0 1 1 0 1 1 不用 3. 特性方程： Q n Q 1 0
异步复位、置位端
J J1 J 2 J 3 K K1 K 2 K 3
1 1 1 1
1 1 1 1
0 0 1 1
0 1 0 1
Qn 0 1
Qn
保持 置0 置1 翻转
三、 主要特点 1. 主从控制脉冲触发，完善方便； 2. 存在一次变化问题，抗干扰能力需提高。 Q 1 0 Q CP =1期间，只有 J 端能输入, 一般情况下，要求主从 JK 触 G8 被封锁，不论 K 为何值， 发器在 CP = 1 期间输入信号 从 R = 0，这将可能引起错误。 的取值应保持不变。 1S C1 1R 例如： CP J K S R QM Q Q 主 1 1S C1 1R 0 0 0 1 0 S R 1 0 0 0 0 0 0 1 & & 1 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 0 1 0 1 1 0 J CP K 输入变化了2 次
n
Q Qn 0 1 1 1 0 0
n+1
注
保持 保持 置1 置0
Q n1 S RQ n RS 0 约束条件 CP = 1期间有效 二、主要特点
1. 时钟电平控制
CP = 1 期间接受输入信号； （抗干扰能力有所增强） 2. RS 之间有约束
不用 不许 不用
CP = 0 期间输出保持不变。
同步触发器： 同步 RS 触发器 同步 D 触发器
一、电路组成及工作原理 1. 电路及逻辑符号
Q G1 & S
&
Q G2
Q
Q
Q
Q
S C1 R
S CP R S CP R 曾用符号
G3
&
R & G 4 CP
S CP R 国标符号
S
R
2. 工作原理
当 CP = 0
S R1
Q n1 Q n
保持
第四章
触发器
内容简介
1、从电路结构上主要介绍基本RS触发器、同步 触发器的工作原理。 2、从逻辑功能上主要介绍RS触发器、JK触发器、D 触发器、T触发器和T 触发器的逻辑功能的表示及 电气特性。 3、不同类型触发器间的相互转换。
概述
一、对触发器的基本要求 1. 有两个稳定的状态(0、1)，以表示存储内容； 2. 能够接收、保存和输出信号。 二、现态和次态
0 1 异 直 步 接 Q 置 位 SD G1 & 端 1 1 0 G3 & 0 1
异 直 步 接 Q 复 & G RD 位 2 端 1
1 0
&
R、S — 同步输入端 受时钟 CP 同步控制 R D、 D— 异步输入端 S 不受时钟 CP 控制
QQ QQ
0 1
G4
1
1 0
& G6
G5 &
1 G7 & S
R CP R 1 R 当 CP = 1 S CP S 1 S 与基本 RS 触发器功能相同
特性表： 特性方程:
CP 0 1 1 1 1 1 1 1 1 R 0 0 0 0 1 1 1 1 S 0 0 1 1 0 0 1 1 Q 0 1 0 1 0 1 0 1
二、集成电 JK 触发器 (7472) 1. 逻辑符号 2. 特性表
Q Q 输 入 K 输出 SD RD CP J 1J
Q
n+1
注
S
&
C1
1K
&
R
0 0 1
0 1 0
不用 不允许 1 异步置1 0 异步置0
– – SD J1 J2J3 CP K1 K2 K3RD
1
G6
1
CP = 0 1 G2
C
CP POL
CP CP
=1 1
C CP CP
1
C
CP CP
0 1
D0 D1 D2 D3 CP POL
4 7 13 14 5 6
16 +VCC Q0 D0 Q0 D1 Q1 D2 CC Q1 4042 D3 Q2 CP Q2 POL Q3 Q3 8 VSS
真值表
D D D D D
不用
保持 置1 置0 不许
n
Q
= S + RQ RS 0 约束条件
n+1
4.1.3 集成基本触发器 一、CMOS 集成基本触发器 1. 由与非门组成：CC4044
EN R
&
1
TG
Q
EN
&
S
EN
1 1
EN
16 – 3RS 锁存触发器特性表 三态 S S1 4 – 4 R1 R 1 – R 1 S7 EN 1 Q n+1 Q注 S2 S2 – Q2 7 6 高阻态 R2 0 R2 Z – 11 n S3 0 1S3 CC4044 保 持 0 Q – 12 R3 1 1R3 Q3 9 – 置1 0 15 S 1 S4 – 0 1R4 0 置0 1 R4 14 4 Q4 13 1 1 1EN 不用 不允许 EN 5 8
Q
Q S C1 R QM QM S C1 R S CP R
1
CP 1 主触发器接受输入信号
CP 从触发器按照主触发器 的内容更新状态。
从触发器输出端的变化只能发生 在 CP 的下降沿。 2. R、S 之间有约束。
CP 下降沿到来时，若 S = R = 0，则可能出现竞态 现象。
四、异步输入端的作用
QM 只变化1 次
4.4 边沿触发器
4.4.1 边沿 D 触发器 一、电路组成及符号
Q Q 从 S C1 R QM
1
二、工作原理
Q RD
Q SD
QM
1
SD RD CP S 1D C1 R
SD D CP RD
三、集成同步 D 触发器 1. TTL：74LS375
Q Q
74LS375
D1
CP1、2 D2 1 1D 0 4 1LE 7 1D 1 9 2D 0 12 2LE 15 2D 1 +VCC 16 1Q0 1Q0 1Q1 1Q1 2Q0 2Q0 2Q1 2Q1 8 2 3 6 5 10 11 14 13
– SD
Q Q C1 R SD 1S 1RRD SD S RD – – SD S CP R RD S
– RD
1
& G8
R
CP
曾用符号 国标符号
4.3.2 主从 JK 触发器 (解决 R、S 之间有约束的问题) 一、电路组成及工作原理
Q Q
S JQn
R KQ n
1S C1 1R
1
1S C1 1R S
n 1
均为U L
若高电平同时撤消，则状态不定。
波 S 形 R >1 G G 1 >1 2 图 Q S Q R 三、特性表和特性方程 R S 0 0 1 1 0 1 0 1 Q n Q 1 0
n+1
Q
Q
四、基本 RS 触发器主 要特点 1. 优点：结构简单， 具有置 0、置 1、保持功能。 2. 问题：输入电平直接控制输 出状态，使用不便，抗干扰能 力差；R、S 之间有约束。
Q n ： 触发器接收输入信号之前的状态。 1. 现态 n 1 2. 次态 Q ： 触发器接收输入信号之后的状态。
三、分类 1. 按电路结构和工作特点： 基本、同步、主从和边沿。 2. 按逻辑功能分：RS、JK、D 和 T(T )。
3. 其他： TTL 和 CMOS，分立和集成。
4.1 基本触发器
>1 G 2
S
n 1
二、工作原理
R
n 1
R
S
R S 0
R 0, S 1 R 1, S 0
Q n 1 Q n , Q n 1 Q n
―保持” ―置 1‖
Q
1, Q
、 Q
n 1
0
Q n 1 0, Q n 1 1
―置 0‖ ―不允许”
R S 1
Q
D CP POL Qn Qn+1 注 0 0 1 0 1 保持 0 1 1 0 0 1 1 1 接收 1 1 1 0 0 0 0 1 接收 1 0 0 0 1 0 0 1 保持 1 0 1 CP POL Q 注 0 0 D 接 收 锁存 0 CP 上升沿锁存 D 1 1 接 收 锁存 1 CP 下降沿锁存
从
S C1 R QM QM
Q 延迟 Q 1S C11R
1
主
S C1 R S CP R
2. 输出信号： CP = 0 主触发器保持不变；
S CP R 下降沿有效 国标符号
从触发器由CP下降沿到 n 来之前的 QM 确定。
波形图QQS C1 R NhomakorabeaQM