TFT Array制程技术简介(20080917)

合集下载

TFT-LCD ARRAY制程介绍

TFT-LCD ARRAY制程介绍

PVD
20040531
29
缺角欠損-PHO
GE_D
PVD膜完整無欠損
20040531
30
Al殘-PHO
GE_D GE_D GE_D
GE_D
GE_R
GE_R
樹枝狀異物 TEL PHO Ionizer噴嘴髒
20040531 31
Al殘-PVD
GE_D
GE_R
20040531 32
GOCO-PVD
學習目標
暸解TFT的結構 暸解TFT-LCD Array之製造流程 簡易Array相關缺陷介紹20040531来自1TFT產業結構
TFT基板 TFT基板 玻璃 彩色濾 光片 偏光片 CCFL TFT面板 液晶監視 器 液晶電視 背光模 組 控制IC 驅動IC 導光板 PCB 訊號傳 輸IC CCFFL
pvdthinfilm膜厚均一性均一性膜厚particle製程別製程別部門部門2004053120缺陷判斷之技巧與工具缺陷判斷之技巧與工具點線不良判定點線不良判定tft電性電性缺陷形狀缺陷形狀大小大小位置位置斷面元素比對元素比對缺陷形狀缺陷形狀大小斷面大小斷面斷面顏色顏色透光顏色顏色斑點透光斑點mura條紋條紋明暗明暗技巧技巧缺陷全檢再以缺陷全檢再以omreview顯示特性檢查顯示特性檢查缺陷正確位置確認缺陷正確位置確認taper量測缺陷成分比對缺陷成分比對量測3um以下之缺陷解析以下之缺陷解析3um以上之缺陷檢查以上之缺陷檢查快速快速明顯之缺陷檢查明顯之缺陷檢查適用範圍適用範圍點不良檢查機點不良檢查機tegfib斷面分析斷面分析eds成分分析成分分析semom顯微鏡顯微鏡斜光斜光目視目視工具工具方法方法2004053121例例1
Au as spattering metal.

TFT-LCDARRAY,CELL,MODULE工艺技术介绍

TFT-LCDARRAY,CELL,MODULE工艺技术介绍

时间/min
1000 800 600 400 200 0
1.节省时间:1462-1398=64min
2.节省设备:1套 InlinePR+曝光机
6
二、4Mask与5Mask工艺对比
5 Mask – D工程和I 工程
曝光
4 Mask – D/I 工程
曝光 DI-工艺
I-工艺
D1-WE
I-DE 曝光 D-工艺
SOURCE
电路部件 偏光板
P-SiNx
DRAIN
n+ a-Si
GLASS a-Si GATE
G-SiNx
3
一、 TFT的基本构造
接触孔 ITO像素电极 PI工程
C工程
SOURCE DRAIN D工程 P-SiNx
n+ a-Si a-Si I 工程 GATE
GLASS
G-SiNx
G工程
4
二、4Mask与5Mask工艺对比
干刻(DE)
刻蚀掉未被光刻胶掩蔽的金属膜
刻蚀掉未被光刻胶掩蔽的非金属膜
剥离
去掉残余的光刻胶8 Nhomakorabea洗净
卸料
周转盒
MS
传送装置 机械手 气刀
高压喷射
刷洗 药液喷淋 UV 传送装置
机械手
装料 9
洗净
UV 药液 刷子 高圧 MS A/K
P U V
D A
排 水
P 刷洗
P 高 压 喷射
纯 水
排 水 M S
D A
药 液
洗净 功能
洗净对象 作 用
氧化分解 有机物 (浸润性改善) UV/O3
溶 解 有机物 溶 解
机械剥离 微粒子 (大径)

TFT制程简介.ppt

TFT制程简介.ppt
TFT元件結構及原理
TFT廠生產部ARRAY課教育訓練教材
1
TFT-LCD的面板構造
2
Array面板說明
S1 S2 S3
Sn-1 Sn
G1 G2 G3
Gm-1 Gm
TFT Source 線 Gate 線 液晶電容 儲存電容
ITO
CLC
com
3
單一畫素結構
A A’
TFT
A A
儲存電容(Cs)
B
S
1. 臨界電壓:Vth 2. 電子遷移率(Mobility):un
Vp=unE 3. Ion/Ioff 4. 開口率(Aperture Ratio)
(1)TFT;(2)Gate&Source 線;(3)Cst; (4)上下基板對位誤差;(5)Disclination of LC 5. 因Cgs產生之DC Voltage Offset 6. 訊號傳輸時的時間延遲(Time Delay)及 失真(Distortion)
2.SW ON時信號寫入(加入、記錄)在液晶電容上,在以外 時間 SW OFF,可防止信號從液晶電容洩漏。
3.在必要時可將保持電容與液晶電容並聯,以改善其保持 特性。
6
掃描線

G


SD
RON ROFF
液晶
保持電容
1.上圖為TFT一個畫素的等效電路圖,掃描線連接同一列 所有TFT閘極電極,而信號線連接同一行所有TFT源極 電極。
TFT元件的運作原理 VSD
D
S
VGS〈Vth
G
D
S
G
(2)Vgs<Vth:訊號保持
D
S
G
D
S
CLC

Array工艺流程讲解-

Array工艺流程讲解-

SD 工艺
⇒ 1SD Wet Etch ⇒ 1SD Dry Etch ⇒ 2SD Wet Etch ⇒ 2SD Dry Etch ⇒ 剥离
工艺评价方式:CD、 Taper、 CD Loss、PI、MM
2W2D 工艺, B4 工艺特点
2.3 Process flow – SD Layer
SD 工艺
Array工艺SD&Active层 Etch工艺步骤
2W2D 模式 1W1D 模式
1st Wet Etch • Wet Etch设备
1st Wet Etch • Wet Etch设备
Ashing&Active Etch
• Dry Etch设备
Ashing&Active Etch
• Dry Etch设备
Channel SD层 • Wet Etch设备
Channel SD 层 • Dry Etch设备
Sputter:Mo/Al/Mo 工艺评价方法:RS
工艺评价方法:CD(W目e标t Etch 值± 1μm)、重合精度工艺评价方式:CD,Taper (Spec: ± 1μm)


2.3 Process flow – SD Layer
SD 工艺
FGI成膜 ⇒ Multi 成膜 ⇒
SD 成膜 ⇒ 涂光刻胶 ⇒ 曝光 ⇒ 显影
SDT Mask
Pre Clean FGI Dep Multi Dep Pre Clean SD Dep SDT Mask 1st Wet Etch ACT/Ashing 2nd Wet Etch N+ Etch SDT Strip
PVX Mask
PVX Dep PVX Mask PVX Etch PVX Strip

《TFTArray工艺》课件

《TFTArray工艺》课件

显示器
TFTArray工艺广泛应用于液晶显 示器的制造,提供高质量的图像 和色彩表现。
触摸屏
传感器
TFTArray工艺在触摸屏技术中的 应用,使触摸操作更精准和敏感。
TFTArray工艺制备的晶体管阵列 可用于各种传感器,如温度传感 器和压力传感器。
TFTArray工艺的制备过程
1
材料准备
选择高质量的材料,准备用于制备薄膜
2 材料选择
寻找具有高性能和稳定性 的材料,以满足不断提高 的要求。
3 制备精度
提高制备过程的精度,以 获得更高质量的薄膜晶体 管阵列。
TFTArray工艺的改进方法
新材料
研究和开发新的材料,以改善薄 膜晶体管阵列的性能和稳定性。
制备工艺优化
改进沉积、刻蚀和连接工艺,提 高薄膜晶体管阵列的制备精度。
《TFTArray工艺》PPT课 件
TFTArray工艺是一种用于生产薄膜晶体管阵列(TFT)的制备工艺。它通过精确 的制备过程和材料选择,实现高性能和高稳定性的TFT技术。
TFTArray工艺的定义
TFTArray工艺是一种生产薄膜晶体管阵列的制备工艺,用于制造高性能和高稳定性的TFT技术。
TFTArray工艺的优势
高性能
通过精确的制备过程和材料 选择,TFTArray工艺可实现 高性能的薄膜晶体管阵列。
高稳定性
TFTArray工艺制备的薄膜晶 体管阵列具有高稳定性,可 在长工艺适用于多种应 用领域,包括显示器、触摸 屏、传感器等。
TFTArray工艺的应用领域
新技术应用
引入新的技术,如纳米技术和多 层结构设计,改进TFTArray工艺。
TFTArray工艺的未来发展方向

TFT-LCD Array 制程介绍

TFT-LCD Array 制程介绍

LCD的動作原理
TFT LC
Cs 保持電容
•為何叫做Array
1.Array是陣列的意思 2.RGB 與 Pixel(像素) 3.TFT:薄膜電晶體
4.解析度(如XGA)
解析度 VGA SVGA XGA SXGA
水平 640 800 1024 1280
像素個數 垂直 480 600 768 1024
乾蝕刻(Dry Etch)
目的:利用電漿以化學反應的方式將沒有光阻保護的沈積層去除,使線路圖案成型 原理:於反應器中通入特定的氣體,形成高能電漿,藉由電漿的高能離子或自由基 擴散至晶片表面與未被光阻保護的沈積層產生化學反應,藉以達到蝕刻的目 的,主要有PE,RIE,ICP等三種不同原理的機台,下圖所描述者為PE(Plasma Etch, 電漿蝕刻機)
蝕刻
蝕刻液分子 生成物分子 蝕刻液分子運動方向 生成物分子運動方向
蝕刻溶液
薄膜
去光阻機(Stripper)
目的:將蝕刻完成的玻璃基板去除其線路圖案上的保護光阻,以完成該PEP的最終動 作,然後送至薄膜區沈積下一PEP所需的薄膜
Array 製程介紹
By FA/CP
Array 製程介紹
• • • 何謂TFT-LCD 為何叫做Array Array製程的介紹 1. 製程簡介 2. 薄膜(Thin Film)區 3. 黃光(Photo)區 4. 蝕刻(Etching)區 5. 測試(Array Test)區
•何謂 TFT-LCD
ARRAY
Photo
Etching
Cell Area
薄膜(Thin Film)區
共有三種主要機台
清洗機(Cleaner)
CVD(化學氣相沈積)

TFT array 制程报告

TFT array 制程报告

TFT
10. pattern S/D, Cs
Cs
contact hole pad
3rd mask
3 PEP 注意事项 Sputter:1.bottom Mo with n+a-Si has a good ohmic contact; top Mo can avoid halation when exposure and protect Al to has no hillock, 另外如果不加top metal则p-sin的厚度需很厚才能 挡住hillock or has good topography, 但厚膜增加蚀刻的负 担. rger Al grain size(随温度上升而变化) has lower resistance, 但grain size越大则hillock越容易发生. 3.the clean before sputter Mo/Al/Mo had added LAL-50 to remove native oxide that keeping good Ohmic contact between n+a-Si and metal 2. Wet strip:1.此处光阻去除在wet strip之后改用IPA, 不用O3 plasma是 怕metal 2表面被打成凹凸不平无法与后续的ITO形成 Ohmic contact.
3.gas ratio(SF6/O2)会影响profile angle and profile surface, 当比 率越高, profile angle越大, 表面越粗糙. 4.power会影响etching rate, RF power越大蚀刻率越大. Photo:1.edge remove:光阻涂抹后会用thinner(nBA)洗去玻璃边缘的 光阻(3mm), 是为了避免光阻污染基板的背面及周围; 边缘 曝光是为了预留空间给后续制程的夹具用. 2.光阻去除时strip 1使用N-300(BDG70%+MEA30%)可使光 阻剥离接面, 而strip 2使用NH-55(BDG50%+MEA50%)可使 光阻溶解其中. 3.dehydration脱水 bake烘干:基板从制程中或空气中吸收之 水分子, 在光阻涂盖前将基板加热以蒸发它.

ARRAY-制程TFT等效电路解析

ARRAY-制程TFT等效电路解析

+ + + --+ +
+
+- +
+
+
++
-
-
-+
-+
+
-
+ -
GIN – N+a-Si (N plus层)
G电极给入高电平时: a-Si层中负离子向下偏移,由于总电荷为0, 一次正离子向上偏移, 使N plus中的负离子向下吸附,正离子向上 吸附。因此“开关”导通
GIN - a-Si (a-Si层)
IVO Confidential
3PEP俯视图
IVO Confidential
3 PEP剖面图
1.金属膜材料 : Mo/Al/Mo 2.成膜方式 : 溅射(PVD) 3.刻蚀方式 : 湿蚀刻M2 干蚀刻沟道 (N+a-Si) 4.作用:数据电极
(提供信号,对液晶电容进行充电)
Drain极
信号线、源电极(source极)
5PEP
成膜
⇒涂光刻胶 ⇒曝光 ⇒显影
⇒刻蚀
⇒剥离
TFT
CS
IVO Confidential
Thanks!
IVO Confidential
Glass
曝光
成膜
显影 蚀刻
IVO Confidential
剥膜
TFT等效电路
Gate线(栅 线/闸线/扫 描线) G(栅电 极或闸 极) Gate 有源层
a - Si
G(栅电极或闸极)
Gate
Data线 (信号线 /数据线)
=
Cs
储存电容
S(源电极) Source
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

TFT Array製程技術~The Technology of TFT Array Processing中小事業部產品設計總處面板設計處AR設計部isplaying your vision!isplaying your vision!E/B and E/S TFT StructureData Line &SourcePassivation SiNxGate Line Cs Line & CstGate InsulatorGlass SubstrateGate Line & CstGlass Sub.Passivation SiNxGate InsulatorData Line & SourceE/B Type TFT & Cs on Common TFT Array StructureE/S Type TFT & Cs on Gate TFT Array StructurePixel Elements isplaying your vision!isplaying your vision!5-Photo Exposure ProcessInsulatorPassivation(1)Gate Patterning (Mask 1)(2)SiN/a-Si/n+ a-Si Deposition(3)a-Si Pattering (Mask 2)(4)S/D Metal Patterning (Mask 3)(5)Back Channel Etching for B/E structure (6)Passivation Layer Coverage(7)Contact Hole/ Window Etching (Mask 4)(8)ITO Pixel Electrode Patterning (Mask 5)a-Si TFT BCE Profileisplaying your vision!From Innolux 7” 2005GE Patterning (Mask 1)isplaying your vision!GI and SE Layer Depositionisplaying your vision!Crossover CoverageActive Layerisplaying your vision!Data Line &SourceElectrode isplaying your vision!Back Channel Etching Data Line &SourceElectrodeisplaying your vision!CH Layer Deposition Passivation Layer(SiNx)isplaying your vision!Passivation Layer(SiNx)isplaying your vision!PassivationLayer (SiNx) isplaying your vision!PVD/ Sputteringisplaying your vision!Metal and AlloyGate Source/DrainAUO Mo/AlNdTi/Al/TiMoWMo/Al/MoCMO MoN/AlNd MoN/Al/MoN HANNSTAR MoWMo/AlNd/MoMo/AlNd/Mo Innolux Al/Mo Mo/Al/Mo AUO(QDI)Al/Ti Ti/Al/TiNCPT CrAlNdNMoNbCr MoNb Mo/Al/Moisplaying your vision!PECVDHeat StageSubstrateisplaying your vision!Thin Film Quality⏹理想的閘極絕緣層(Gate insulator) 性質:良好的階梯覆蓋能力(Good Step Coverage)適中的介電常數(Dielectric Constant)高崩潰電壓(High Breakdown V oltage)低薄膜應力(Low Stress)與a-Si 有良好的界面(Good interface with a-Si film)⏹理想的保護層(Passivation Layer) 性質:抗水氣能力佳(Diffusion Barrier Against Moisture)抗鹼金屬離子滲透力佳(Diffusion Barrier Against Alkali Ions)硬度佳,可承受機械性刮傷低製程溫度isplaying your vision!isplaying your vision!SiNxParticleSiNxPinholePECVDSiNx:4000A a-Si:1500A n+a-Si:300A洗淨、、a-Si/n+洗淨SPUTTERINGSD MetalGateGate a-Si / n+The Pin Holesisplaying your vision!PECVDSiNx:3000APECVD SiNx洗淨SiNxGateSiNxSiNxPinholeGate PECVD SiNx:1000ASiNxGate GateGateisplaying your vision!SiNx:4000A a-Si:1500A n+a-Si:300A PECVD 現製程SiNx:3000A一次成膜洗淨二次成膜洗淨SiNx:1000A a-Si:300A a-Si:1200A n+a-Si:300A PECVD 原製程洗淨(GI)(SE-i)(SE-n+)(SE-n+)(SE-HDR-i)(SE-LDR-i)(GI-2)(GI-1)Photolithographyisplaying your vision!P.R. CoatingSubstrate Substrateisplaying your vision!Photo ExposureSubstrate isplaying your vision!Photo StitchingSubstrate isplaying your vision!Random Shot for Stitching isplaying your vision!isplaying your vision!Scan PhotoMask MoveStage MoveSubstrateEtchingEtching Mode Dry WetEquipment Plasma Enhanced CVD Liquid TroughEtching Rate Slow FastUniformity Good NormalThin Film A-Si, SiNx, Mo Al, Mo, Cr, ITOEtchant HCl, SF6, CF6HCl, HNO3, CH3OOH Etch Profile Non-isotropic IsotropicTaper Etch Vertical(ex.80~90)Slope(ex.20~45) Cost Expensive Cheap isplaying your vision!isplaying your vision!1.斷面形狀(Taper )Taper 係指蝕刻後的斷面傾斜度,是蝕刻製程中相當重要的要求,與後續沉積之薄膜覆蓋性有相當密切的關係。

覆蓋性很差(e.g.濕蝕刻)覆蓋性差(e.g.濺擊蝕刻)覆蓋性佳(e.g. RIE/PE 蝕刻)等向性蝕刻非向性蝕刻控制性蝕刻isplaying your vision!2.CD Loss (Critical Dimension Loss)GlassCrSiNGlassCrSiNPRPRPVD Cr depo.CVD SiN depo.PR PatterningGlassCrPRPRA(after dev. Size)B CD Loss = B-ADry Etching(after Etching Size)The ESD GuardShorting RingESD GuardShorting Ringisplaying your vision!4-PEP TFT Arrayisplaying your vision!4-Photo Exposure ProcessAdvanced Tech. 4-Masksisplaying your vision!isplaying your vision!Gray Tone or Slit Maskisplaying your vision!isplaying your vision!Reference五南文化出版經濟部出版isplaying your vision!。

相关文档
最新文档