S3C2410简介
s3c2410简介
B Host 2个端口的usb host 遵从OHCI Rev 1.0 和USB规范1.1版兼容 B Device 1个端口的USB Device 可带5个节点的USB Device 和USB规范1.1版兼容
6.SD Host 接口 和SD存储卡1.0版协议兼容 和SDIO存储卡1.0版协议兼容 带64个字节的FIFO存储器支持Tx/Rx 基于DMA或基于中断的操作 和多媒体卡2.11版协议兼容
字符型指针（int *）问。
S3C2410实例
1.和诸多元器件组合在一起供平时学习、实 验、开发等使用。 2.宏分布数字化工业测控系统 3.数码汽车音响和汽车综合信息监测系统 4.煤矿远程数字化测控安全系统 5.视频监控系统
s3c2410引脚介绍
S3C2410共有272引脚，采 用FBGA封装，主要分为 总线控制信号、各类元器 件接口信号以及电源时钟 控制信号。引脚分布底视 图如图所示。各引脚名称 如书中表所示。
s3c2410特殊功能寄存器
寄存器的状态决定硬件如何工作，为了使硬件工作于某 种状态，可以通过修改寄存器的值来实现。 例如：S3C2410X处理器的工作频率可达203MHz，但决不是只 能工作于该频率。可以通过修改内部寄存器的值，使处理器 工作在不同的频率下，通常所说的超频就是通过修改CPU的 时钟相关的寄存器的值来实现的。 在S3C2410的地址空间0x48000000～0x60000000之间， 存有大量的SFR（Special Function Registers，特殊功能 寄存器）用于实现对内部外围模块的控制。
三星ARM2410简介
1.S3C2410 概述 2.S3C2410主要特性 3.s3c2410引脚介绍 4.s3c2410特殊功能寄存器 5.S3C2410实例
s3c2410s3c2440处理器介绍
鲁东大学 LUDONG UNIVERSITY
S3C2410A结构框图
S3c2440处理 器结构框图
❖ S3C2410A在片上，S3通C过24A1M0ABA简总介线集成了以下资源：
AHB总线-各类控制器
✓支持STN和TFT的LCD控制器 ✓ NAND Flash 控制器 ✓存储管理器（片选逻辑和SDRAM控制器） ✓时钟及电源管理器
APB总线-设备与接口 ✓ 3通道UART、 ✓ 4通道DMA、 ✓ 4通道PWM定时器、 ✓ I/O口、 ✓ RTC、
: 1M bps
CTS/RTS
Key
Debug
GPS
BT
Matrix
SRAM/ROM /NOR Flash /OneNAND/OneDRAM
1Gbit X 6banks (x8/x16/x32)
UART0 SMC
UART1
NAND
NAND Flash IF
SDRAM/mDDR
1Gbit X 2banks (x16/x32)
PMIC
Main Charger
Li-Ion
USB Charger
Control
Data
5V DC
5V USB
TV-out
TV
TFT/CSTN LCDC + SPI(GPIO) + TSADC RGB I/F
Main TFT LCD & TSP
1/2/4/8/16 bpp Up to QVGA
SD/SDIO IIS I/F
✓ I2C总线接口、 ✓ I2S总线接口、 ✓ USB主设备、USB从设备 ✓ SD主卡和MMC（Multi Media Card，多媒体卡）卡接口 ✓2通道的SPI接口）
第三部分ARM芯片S3C2410简介及硬件系统结构设计
AHB
AHB主要用于高性能模块(如CPU、DMA和DSP等)之间的连接。 APB APB主要用于低带宽的周边外设之间的连接，例如UART等
6
总线和总线桥
CPU
低速设备
高速总线
桥
低速总线
存储器
高速设备
数据
低速设备
7
S3C2410A的内部结构
8
S3C2410A片上资源
ARM920T核、工作频率203MHz； 16KB 数据Cache， 16KB 指令Cache，MMU，外部存储器控制器； LCD控制器（支持黑白、灰度、Color STN、TFT屏），触摸屏接口； NAND FLASH控制器，SD/MMC接口支持，4个DMA通道； 3通道UART、1个多主I2C总线控制器、1个IIS总线控制器； 4通道PWM定时器及一个内部定时器； 117个通用I/O口； 24个外部中断源；
S3C2410及硬件系统结构设计
1
ARM简介
ARM简介
将技术授权给 其它芯片厂商
...
形成各具特色 的ARM芯片
2
本节提要
1 S3C2410A概述 2 3 4 最小系统
基于ARM芯片的系统设计方法
ARM芯片的裸机开发
3
S3C2410A处理器简介
16/32位ARM920T处理器S3C2410A，三星公司生产 采用了高级微控制器总线（Advanced Microcontroller Bus Architectuer,AMBA)的总线结 构，提供了丰富的片上资源 独立的16KB 指令和16KB 数据哈佛结构的缓存，每个 缓存均为8 个字长度 为手持设备和一般类型应用提供了低价格、低功耗、高 性能小型微控制器的解决方案。
5 ARM9 S3C2410处理器及实验系统概述
�
CPU S3C2410X:16-/32-bit RISC 微处理器,通过200P SODIMM
插槽和主板相联既可以采用S3C2410X的核心板,也可采用 S3C2440(400MHz)核心板 BOOT ROM:支持三种启动方式 – SST 2M-byte – Intel StrataFlash 16M-byte(可选) – SAMSUNG NAND flash 64M-byte/128M-byte (直接smart media card 启动) SDRAM:64M-byte (32M-byte×2) TFT/STN 液晶和触摸屏接口 :SHARP 3.5″真彩TFT液晶屏 3个通道的异步串口,其中一个可以切换为红外(IrDA)接口 两个通道的USB接口,其中一个可以切换为HOST或DEVICE设备
显示部分: 显示部分: LCD SHARP LQ043T3DX02 4.3寸真彩 寸真彩
TFT液晶屏 480 X 272:1个 液晶屏 : 个 VGA接口:支持 接口: 接口 支持640 X 480分辨率 见 分辨率 注释4, 】 【注释 ,6】 LED 8 X 8点阵 点阵 8段数码管:4个 段数码管: 个 注释3】 段数码管 见【注释 】 AIDIO部分: 部分: 部分 AC97耳机接口:1个 耳机接口: 个 耳机接口 麦克风: 1个 见【注释 】 注释5】 麦克风: 个
SUPERIO接口,通过华邦SUPERIO芯片W83977EF扩展了如下资源:
S3C2410简介
1.16 SPI 接口
������ ������ ������ 兼容2 通道SPI 协议2.11 版 发送和接收具有2×8 位的移位寄存器 可以基于DMA 或中断模式工作
1.17 看门狗定时器
16 位看门狗定时器 在定时器溢出时发生中断请求或系统复位
1.18 USB 控制器
USB 主设备 2 个 USB 主设备接口 遵从OHCI Rev.1.0 标准 兼容USB ver1.1 标准 USB 从设备 1 个USB 从设备接口 具备5 个Endpoint 兼容USB ver1.1 标准
1.10 DMA 控制器
������ 4 通道的DMA 控制器； ������ 支持存储器到存储器，IO 到存储器， 存储器到IO 和IO 到IO 的传输 ������ 采用猝发传输模式加快传输速率。
1.11 A/D 转换和触摸屏接口
������ ������ 8 通道多路复用ADC 最大500KSPS/10 位精度
ldr r0, =|Load$$EXCEPTION_EXEC$$Base| ;source data ldr r1, =|Image$$EXCEPTION_EXEC$$Base| ;place exception talbe at 0x0 ldr r2, =|Image$$EXCEPTION_EXEC$$Length|
1.6 具有脉冲带宽调制功能的定时器
4 通道16 位具有PWM 功能的定时器，1 通 道16 位内部定时器，可基于DMA 或中断工 作 可编程的占空比周期，频率和极性 能产生死区 支持外部时钟源
1.7 RTC（实时时钟）
������ 全面的时钟特性：秒、分、时、日期， 星期，月和年； ������ 32.768KHz 工作 ������ 具有报警中断 ������ 具有节拍中断
s3c2410中文手册
s3c2410中文手册简介S3C2410 是一种嵌入式处理器，由韩国三星电子公司设计和制造。
它是一款高度集成的 ARM 架构芯片，广泛应用于各种移动设备中，如智能手机、平板电脑、PDA 等。
本手册将详细介绍 S3C2410 芯片的特性、功能和使用方法，帮助开发人员更好地理解和应用该芯片。
芯片特性S3C2410 芯片具有以下主要特性：1.ARM920T 内核: S3C2410 芯片采用了 ARM920T 内核，它是一种高性能、低功耗的 32 位 RISC 处理器。
ARM920T 内核支持 ARMv4T 指令集，并具有强大的计算和处理能力。
2.高度集成的外设: S3C2410 芯片内集成了许多常用的外围设备，包括 UART、SPI、I2C、PWM 等。
这些外设可满足各种应用需求，简化了系统设计和连接。
3.多种接口: S3C2410 芯片提供了丰富的接口，如LCD 控制器、触摸屏控制器、SDIO 控制器等。
这些接口允许连接各种外部设备，如显示屏、输入设备、存储卡等，实现更丰富的功能。
4.低功耗设计: S3C2410 芯片采用先进的低功耗设计技术，具有很低的静态功耗和动态功耗。
这使得它非常适合于移动设备，延长了电池寿命。
芯片功能GPIOS3C2410 芯片提供了多个 GPIO 管脚，用来实现输入和输出功能。
GPIO 管脚可以通过软件配置为输入模式或输出模式，并可以设置电平状态。
开发人员可以利用GPIO 实现各种功能，如控制 LED 灯、读取按键状态等。
UARTS3C2410 芯片内集成了多个 UART 模块，用于串口通信。
每个 UART 模块都提供了数据传输和接收的功能，并支持多种通信协议，如 RS232、RS485 等。
开发人员可以使用 UART 实现与外部设备的串口通信。
LCD 控制器S3C2410 芯片具有强大的 LCD 控制器，支持多种显示模式和分辨率。
LCD 控制器可以控制显示屏的像素点，实现图形显示和文字显示功能。
S3C2410处理器特点
1．系统管理器S3C2410X 支持小/大端模式，它将系统的存储空间分为8 个组（bank），其中每个bank 有128MB，总共为1GB。
每个组可编程的数据总线宽度为8/16/32 位，其中bank0~bank5 具有固定的bank起始地址和结束地址，用于ROM和SRAM。
而bank6 和bank7是大小可变的，用于ROM、SRAM 或SDRAM。
这里，所有的存储器bank都具有可编程的操作周期，并且支持掉电时的SDRAM 自刷新模式和多种类型的引导ROM。
2．NAND Flash引导装载器S3C2410X 支持从NAND flash存储器启动，其中，开始的4KB为内置缓冲存储器，它ARM920T IPA[31∶0]InstructionMMUInstructionCACHE(16KB)ExternalCoprocInterfaceC13ARM9TDMIProcessor core(Internal Embedded ICE)IV2A[31∶0] ID[31∶0]DD[31∶0]DV2A[31∶0] DVA[31∶0]JTAG CP15C13DataMMUDataCACHE(16KB)WriteBackPA TagRAMAMBABusI/FWriteBufferDPA[31∶0]WBPA[31∶0]LCDCONT.LCDDMAUSB Host CONTExtMasterNAND CONT.NAND Flash BootLoaderClock Generator(MPLL) Bridge & DMA(4Ch)BUS CONT.Arbitor/DecodeInterrupt CONT.PowerManagementMemory CONT.SRAM/NOR/SDRAMUART 0,1,2USB DevfceSDI/MMCWatchdogTimerBUS CONT.Arbitor/DecodeSPI 0,1I2CI2SGPIORTCADCTimer/PWM0~3,4(Internal)APBBUSAHBBUS图4.11 S3C2410X系统结构图在启动时将被转载（装在or 转载）到SDRAM 中并执行引导，之后该4KB 可以用作其他《嵌入式Linux应用程序开发详解》——第4章、嵌入式系统基础用途。
ARM微处理器 S3C2410的简介
ARM微处理器 S3C2410的简介1.1 ARM微处理器的介绍1）ARM微处理器的工作状态和工作模式从编程的角度看，ARM微处理器的工作状态有两种，可在两种状态之间切换：第一种为ARM状态，此时处理器执行32位的字对齐的ARM指令；第二种为Thumb状态，此时处理器执行16位的、半字对齐的Thumb指令。
2）ARM微处理器支持7种运行模式，分别为：用户模式（USR）：ARM处理器正常程序执行的模式。
快速中断模式（ FIQ ）：用于高速数据传输或通道处理用于快速中断服务程序。
当处理器的快速中断请求引脚有效，且CPSR（6位）中F位为0时（开中断），会产生FIQ异常。
外部中断模式（ IRQ ）：用于通用的中断处理，当处理器的外部中断请求引脚有效，且CPSR（7位）中I位为0时（开中断），会产生IRQ异常。
系统的外设可通过该异常请求中服务。
特权模式或管理员模式（SVE）：操作系统使用的保护。
执行软件中断SWI 指令和复位指令时，就进入管理模式，在对操作系统运行时工作在该模式下。
1.2 S3C2410微处理器1.2.1 概述S3C2410是韩国三星公司的一款基于ARM920T内核的16/32位RISC嵌入式微处理器，主要面向手持设备以及高性价比，低功耗的应用。
运行的频率可以达到203MHz。
ARM920T核由ARM9TDMI，存储管理单元（MMU）和高速缓存三部分组成。
其中MMU可以管理虚拟内存，高速缓存由独立的16KB地址和16KB数据高速Cache 组成。
ARM920T有两个协处理器：CP14和CP15。
CP14用于调试控制，CP15用于存储系统控制以及测试控制。
ARM920T体系结构框图图2-1 ARM920T体系结构框图1.2.2 S3C2410微处理器的结构S3C2410内部结构原理内部原理框图如下：图2-2S3C2410内部结构原理ARM 微处理器中共定义了37个编程可见寄存器，每个寄存器的长度均为32位。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2.7.3 存储器控制器(续1)
— 可通过软件选择大小端 — 地址空间:每个Bank 128Mbytes (总共 1GB) —除 bank0 (16/32-bit) 外，所有的Bank都可以通过编程选择总线宽度 = (8/16/32-bit) — 共 8 个banks
前6个Bank用于控制 ROM, SRAM, etc.
通过提供一系列完整的系统外围设备，S3C2410A大大减少了
整个系统的成本，消除了为系统配置额外器件的需要。
S3C2410X和S3C2410A的区别
(1) A/D 9位升到10位； (2) MMC 的接口频率从10M 升到 20M。 其他功能一样！管脚兼容，封装一样。
S3C2410A可以替代S3C2410X。 S3C2410X01已经停产。
OM [1:0] = 00 OM [1:0] = 01 从Nand Flash 启动； 从16位宽的ROM启动；
OM [1:0] = 10
OM [1:0] = 11
从32位宽的ROM启动；
TEST模式。
2.7.3 存储器控制器
FLASH ROM属于真正的单电压芯片，在使用上很类似 EPROM，因此，有些书籍上便把FLASH ROM作为EPROM的一 种。事实上，二者还是有差别的。 FLASH ROM在擦除时，也要执行专用的刷新程序，但是在 删除资料时，并非以Byte为基本单位，而是以Sector(又称Block)为 最小单位，Sector的大小随厂商的不同而有所不同；只有在写入时 ，才以Byte为最小单位写入； FLASH ROM芯片的读和写操作都是在单电压下进行，不需 跳线，只利用专用程序即可方便地修改其内容。 DRAM，动态随机存取存储器，需要不断的刷新(ms级)，才 能保存数据。而且是行列地址复用的，许多都有页模式。
NAND Flash与NOR Flash是有很大不同的。 NOR Flash带有SRAM接口，有足够的地址引脚来寻址，可以 很容易地存取其内部的每一个字节。
NAND Flash用复杂的I/O口来串行地存取数据，各个产品或
厂商的方法各不相同。8个引脚用来传送控制、地址和数据信息。
所 有 Flash 器 件 都 受 位 交 换 现 象 的 困 扰 ， 此 问 题 更 多 见 于
I2S
GPIO RTC
LCD DMA LCD Cont.
4 Channel DMA Controller
Memory Cont.
ADC
S3C2410A的272 脚FBGA 封装
2.7.2 S3C2410A 的启动
S3C2410A支持从NAND Flash启动，NAND Flash具 有容量大，比NOR Flash价格低等特点。系统采用NAND Flash与SDRAM组合，可以获得非常高的性价比。 S3C4120X具有三种启动方式，可通过OM [1:0]管脚 (OM0为管脚U14, OM1为管脚U15)进行选择。
2.7.5 时钟和电源管理
时钟和电源由3部分组成：时钟控制、USB控制和 电源控制。
(3) 电源控制 S3C2410A通过4种电源管理模式有效地控制了功耗：
NORMAL模式
SLOW模式 ID 输入/输出口
S3C2410A 有117多功能I/O口，它们分别是：
NAND Flash。必须采用错误检测/错误更正(EDC/ECC)算法确保 可靠性。
2.7.5 时钟和电源管理
时钟和电源由3部分组成：时钟控制、USB控制和 电源控制。
(1) 时钟控制 S3C2410A能够产生3种时钟信号，分别是： FCLK应用于CPU的时钟， HCLK用于AHB Bus各种外围设备， PCLK 用于APB Bus各种接口设备。 其中FCLK 应用的就是MPLL的频率，不用设置。 (2) USB控制 主要对USB的时钟参数进行配置。
0x4800000c
0x48000010 0x48000014 0x48000018 0x4800001c 0x48000020
R/W
R/W R/W R/W R/W R/W
BANK2 控制
BANK3 控制 BANK4 控制 BANK5 控制 BANK6 控制 BANK7 控制
0x0700
0x0700 0x0700 0x0700 0x18008 0x18008
2.7.3 存储器控制器
SRAM，静态的随机存取存储器，加电情况下，不需要刷 新，数据不会丢失，而且，一般不是行列地址复用的。需要更 大的硅片面积，成本较高。它的存取时间比DRAM要短得多， 经常用于Cache。 SDRAM，同步的DRAM，即数据读写需要时钟来同步。 因而能够工作在较高的时钟频率下。数据从存储元(memory cell) 被流水化地取出，最后突发式(burst)输出到总线。 DRAM和SDRAM由于实现工艺问题，容量较SRAM大。 但是读写速度不如SRAM。
2.7.1 内部结构
UARTS
Power Management
USB Devices
SDI/MMC Watchdog Timer
Clock Cont.
Interrupt Cont.
ARM920T Core 200MHz
JTAG
BUS Cont.
Bridge SPI I2C
AHB
Bus Cont. Arbiter/Decoder USB HostCONT. NandFlash Cont.
(1)总线宽度和等待控制寄存器BWSCON
寄存器 BWSCON 地址 0x48000000 读/写 R/W 功能 总线宽度和等待控制 复位后的值 0x000000
bank0的数据总线(nGCS0)必须首先设置成16 位或32 位的。因为 bank0 通常作为引导ROM 区(映射到地址0x0000-0000)，在复位时，系 统将检测OM[1:0]上的逻辑电平，并据此来决定bank0 的总线宽度。 BWSCON寄存器描述了bank1~bank7数据总线宽度和等待控制。总 线宽度可以是8位、16位和32位。每个bank_n(n=1~7)用该寄存器的4位 来描述，分别是UB/LB(即高8位和低8位)、是否需要总线访问等待周 期、数据总线宽度的是多少(占用了2位)。 如果对每个bank使能WAIT功能，当对某个bank区进行访问时， nOE的低电平有效时间就会在nWAIT引脚的控制下延长。从tacc-1时 刻开始检测nWAIT的状态。在采样到nWAIT为高电平后的下一个时钟 ，nOE将恢复高电平。nWAIT对nWE信号的作用与对nOE信号相同。
2.7.6 输入/输出口
(2) 输入/输出口数据寄存器(GPADAT-GPHDAT) 如果管脚被置成输出方式则可以向相应的位写数据；如果
管脚被置成输入方式则可以从相应的位读数据。
2.7.4 NAND Flash控制器
当前，NOR flash存储器的价格比较昂贵，而SDRAM和 NAND flash存储器的价格相对来说比较合适，这样就激发了 一些用户产生希望从NAND flash启动和引导系统，而在 SDRAM上执行主程序代码的想法。 S3C2410A恰好满足这一要求，它可以实现从NAND flash上 执行引导程序。 S3C2410A具备一个内部SRAM缓冲器--“Steppingstone”。 当系统启动时，NAND flash存储器的前面4KByte字节将被自 动载入到Steppingstone中，然后系统自动执行这些载入的引 导代码。
★ 1个LCD控制器(支持STN和TFT带有触摸屏的液晶显示器)； ★ SDRAM控制器； ★ 3个通道的UART； ★ 4个通道的DMA；
2.7 S3C2410 ARM微处理器简介
★ 4个具有PWM功能的计时器和1个内部时钟；
★ 8通道的10位ADC；
★ 触摸屏接口； ★ I2C总线接口； ★ 1个USB主机接口，1个USB设备接口； ★ 2个SPI接口； ★ SD接口和MMC卡接口； ★ 117位通用I/O口和24位外部中断源。
嵌入式系统的原理及应用
2.7 S3C2410 ARM微处理器简介
Samsung 公司推出的16/32位RISC处理器S3C2410A， 为手持设备和一般类型应用提供了低价格、低功耗、高性 能小型微控制器的解决方案。采用272 脚FBGA 封装，内含 一个ARM920T 内核。为了降低系统成本，S3C2410A 提供 了以下丰富的片内外围:
2.7 S3C2410 ARM微处理器简介
S3C2410A采用了ARM920T内核，0.18um工艺的CMOS标准 宏单元和存储器单元。它的低功耗、精简和出色的全静态设计特 别适用于对成本和功耗敏感的应用。同样它还采用了一种叫做 AMBA新型总线结构。 S3C2410A显著特性是CPU核心。 ARM920T实现了MMU，AMBA BUS和Harvard高速缓冲体 系结构。这一结构具有独立的16kB指令Cache和16kB数据Cache， 每个都是由8字长的行(line)构成。
2.7.3 存储器控制器(续1)
存储器控制是通过相关的寄存器来实施的。
寄存器分为控制寄存器和状态寄存器。可以给控制寄
存器赋值以得到所需要的状态,而状态寄存器会根据情况自
行产生变化。不要试图控制状态寄存器。
存储器控制器是由若干寄存器组成。了解这些寄存器 ，就可以阅读或编写Bootloader程序了。
写NAND flash命令到NFCMD寄存器；
写NAND flash地址到NFADDR寄存器； 在读写数据时，通过NFSTAT寄存器来获得NAND flash 的状态信息。应该在读操作前或写入之后检查R/nB信号 (准备好/忙信号)； 通过NFDATA读写数据。
NAND Flash与NOR Flash
— Port A (GPA): 23-输出口 — Port B (GPB): 11-输入/输出口 — Port C (GPC): 16-输入/输出口 — Port D (GPD): 16-输入/输出口 — Port E (GPE): 16-输入/输出口