第1节低噪声放大器指标.doc
低噪声放大器的指标分析
187
学术论丛
低噪声放大器的指标分析益带宽积：运放开环增益 / 频率图中，指定频率处， 开环增益与该指定频率的乘积。 理解：如果运放开环增益始终满足 -20dB/10 倍频，也就 是频率提高 10 倍，开环增益变为 0.1 倍，那么它们的乘积将 是一个常数，也就等于前述的“单位增益带宽”，或者“1Hz 处的增益”。 在一个相对较窄的频率区域内，增益带宽积可以保持不 变，基本满足 -20dB/10 倍频的关系，我们暂称这个区域为增益 线性变化区。要想获得高增益就必须得牺牲带宽，因为增益带 宽积是一个常数。 ②压摆率 (Slew Rate) 定义：闭环放大器输出电压变化的最快速率。用 V/μs 表示。 优劣范围：从 2mV/μs 到 9000V/μs 不等。 理解：此值显示运放正常工作时，输出端所能提供的最大 变化速率，当输出信号欲实现比这个速率还快的变化时，运放 就不能提供了，导致输出波形变形——原本是正弦波就变成了 三角波。 ③相位裕度 (Phase Margin) 定义：在运放开环增益和开环相移图中，当运放的开环增 益下降到 1 时，开环相移值减去 -180°得到的数值。相位裕度 和增益裕度越大，说明放大器越容易稳定。 失真与噪声响应 ④建立时间 (Settling Time) 定义：运放接成指定增益 ( 一般为 1)，从输入阶跃信号开 始，到输出完全进入指定误差范围所需要的时间。所谓的指定 误差范围，一般有 1%，0.1% 几种。 优劣范围：几个 ns 到几个 ms。 理解：建立时间由三部分组成，第一是运放的延迟，第二 是压摆率带来的爬坡时间，第三是稳定时间。很显然，这个指 标与 SR 密切相关，一般来说，SR 越大的，建立时间更小。 ⑤ Vos( 输入失调电压 ) 定义：在运放开环使用时，加载在两个输入端之间的直 流电压使得放大器直流输出电压为 0。也可定义为当运放接成 跟随器且正输入端接地时，输出存在的非 0 电压。优劣范围： 1µV 以下，属于极优秀的。100µV 以下的属于较好的。最大 的有几十 mV。 理解：任何一个放大器，无论开环连接或者反馈连接，当 两个输入端都接地时，理论上输出应该为 0，但运放内部两输 入支路无法做到完全平衡，导致输出永远不会是 0。此时保持 放大器负输入端不变，而在正输入端施加一个可调的直流电压， 调节它直到输出直流电压变为 0V，此时正输入端施加的电压的 负值即为输入失调电压，用 Vos 表示。但是，多数情况下，输 入失调电压不分正负，生产厂家会以绝对值表示。 后果：当一个放大器被设计成 AF 倍闭环电压增益 ( 同相 输入放大增益，也称噪声增益 ) 时，如果放大器的失调电压为 Vos，则放大电路 0 输入时，输出存在一个等于 AFVos 的直流电 平，此输出被称为输出失调电压。闭环增益越大，则输出失调 电压也越大。 ⑥ Vos( 输入失调电压偏移 ) 定 义： 当 温 度 变 化、 时 间 持 续、 供 电 电 压 等 自 变 量 变 化 时，输入失调电压会发生变化。输入失调电压随自变量变化的 比值，称为失调电压漂移。
低噪声放大器的指标分析
低噪声放大器的指标分析重要指标分析①增益带宽积：运放开环增益/频率图中，指定频率处，开环增益与该指定频率的乘积。
理解：如果运放开环增益始终满足-20dB/10倍频，也就是频率提高10倍，开环增益变为0.1倍，那么它们的乘积将是一个常数，也就等于前述的“单位增益带宽”，或者“1Hz处的增益”。
在一个相对较窄的频率区域内，增益带宽积可以保持不变，基本满足-20dB/10 倍频的关系，我们暂称这个区域为增益线性变化区。
要想获得高增益就必须得牺牲带宽，因为增益带宽积是一个常数。
②压摆率定义：闭环放大器输出电压变化的最快速率。
用V/μs 表示。
优劣范围：从2mV/μs 到9000V/μs 不等。
理解：此值显示运放正常工作时，输出端所能提供的最大变化速率，当输出信号欲实现比这个速率还快的变化时，运放就不能提供了，导致输出波形变形――原本是正弦波就变成了三角波。
③相位裕度定义：在运放开环增益和开环相移图中，当运放的开环增益下降到1时，开环相移值减去-180°得到的数值。
相位裕度和增益裕度越大，说明放大器越容易稳定。
失真与噪声响应④建立时间定义：运放接成指定增益，从输入阶跃信号开始，到输出完全进入指定误差范围所需要的时间。
所谓的指定误差范围，一般有1%，0.1%几种。
优劣范围：几个ns 到几个ms。
理解：建立时间由三部分组成，第一是运放的延迟，第二是压摆率带来的爬坡时间，第三是稳定时间。
很显然，这个指标与SR 密切相关，一般来说，SR 越大的，建立时间更小。
⑤V os定义：在运放开环使用时，加载在两个输入端之间的直流电压使得放大器直流输出电压为0。
也可定义为当运放接成跟随器且正输入端接地时，输出存在的非0 电压。
优劣范围：1?V 以下，�儆诩�优秀的。
100?V 以下的属于较好的。
最大的有几十mV。
理解：任何一个放大器，无论开环连接或者反馈连接，当两个输入端都接地时，理论上输出应该为0，但运放内部两输入支路无法做到完全平衡，导致输出永远不会是0。
低噪声放大器指标概要
1.2 1.4 21dB
低噪放（LNA）指标分析
（1）低功耗——移动通信的必然要求
低电源电压
小的静态电流——跨导 g m 小
gm
rbe
rbb'
(1)
VT ICQ
（2）工作频率——取决于晶体管的特征频率 f T
fT
gm
gm
2(c c) 2C
与工作点有关
取决于半导体工艺
（3）噪声系数
线性网络：
F1(Vn InRS)2 4kTBSR
双极晶体管:共射
F 1 r b b ' 1 g m R S 1 r b b '1
R s 2 g m R S 2
R s 2 g m R S
共源MOS管
F 1 1 1
RS gm
分析：
①放大器的噪声与工作点有关—— g m
多级线性网络级联的噪声系数
多级线性网络级联总噪声系数
结论：
FF1F G 2P 11G F P31G P 12
Te Te1G TeP21GP T1eG 3P2
1. 系统前级、特别是第一级的噪声系数对系统影响最大
2. 增大第一级的增益可以减少后级对系统噪声系数的影响
描述晶体管的两种模型 1. 物理模型——等效电路模型 特点：模型中的每个参数均对应一定的物理意义
（1）线性范围和器件有关 （2）线性范围和电路有关 （3）输入端的阻抗匹配也会影响放大器的线性范围
（8）隔离度和稳定性
增大LNA的反向隔离可以减少本振信 号从混频器向天线的泄漏程度。
正向传输——压控电流源 g m v b e
输入
反向传输——极间电容 C (C bc )
低噪放的主要技术指标
低噪放的主要技术指标
低噪放是一种关键的电路组件，用于放大电信号并尽可能减少噪音。
以下是低噪放的主要技术指标：
1. 噪音指标：低噪放的一个重要指标是噪声系数（Noise Figure，NF）。
噪声系数越低，表示低噪放的性能越好，噪音越少。
通常，低
噪放的噪声系数在1到10分贝之间。
2. 带宽：低噪放的带宽指的是其工作频率范围，即它能够放大
的信号频率范围。
带宽越宽，信号的变化越快，反之亦然。
3. 增益：低噪放的增益指的是信号经过放大后的电压或电流增
大的倍数。
增益越高，放大效果越好，但可能会导致更多的噪音。
4. 稳定性：低噪放的稳定性指的是它对环境变化的响应能力，
例如温度变化、电源电压的波动等。
低噪放应该具有良好的稳定性，以确保其性能不受环境的影响而变化。
5. 输入/输出阻抗：低噪放的输入和输出阻抗指的是信号进入和离开低噪放时的电阻。
输入和输出阻抗应该尽可能地接近50欧姆，
以最大化信号传输效率。
总之，低噪放的主要技术指标包括噪声系数、带宽、增益、稳定性和输入/输出阻抗。
这些指标决定了低噪放的性能和适用范围。
- 1 -。
东南射频讲义(低噪放1)
>
↵
10 of 33
MOS LNA
Bipolar LNA 的设计中，由于有清楚定义的噪声源和精确的电路模型，设计步骤 和电路结构都很清晰明确。 CMOS LNA 的设计则较为复杂，一方面短沟道 MOS 管的噪声参数往往需要通过测试而无法从电路参数直接获得，器件模型和电路 模拟结果不能精确反映实际噪声性能；另一方面，栅极感应噪声的存在和高频 时非准静态的工作状态使分析复杂度大为增加。
2 Gu ⁄ Rn + Gc
1 + 2 R n ( G opt + G c )
在不同信号源导纳下的放大器噪声系数可以使用 (1) 计算得到。而通过输入匹配 网络的设计，可以改变源导纳达到给定的噪声指标。而改变 YS 或 ZS 会同时影响 放大器的其它性能如增益和稳定性等。经典的高频放大器设计中，匹配网络对 这些指标的影响都在 Smith 圆图上得到直观的体现。 对公式 (1) 中的电阻和导纳归一化，
(3)
如果把 ΓS 整理出来，有
F – F min Γ S – Γ opt 2 ------------------ 1 + Γ opt -----------------------= 4 rn 1 – ΓS 2
2
对于某一给定的噪声系数 Fi，等式右边为一常量，定义它为 Ni，即
F i – F min - 1 + Γ opt 2 N i = ------------------4 rn
射频集成电路设计基础 > 低噪声放大器 (LNA) > 二端口网络的噪声系数
<< >> <
第五章低噪放1
②负载，一般 50Ω---单级放大增益不会太高
负载形式：① LC谐振回路---谐振阻抗
②集中参数滤波器（ 50Ω）---阻抗要匹配
（5）增益控制 通过检测接收信号电平自动改变增益，信号强减小增益 信号弱增益变大
方法：①自适应改变工作点 ②自适应改变负反馈量
（6）输入阻抗匹配 放大器与信源匹配方式：①噪声系数最小---噪声匹配
②功率传输最大---共轭匹配 匹配网络：①纯电阻网络---适用于宽带放大，但功耗和噪声大
②纯电抗网络---宽窄带均适用，不增加噪声、功耗小 匹配形式： ① 共源(射)组态---输入电阻很大
匹配简单，并联所需电阻即可，但噪声增大
② 共栅(基)组态---输入阻抗 ≈ 1 gm，改变偏置即可实现匹配
失配状态下功率传输有损耗---称为回波损耗
回波损耗： RL(dB) = −20 log Γ
5.4.2 双端口网络S参数
1. 双端口网络S参数定义 S 参数方程：
端口1 入射波
正向传输
端口2 入射波
{ V1r = S11V1i + S12V2i V2r = S V 21 1i + S V 22 2i
= V2r V2i
= S22
+ S12 S21ΓS 1 − S11ΓS
单端口网络 Γ = Vr /Vi = S 电压驻波比 VSWR 的定义： VSWR = 1+ Γ
1− Γ
电压驻波比/反射系数---衡量信源与负载匹配状态的参数
通常 0 ≤ Γ ≤ 1， 1 ≤ VSWR ≤ ∞
由 Γ = ZL − Z0 ZL + Z0
VSWR = 1+ Γ 1− Γ
低噪声放大器..
5） C
C 0 VBC 1 0
n
反偏集电结电容
6） 7）
Ccs 集电结与衬底间的势垒电容
rbb ' 、ree 、 rcc 为各极的体电阻
大倍数下降为 1 时的频率
8） 特征频率 fT 定义为共射输出短路电流放
gm gm fT 2 (C C ) 2 C
3） 有源偏置电路
有源偏置电路具有相 当出色的温度稳定性，但 同时也带来了元件数目增 多，电路结构复杂等缺点。 在放大器的温度稳定性要 求比较高的时候，可以考 虑采用这种偏置电路。
有源偏置电路
3）传输线偏置电路
传输线偏置电路
传输线偏置法可以抑制偶次谐波，并且还可以 改善放大器的稳定性。
固定基流偏置电路
IIP3
Input VSWR
－11.1dBm
1.5
－3dBm
1.2
Output VSWR
隔 离
3.1
21dB
1.4
21dB
从表中可以看出，低噪声放大器的主要指标为： 噪声系数 增益 线性范围
输入输出阻抗的匹配
功耗
输入输出的隔离
以上各项指标并不独立，是相互关联的，在 设计中如何折中，兼须各项在指标，是设计的 重点也是难点。
C gd ---漏极与源极电容
rG 、 rS 、 rD 分别为各极的欧姆电阻，rds 是漏源电
阻， R 是串联栅极电阻 i
对于GaAs FET ，这些参数的典型值为
Ri 7
C gs 0.3 pF
rds 400 Cds 0.12 pF
gm 40mS
C gd 0.01 pF
基极分压射极偏置电路
低噪声放大器（LNA）和噪声系数（Noise
低噪声放⼤器（LNA）和噪声系数（Noise Figure）
继续往后边翻译边看这边书。
中间讲了很多我觉得没啥⽤的东西，有的是跟Linux有关的，我就跳过了。
下⾯是RTL-SDR IMPROVEMENTS AND MODIFICATIONS 部分。
第⼀个内容便是LNA：LOW NOISE AMPLIFICATION。
我们装置中的放⼤器在正常应⽤时已经是⾜够低噪声的了。
尽管如此，存在着⼀种第三⽅的外部装置——LNA，即低噪声放⼤器。
LNA和普通放⼤器有什么区别呢？这⾥就引出了噪声系数（Noise Figure）的概念，这是⼀个衡量放⼤器本⾝噪声⽔平的物理量，以分贝（dB）为单位。
RTL-SDR中的放⼤器的噪声系数⼩于4.5dB，这样的放⼤器可能会产⽣削弱信号本⾝的噪⾳，因此在某些场合低噪声放⼤器就格外有⽤，它们的噪声系数⼩于1dB，也就是说在放⼤信号时，其⾃⾝最多产⽣1dB的噪⾳。
在放置LNA时，我们应该将它放的离天线尽可能的近。
如果我的翻译没错的话，它的主要⽬的是放⼤由于长距离传输⽽减弱的信号，同时减少由于同轴电缆传输⽽产⽣的噪⾳。
LNA也不是通吃任何环境的，⽐如在⾼频（HF）下，环境噪声太强，它的效果和普通放⼤器相⽐就不那么好了，（这⾥我猜测是因为环境噪声太强，放⼤器⾃⾝的噪声系数是4.5还是1 相⽐于环境噪声都可以忽略因此区别不⼤）。
这时候我们需要⽤到针对某些特殊情况的LNA。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第1节低噪声放大器指标低噪声放大器低噪声放大器（LNA）是射频接收机前端的主要部分。
它主要有四个特点。
1）它位于接收机的最前端，这就要求它的噪声越小越好。
为了抑制后面各级噪声对系统的影响，这要求有一定的增益，但为了不使后面的混频器过载，产生非线性失真，它的增益又不能过大。
放大器在工作频段内应该是稳定的。
2）它所接收的信号是很微弱的，所以低噪声放大器必定是个小信号放大器。
而且由于受传输路径的影响，信号的强弱又是变化的，在接收信号的同时又可能伴随着很多强信号的干扰，因此要求放大器有足够大的线性范围，而且增益最好是可以调节的。
3）低噪声放大器一般通过传输线直接和天线或者天线的滤波器相连，放大器的输入端必须和它们很好的匹配，以达到功率最大传输或者最小的噪声系数，并能保证滤波器的性能。
4）低噪声放大器应该具有一定的选频功能，抑制带外和镜像频率干扰，因此它一般是频带放大器。
低噪声放大器的所有指标都是互相牵连的，甚至是相互矛盾的。
这些指标不仅取决于电路的结构，对集成电路来说，还取决于工艺技术。
在设计中如何采用折衷的原则，兼顾各项指标，是很重要的。
1）低功耗LNA是小信号放大器，必须给它设置一个静态偏置。
而降低功耗的根本办法是采用低电源电压、低偏置电流，但伴随的结果是晶体管的跨导减小，从而引起晶体管及放大器的一系列指标的变化。
2）工作频率放大器所能允许的工作频率和晶体管的特征频率Ft有关。
减小偏置电流的结果会使晶体管的特征频率降低。
在集成电路中，增大晶体管的面积会使极间电容增加，这也降低了特征频率。
3）噪声系数任何一个线性网络的噪声系数可以表示为：（4.1）式中和是网络的输入端的等效噪声电压源和等效噪声电流源。
对于共射组态的单管双极型晶体管放大器的噪声系数又可以表示为：（4.2）对于单管共源MOS场效应管放大器，当仅考虑沟道噪声时，场效应管放大器噪声系数为：（4.3）由此可见两点：a. 放大器的噪声系数和工作点有关，为了降低功耗而采用小电流偏置，结果是增大了噪声系数。
b. 晶体管放大器的噪声与基区体电阻有关，为了降低噪声，在集成电路设计时，可以用增大晶体管的面积来减小基区体电阻，但增大面积会加大极间电容。
4）增益低噪声放大器的增益要适中。
过大会使下级混频器的输入太大，产生失真。
但为了抑制后面各级的噪声对系统的影响，其增益又不能太小。
放大器的增益首先与管子跨导相关。
其次放大器的增益还与负载有关。
低噪声放大器是频带放大器，它的选频功能由其负载决定。
5）增益控制低噪声放大器的增益最好是可以控制的。
在通信电路中，控制增益的方法一般有如下几种：改变放大器的工作点，改变放大器的负反馈量，改变放大器的谐振回路的Q值等。
这些改变都是可以通过载波电平检测电路产生自动增益控制电压来实现的。
6）输入阻抗匹配低噪声放大器与其信号源的匹配时很重要的。
放大器与源的匹配有两种方式：一是以获得噪声系数最小为目的的噪声匹配；二是以获得最大功率传输和最小反射损耗为目的的共轭匹配。
一般来说，现在多采用后一种匹配方法。
匹配网络可以是纯电阻网络，也可以采用电抗网络。
电阻网络适合于宽带放大，但它们要消耗功率，并增加噪声。
采用无损耗的电抗匹配网络不会增加噪声，但只适合窄带放大。
7）线性范围线性范围主要由三阶互调截点IIP3和1dB压缩点来度量。
放大器的线性范围和器件、电路结构以及输入端的阻抗匹配网络都有关系。
8）隔离度和稳定度增大低噪声放大器的反向隔离度可以减小本振信号从混频器向天线的泄漏程度。
引起反向传输的根本原因在于晶体管的集电极和基极间的极间电容以及电路中的寄生参数的影响，它们也是造成放大器不稳定的原因。
提高稳定性的有效措施有采用中和电容或者晶体管共发共基（或者共源共栅）结构。
第2节低噪声放大器的设计低噪声放大器无论采用Bipolar、Bi-CMOS或GaAs FET工艺技术设计低噪声放大器，其电路结构都是差不多的，都是由晶体管、偏置、输入匹配和负载四大部分组成。
下面将采用实际的例子来进行设计和分析。
例4.1 1.9GHz的CMOS低噪声放大器。
如下图4.1所示是1.9GH 0、6um工艺的CMOS低噪声放大器的电路原理图。
图4.1 1.9GH 0、6um工艺的CMOS低噪声放大器的电路原理图这个电路的特点是：a. 采用共源共栅级（cascode）电路。
b. 源极采用电感L2负反馈。
c. 负载L3与下级输入电容组成谐振回路。
d. 采用双端输入双端输出的差分形式。
下面我们将从偏置电路、输入阻抗匹配、噪声、增益和隔离度等几个方面来进行分析。
1）偏置电路（M4偏置图中省略）M3和M1组成镜像电流源，M3的电流是由电源电压、电阻Rref以及M3的偏压Vgs共同决定。
电阻Rbais选择得尽可能大，以使M3的噪声折合到LNA输入端的等效噪声电流源可以忽略。
2）输入阻抗匹配输入阻抗为（4.4）设输入信号角频率是，调谐输入回路使之在工作频率处串联谐振，即有（4.5）为与源阻抗匹配，令（4.6）输入回路的Q值是（4.7）3）噪声当工作频率不是很高时，可以只考虑场效应管M1的沟道电阻噪声，即（4.8）则噪声系数为（4.9）上式表明，增加输入回路的有载Qin可以改善噪声系数。
这样就解决了低功耗和低噪声系数的矛盾。
4）增益低噪声放大器的输出直接与混频器相连。
低噪声放大器中的电感L3与混频器的输入电容及M2的输出电容组成并联谐振回路，调谐于输入信号频率,提高了LNA的增益。
由于采用谐振回路作为负载，因此它是窄带放大器，放大器的带宽取决于线圈L2和L3的Q值。
5）线性采用双端输入双端输出差分对结构，以电感L2作为共源放大器的源极负反馈阻抗，这些措施都扩大了放大器的线性范围。
差分结构的放大器提高了共模抑制比，可以抑制来自数字电路部分和其它的干扰噪声。
6）隔离度下放大器构成了共源共栅接连组态，这种组合形式提供了最佳的输出输入间的隔离度，减少了极间电容的影响。
第1节分数分频器技术探讨推荐给好友数字频率合成器是新一代无线应用RF IC的核心，这种频率合成器和混频器一起用在超外差无线电接收机中，可以替代本机振荡器作为从RF载波中提取调制信号的工具。
近年来，根据传统整数倍频合成的基本概念提出了多种非整数倍频合成方法，其中有三种技术在业界最为著名，分别是以分数分频器、电流注入和Δ-Σ调节器为基础的分倍合成技术。
合成器中最基本的组成部件是锁相环(PLL)，它是一个负反馈回路，输出信号的相位被强制跟参考信号一致。
一个最基本的现代PLL由参考源、相频检测器(PFD)、电荷泵(CP)、回路滤波器和压控振荡器(VCO)组成。
VCO的输出在PFD里与参考信号进行相位比较，测得相位差的极性决定了电荷泵内的电流源是吸收还是送出电流，所以电荷会流入或流出回路滤波器内的电容器，电荷流动的数量与相差大小成正比。
然后这又会去调整VCO调谐电压，使其相位滞后或超前，通过整个设计回路保证使相位误差得到校正。
PFD的功能同样是为了保证打开正确的电流源。
当输入PFD的两路信号频率不同时，它会打开馈送或抽取电流开关，使VCO加快或减慢。
当回路达到锁定条件后，所生成的信号频率就等于参考频率。
如果在VCO和PLL之间放置了分频器，PLL就成为一个频率合成器，其输出是参考频率的整数倍。
分频器从本质上讲是由VCO锁定的状态机，它每隔N个VCO周期输出一个上升沿，这里N是预先确定好的数，表示频分比。
由于回路使得分频器输出频率跟随参考频率，因此VCO比参考信号快N倍，即fvco=N×fref其中fvco表示VCO的输出频率，fref表示参考频率。
上述方程表明频率合成器可看成是输入输出频率关系固定的倍频器。
如果频分比做成可自行设计的形式，它就是一个整数N倍频合成器。
可编程分频器是一种可以带负载的数字计数器，其输出每隔N个VCO周期完成一个自身周期，类似一个简单的分频器。
因为频分比可任意设计，所以输出频率fvco可以通过改变N加以改变。
注意可合成的频率值只能是输入参考频率的整数倍，这就是整数N倍频合成器名称的由来。
因此信道间距的最小值或频率步长就等于fref，这是整数N倍合成器的主要约束条件。
“N分”则是指最小频率步长可以是参考频率分数倍的合成器，换言之，合成频率可为参考频率的非整数倍，即fvco=fref(N+k/M)其中k和M都是整数。
M表示N分合成器能提供的分频数量，通常称为“分频系数”或“分母”，k是0到M之间的任意数。
非整数值N+k/M通常写作N.F，这里的圆点代表小数点，N和F分别代表该数字的整数和小数部分。
采用N分技术的分数分频器是根据整数N倍频合成器的基本原理发展而来的，唯一的区别在于分频器由分数分频器代替。
分数分频器不再是简单的数字计数器，其输出周期Tdo由下式确定Tdo=(N+ 0.F)Tvco其中0.F代表一个分数值，Tvco是VCO的周期。
这里需要强调的是一旦N和0.F确定之后，分数分频器输出信号的周期具有很理想的非时变特性，也就是说每隔N加0.F个VCO周期出现一个上升沿。
对于整数N倍频合成器，Tdo被强制跟随参考周期，因此有Tref=(N+0.F)Tvco或fvco=(N+0.F)fref 其中Tref表示参考信号的周期。
典型的分频器采用双模分频器(DMD)、延迟闭锁环(DLL)、多路复用器(MUX)以及数字相位累加器(DP A)实现，不过应注意分数分频器不必使用DLL。
DLL可由一组级联的可调延迟元件、PD、CP和D触发器构成，DLL中的负反馈保证通过延迟线路的总延迟是一个VCO周期。
因为延迟元件理论上是一样的，所以相当于一个VCO周期被拆分为Nd个等相位“包”，这里Nd表示延迟线路上延迟元件数量。
简单的DPA由加法器和寄存器组成，它采用参考信号时钟，输入是一个m位的字。
寄存器内容用来控制MUX，该内容在每个参考信号的上升沿随输入值x而增加，x也由一个m位字来描述，DPA的输出(也即加法器的进位输出)是输入的1位量化结果。
累加器位数m与离散的相位“包”数目有关，即Nd=2mDPA的输出控制DMD，当该进位输出是高电平时，DMD就除以N+1，而当进位输出是低电平时则除以N。
从下面的例子中我们可以看到，对于DPA输入为x的分数频分比N+0.F就等于N+x/2m。
例如DPA有4位，那么延迟线路就有8个元件，每个相位“包”对应于一个VCO周期的1/8。
同样，假定输入等于2，其对应的0.F就等于2/8。
在没有进位输出时，DMD除以N。
然而其输出并不立即提交给PLL的PFD，而是被多路复用器控制或选择的多个相位信息包延迟一段时间。
信息包的数目等于DPA的内容，每过一个参考周期增加2，就是说输出根据每个参考周期相位信息包(0、2、4、6或8)数量递增而产生相移，其结果就是DMD输出周期增加了2/8个VCO周期，因此等效频分比变为N+0.25，这也是它应该得到的效果。