数字电子技术_触发器
数电实验：触发器及其应用
数字电子技术实验报告 实验三：触发器及其应用一、实验目的：1、 熟悉基本RS 触发器，D 触发器的功能测试。
2、 了解触发器的两种触发方式（脉冲电平触发和脉冲边沿触发）及触发特点。
3、 熟悉触发器的实际应用。
二、实验设备：1、 数字电路实验箱；2、 数字双综示波器；3、 指示灯；4、 74LS00、74LS74。
三、实验原理：1、触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。
在数字系统和计算机中有着广泛的应用。
触发器具有两个稳定状态，即“0”和“1”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
触发器有集成触发器和门电路（主要是“与非门”）组成的触发器。
按其功能可分为有RS 触发器、JK 触发器、D 触发器、T 功能等触发器。
触发方式有电平触发和边沿触发两种。
2、基本RS 触发器是最基本的触发器，可由两个与非门交叉耦合构成。
基本RS 触发器具有置“0”、置“1”和“保持”三种功能。
基本RS 触发器也可以用二个“或非门”组成，此时为高电平触发有效。
3、 D 触发器在CP 的前沿发生翻转，触发器的次态取决于CP 脉冲上升沿来到之前D 端的状态，即Q n+1 = D 。
因此，它具有置“0”和“1”两种功能。
由于在CP=1期间电路具有阻塞作用，在CP=1期间，D 端数据结构变化，不会影响触发器的输出状态。
和 分别是置“0”端和置“1”端，不需要强迫置“0”和置“1”时，都应是高电平。
74LS74（CC4013），74LS74（CC4042）均为上升沿触发器。
以下为74LS74的引脚图和逻辑图。
D R D S四、实验原理图和实验结果：设计实验：1、一个水塔液位显示控制示意图，虚线表示水位。
传感器A、B被水浸沿时会有高电平输出。
框I是水泵控制电路。
逻辑函数L是水泵的控制信号，为1时水泵开启。
设计框I的逻辑电路，要求：水位低于A时，开启水泵L；水位高于B时，关闭水泵L。
数字电子技术基础-第四章-触发器
SD——直接置1端，低电平有效。
G2
G1 & Q3 & G3
& Q4 G4 &
Q
Q
L2
CP Q5 & G5 Q6 G6 &
C1 R 1D ∧ S RD SD
RD和SD不受CP和D信
SD
RD
D
号的影响，具有最高的 优先级。
3．集成D触发器74HC74
2Q 2Q 1Q 1Q Vcc 2RD 2D 2CP 2SD 2Q 2Q
2.特性方程
KQn J 0 1 00 01 11 10
0 0
0 0 1 1
0 0
1 1 0 0
0 1
0 1 0 1
0 1
0 0 1 1
0 1
1 1
0 0
0 1
Qn1 JQn KQn
1 1
1 1
0 1
1 0
3.状态转换图
J=1 K=× J=0 K=× 0 J=× K=1 1 J=× K=0
CP=1时， Q2=0，则Q=1， 封锁G1和G3 使得Q2=0，维持置1 同时Q3=1，阻塞置0
Q3
R
&
Q
G6
& Q4
D
G4
置1阻塞、置0维持线
Q3=0，则Q=0， 封锁G4，使得Q4=1， 阻塞D=1进入触发器， 阻塞置1 同时保证Q3=0，维持置0
触发器的直接置0端和置1端
RD——直接置0端，低电平有效；
JK触发器→T（T ′）触发器
Qn+ 1 = TQn + TQn
令J = K = T
D触发器→JK触发器
数字电子技术-4
1．主从RS触发器的逻辑功能
（1）当 CP =0时，CP 0 ，从触发器被封锁，保持原状态不变。 此时，G7 和 G8打开，主触发器工作，接收R和S端的输入信号。 （2）当CP由1跃变到0时，即CP 0，CP 1 。主触发器被封锁， 输入信号R，S不再影响主触发器的状态。此时，由于 CP 1， G3 和 G4打开，从触发器接收主触发器输出端的状态。
由上述分析可知，主从触发器的翻转是在CP由1变0时刻 （CP下降沿）发生的，CP一旦变为0后，主触发器被封锁，其状 态不再受R，S影响，故主从触发器对输入信号的敏感时间大大 缩短，只在CP由1变0的时刻触发翻转，因此不会有空翻现象。
如表4-4所示为主从RS触发器的特性表。
R
S
现态 Qn
次态 Qn1
1
0
1
1
1
1
每输入一个脉冲
0
输出状态改变一次
表4-5 主从JK触发器的特性表（CP下降沿触发）
由上表可K触发器没有约束条件，且当 J K 1 时，每输入一个 时钟脉冲后，触发器都向相反的状态翻转一次。
2．主从JK触发器的特性方程
根据主从JK触发器的特性表，用卡诺图化简法可得主从JK
1．同步D触发器的逻辑功能
（1）当 CP =0时，G3 和 G4被封锁，触发器保持原状态不变， 输出都为1，不受D端输入信号的控制。 （2）当 CP =1 时，G3 和 G4 解除封锁，可接收D端的输入信号。 若 D =0，触发器翻转到0状态，则 Q =0 ；若 D =1 ，触发器翻 转到1状态，则 Q =1 。
数字电子技术
第4章 触发器
1 触发器概述
2 基本RS触发器
3 同步触发器
4 主从触发器
数字电子技术实验五触发器及其应用（学生实验报告）
数字电⼦技术实验五触发器及其应⽤（学⽣实验报告）实验三触发器及其应⽤1．实验⽬的(1) 掌握基本RS、JK、D和T触发器的逻辑功能(2) 掌握集成触发器的逻辑功能及使⽤⽅法(3) 熟悉触发器之间相互转换的⽅法2．实验设备与器件(1) ＋5V直流电源(2) 双踪⽰波器(3) 连续脉冲源(4) 单次脉冲源(5) 逻辑电平开关(6) 逻辑电平显⽰器(7) 74LS112（或CC4027）；74LS00（或CC4011）；74LS74（或CC4013）3．实验原理触发器具有 2 个稳定状态，⽤以表⽰逻辑状态“1”和“0”，在⼀定的外界信号作⽤下，可以从⼀个稳定状态翻转到另⼀个稳定状态，它是⼀个具有记忆功能的⼆进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。
(1) 基本RS触发器图4-5-1为由两个与⾮门交叉耦合构成的基本RS触发器，它是⽆时钟控制低电平直接触发的触发器。
基本RS触发器具有置0 、置1 和保持三种功能。
通常称S为置“1”端，因为S＝0（R＝1）时触发器被置“1”；R为置“0”端，因为R＝0（S＝1）时触发器被置“0”，当S=R=1时状态保持；S＝R＝0时，触发器状态不定，应避免此种情况发⽣，表4-5-1为基本RS触发器的功能表。
基本RS触发器。
也可以⽤两个“或⾮门”组成，此时为⾼电平电平触发有效。
图4-5-1 基本RS触发器(2) JK触发器在输⼊信号为双端的情况下，JK触发器是功能完善、使⽤灵活和通⽤性较强的⼀种触发器。
本实验采⽤74LS112双JK触发器，是下降边沿触发的边沿触发器。
引脚功能及逻辑符号如图4-5-2所⽰。
JK触发器的状态⽅程为Q n+1＝J Q n＋K Q nJ和K是数据输⼊端，是触发器状态更新的依据，若J、K有两个或两个以上输⼊端时，组成“与”的关系。
Q与Q为两个互补输出端。
通常把 Q＝0、Q＝1的状态定为触发器0 状态；⽽把Q＝1，Q＝0定为 1 状态。
图4-5-2 74LS112双JK触发器引脚排列及逻辑符号下降沿触发JK触发器的功能如表4-5-2注：×— 任意态↓— ⾼到低电平跳变↑— 低到⾼电平跳变Q n （Q n ）— 现态 Q n+1（Q n+1）— 次态φ— 不定态JK 触发器常被⽤作缓冲存储器，移位寄存器和计数器。
数字电子技术-JK触发器-
图3-18 边沿JK触发器的逻辑符号
（a）下降沿触发 （b）上升沿触发
常见的JK触发器有主从结构的，
也有边沿型的。
3
1. 同步JK触发器的电路结构及工作原理
S
1
ҧ
0→1 2. JK触发器的功能表
S
表3-7Leabharlann RJK触发器功能表
1
置J
1
R
ത
1→0
4
3. 时序图（以CP下降沿触发的JK触发器为例）
JK触发器
第3章 抢答器（触发器Flip-Flop ）
3.3 主从RS触发器
3.4 边沿D触发器
3.5 JK触发器
任务2 抢答器的设计、安装、调试
2
3.5 JK触发器
由于RS触发器存在不定状态，因
此使用中需要约束条件。
JK触发器是在RS触发器基础上
改进而来，在使用中没有约束条件。
JK触发器是一种多功能触发器，
图3-20 JK触发器的时序图
在CP的下降沿更新状态，
次态由CP下降沿到来之前的J、K输入信号决定。
5
课堂练习
3-4 设边沿JK触发器的初始状态为0，CP、J、K信号如图所示，
ഥ 的波形。
试画出触发器输出端Q、
6
4. T 触发器
具有保持和翻转功能。
表3-9 T触发器的功能表
图3-22 JK触发器接成T触发器
按照触发方式不同，可以把触发器分为异步直接触发、同步电平
触发、主从触发、边沿触发。
按照逻辑功能不同，可以把触发器分为RS触发器、JK触发器、
D触发器、T触发器和T′触发器。
17
3. RS触发器具有约束条件。
数字电子技术基础4
0 1 0 1
0 1 1 0
每输入一个脉 冲，输出状态 改变一次
T＝1时， 翻转。
Q n1 Q n
如果将T恒接高电平，就构成了一种特殊的触发器T’，它 Q n1 Q n 只是脉冲翻转电路 。
4-2-4. 边沿触发器
为了提高触发器的抗干扰能力，希望触发器的次态仅仅 取决于 CP 作用沿到达时刻输入信号的状态。这样的触发器 称为边沿触发器。 这里，重点介绍利用 CMOS 传输门构成的 边沿 D 触发器
CP=1 时 打 开 CP=0 时 封 锁
Q = Q’
注意：在CP的一个变化周期中，触发器输出状态只改变一次。
3. 特性表 4. 几点说明 1)图示主从RS 触发器 1 触发有效； 2)表中*表示：若 R、S 端同时触发， 则在CP回到0后,输出状态不定； 3)输入端的约束条件为 RS = 0。 CP 0 R X 0 0 1 S X 0 1 0 Qn+1 Qn Qn 1 0
4-2-2. 同步 RS触发器
在数字系统中，如果要求某些触发器在同一时刻动作，就 必须给这些触发器引入时间控制信号,使这些触发器只有在 同步信号到达时才按输入信号改变状态。 时间控制信号也称同步信号，或时钟信号， 或时钟脉冲，简称时钟，用 CP 表示 Q Q 受CP控制的触发器称为时钟触发器。
一、电路结构与工作原理
S CP R
Q
&
Q
触发器在CP控制下正常工作时应使 SD、RD 处于高电平。
&
G4
G2
注意：用SD、RD 将触发器置位或复位应当在CP=0的状态 下进行，否则在SD、RD 返回高电平以后，无法保存预置 的状态。
二. 动作特点
数字电子技术 第四章 锁存器和触发器
4.2 锁存器
锁存器（Latch）是一种对脉冲电平敏感的存储单元 电路，可以在特定输入脉冲电平作用下改变状态。
锁存，就是把信号暂存以维持某种电平状态。锁存器最主要 作用是缓存，不仅可以解决高速的控制器与慢速的外设不同 步、驱动异常等问题，还可以解决一个I/O口既能输出也能 输入的问题。
锁存器是利用电平控制数据的输入，它包括不带使 源自控制的锁存器和带使能控制的锁存器。
0 状态
1 状态
具有0、1两种逻辑状态，一旦进入其中一种状态，就能 长期保持不变的单元电路，称为双稳态存储电路，简称 双稳态电路。
4.1 基本双稳态电路
缺点： 在接通电源后，随机进入0状态或1状态，由于没有 控制电路，所以无法在运行中改变和控制它的状态， 从而不能作为存储电路使用。 但是，该电路是各种锁存器、触发器等存储单元的 基础。
第四章 锁存器和触发器
第4章 锁存器和触发器
4.1 基本双稳态电路 4.2 锁存器 4.3 触发器
第4章 锁存器和触发器
教学基本要求
1、熟练掌握锁存器的工作特征、逻辑功能 2、熟练掌握触发器的工作特征、逻辑功能 3、熟练掌握触发器逻辑电路的分析和应用
4.1 基本双稳态电路
G1 Q
Q G2
4.1 基本双稳态电路
4.3 触发器
4.3.1 RS触发器
4.3 触发器
4.3.1 RS触发器
A
SS
Q
C
B
RR
Q
CP
4.3 触发器
4.3.1 RS触发器
A
SS
Q
C
B
RR
Q
CP
代入可得：
CP A (a) B
S R (b) Q
数字电子技术基础第五章触发器
S
(a)
(a)防抖动开关电路图
uA Q uB Q
Q
反跳
反跳
Q (b)
(b)开关反跳现象及改善后的波形图
20
5.3 同步触发器
实际工作中，触发器的工作状态不仅要由触发输入 信号决定，而且要求按照一定的节拍工作。为此，需要 增加一个时钟控制端 CP。
CP 即 Clock Pulse，它是一串 周期和脉宽一定的矩形脉冲。
具有时钟脉冲控制的触发器称为时钟触发器，
又称钟控触发器。
同步触发器是其中最简单的一种，而 基本 RS 触发器称异步触发器。
21
(一)同步 RS 触发器
1. 电路结构与工作原理 Q 基本 RS 触发器 Q
G1
S1 Q3 G3
G2
Q4 R1 G4
S
10 CP
R
增加了由时钟 CP 控制的门 G3、G4
工作原理 ★ CP = 0 ，G3、G4 被封锁。基本 RS 触发 器的输入均为 1，触发器 状态保持不变。
的作用下，状态转换的 方向。
尾端：表示现态，箭头
指向表示次态。
16
(3) 特征方程（也称为状态方程或次态方程）
RD SD Qn Qn+1
说明
0 0 0 × 触发器状态不定
0 0 1×
0 1 0 0 触发器置 0 0110
1 0 0 1 触发器置 1 1011
1 1 0 0 触发器保持原状态不变 1111
9
2. 工作原理及逻辑功能 Q 1 触发器被置 1 0 Q
G1
G2
11
0 SD
输入 RD SD 00 01 10 11
输出 QQ
01 10
数字电子技术基础第5章锁存器与触发器PPT课件
分立元件触发器和集成触发器。
按工作方式分类
边沿触发器和电平触发器。
触发器的工作原理
触发器在输入信号的作用下，通过内部逻辑门电路的开关特性，实现状态的翻转。
触发器的状态翻转通常发生在时钟脉冲的边沿，此时触发器的输出状态将根据输入 信号和内部状态而改变。
触发器具有置位、复位和保持三种基本功能，这些功能可以通过组合不同的逻辑门 电路来实现。
存储器
触发器还可以用于构建更复杂的存储器，如静态随机存取存储器（SRAM）等。在这些存储器中，触发器 用于存储二进制数据，并在需要时提供数据输出。
两者结合的应用实例
• 数字系统：在数字系统中，锁存器和触发器经常结合使用。 例如，在微处理器或数字信号处理系统中，锁存器和触发器 用于实现数据的存储、传输和控制。这些系统中的锁存器和 触发器通常以大规模集成（LSI）或超大规模集成（VLSI） 的形式存在。
VS
中规模集成电路
在中规模集成电路中，我们将学习一些常 见的数字集成电路，例如译码器、编码器 和比较器等。这些集成电路在数字系统中 有着广泛的应用，例如在计算机、通信和 控制系统等。我们将学习这些集成电路的 工作原理、特性和应用。
THANKS
感谢观看
04
锁存器与触发器的比较
工作原理比较
锁存器
在时钟信号的控制下，实现数据的存 储和传输。当控制信号处于高电平时 ，数据被写入锁存器；当控制信号处 于低电平时，数据保持不变。
触发器
具有记忆功能的基本逻辑单元，能够 在时钟信号的控制下，实现数据的存 储和传输。在时钟脉冲的上升沿或下 降沿时刻，数据被写入触发器。
锁存器和触发器在数字电路中有着广 泛的应用，例如在寄存器、计数器和 时序逻辑电路中。在本章中，我们学 习了这些应用的具体实现和原理。
《数字电子技术》电子教案(1) 课题3触发器与脉冲波形电路
由存储数据原理不同还可分为静态触发器和动态触发器。静态触 发器依靠电路状态锁存数据;动态触发器由MOS管栅极上电容存储电 荷存放数据，这里主要介绍静态触发器。
上一页 下一页 返回
实训3. 1四路抢答器的设计
3.1.2基本RS触发器
②有约束条件
上一页 下一页 返回
ቤተ መጻሕፍቲ ባይዱ
实训3. 1四路抢答器的设计
3.1.3时钟触发器
数字电路中要实现各部分协同工作，需要有统一的时钟脉冲来控 制动作，简称为时钟CP ( Clock Pulse )，凡是有时钟信号控制的触发 器均称为时钟触发器。时钟触发器又可分为同步触发器、主从触发器、 边沿触发器 3.1.3.1同步触发器
上一页 下一页 返回
实训3. 1四路抢答器的设计
2.同步JK触发器 1)符号及动作特点 同步JK触发器的动作特点与同步RS触发器动作特点相似，只是 没有输入约束条件，符号如图3一9所示 2)逻辑功能 同步JK触发器具有置0、置1、保持、和翻转的逻辑功能，特性 表见表3一3特性方程如下
上一页 下一页 返回
实训3. 1四路抢答器的设计
3.同步D触发器 1)符号及动作特点
同步D触发器(也称D锁存器)的动作特点也是与同步RS触发器动 作特点相似，D端是数据输入端，符号如图3一10所示。 2)逻辑功能
同步D触发器在CP = 1时，输出端的状态随输入状态的改变而改 变，CP = 0时输出端的状态不变，特性表见表3一4特性方程如下
课题3触发器与脉冲波形电路
实训3. 1四路抢答器的设计 实训3. 2家用防盗报警器的设计
实训3. 1四路抢答器的设计
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电子技术_触发器
数字电子技术是一门研究使用数字信号发展、设计、分析和应用各种先进电子设备和系统的学科。
其中，触发器是数字电路设计中的重要组成部分。
触发器是一种在特定条件下改变其输出状态的双稳态多门数字电路。
触发器可以存储单个比特的数据，并且能够与时钟信号同步，可以在特定时间点输入数据或改变输出状态。
触发器有许多应用，例如在计算机存储器、寄存器和计数器中，以及在嵌入式系统、通信系统和其它数字电子设备中都有广泛应用。
本文将主要介绍常用的触发器种类、触发器的工作原理及其性能表现。
一、常见的触发器种类
1. RS触发器
RS触发器是最简单的触发器之一，它由两个输入端和两个输出端组成。
其输入分别为R（reset）和S（set），输出分别为Q和Q’，其中Q’是Q的补码。
当“S=0”和“R=0”时，触发器处于保持状态；而当“S=1”和“R=0”时，Q变为1；当“S=0”和“R=1”时，Q变为0；当“S=1”和“R=1”时，触发器处于不稳定状态，无法确定输出结果。
2. JK触发器
JK触发器也是常用触发器之一，它的结构类似于RS触发器。
除“J”和“K”之外，它还有一个时钟输入。
当时钟输入为上
升沿时，Q的输出状态会改变。
如果“J=1”和“K=0”，则Q输出“1”；如果“J=0”和“K=1”，则Q输出“0”；如果“J=K=1”，则Q反转；如果“J=K=0”，则Q不改变。
3. D触发器
D触发器也是基于RS触发器的结构，只是将两个输入端“R”和“S”分别改为单独的输入“D”和时钟输入，以简化触发器的设
计和使用。
当时钟输入为上升沿时，“D”所输入的数据被存储
在Q中。
4. T触发器
T触发器也是一种常用的触发器，它只有一个输入T和一
个时钟输入。
当时钟输入为上升沿时，T触发器的输出将翻转。
当T=0时，输出的状态不变，当T=1时，输出的状态翻转。
以上四种触发器是常见的触发器，它们都有自己的优缺点，可以根据实际情况选择设计和使用。
二、触发器的工作原理
触发器的工作原理可简单概括为输入端的变化会改变触发器的状态，而时钟输入会控制输出端的变化。
不同的触发器工作原理有所不同，但都遵循这一基本规律。
1. RS触发器的工作原理
RS触发器的工作原理是：当“R=1”且“S=0”时，输出Q=0，Q’=1；当“S=1”且“R=0”时，输出Q=1，Q’=0；当R=S=1时，输
出Q和Q’都为1（不稳定状态）；当R=S=0时，输出Q和Q’
都保持原来状态。
2. JK触发器的工作原理
JK触发器的工作原理是：当“J=1”、“K=0”时，输出Q=1，Q’=0；当“J=0”、“K=1”时，输出Q=0，Q’=1；当“J=K=1”时，输
出Q和Q’都翻转；当“J=K=0”时，输出Q和Q’保持原来状态。
3. D触发器的工作原理
D触发器的工作原理是：当时钟触发时，输入端“D”的电
平高低将直接反映在输出端Q上，当时钟下降沿到来时，输出将保持输入时的状态。
4. T触发器的工作原理
T触发器的工作原理是：当T=1时，输出翻转；当T=0时，输出保持原状态。
三、触发器的性能
触发器有许多参数可以用来描述其性能，其中包括：保持时间、设置时间、时钟上升时间和保持电流。
这些参数是数字电路设计者在选择触发器时需要考虑的重要因素。
保持时间指触发器与信号输入保持不变的最小时间，称为保持周期，即可确定触发器在两个时钟周期之间的稳定状态。
设置时间是触发器从输入变化到输出变化的最小时间，需要最短的时间将输入值传递到输出。
时钟上升时间是时钟信号从下降到上升的时间，也称为触发时间穿越，是保持时间和设置时间之间的值。
保持电流是监测器的静态电流，包括输入电流和输出电流，这是确定触发器电源电压和工作温度范围的关键因素。
结论：
触发器是数字电路设计中的重要部分，它们可以存储单个比特的数据，并且能够与时钟信号同步。
常见的触发器有RS
触发器、JK触发器、D触发器和T触发器。
每种触发器有其优缺点，具体选用时需要考虑参数，如保持时间、设置时间、时钟上升时间和保持电流等。
在数字电路设计中，选择合适的触发器和调整触发器的参数可以有效降低电路的功耗、提高电路的速度和减少误差率，从而提高系统整体的性能。