数字电路 触发器
数字电路实验报告触发器

一、实验目的1. 理解触发器的概念、原理和功能。
2. 掌握触发器的分类、结构和逻辑功能。
3. 通过实验,验证触发器的逻辑功能,加深对触发器原理的理解。
二、实验原理触发器是一种具有记忆功能的电路,可以存储1个二进制位的信息。
它有两个稳定的状态:SET(置位)和RESET(复位)。
触发器的基本结构是RS触发器,由两个与非门组成,其逻辑功能可用真值表表示。
触发器按触发方式可分为同步触发器和异步触发器;按逻辑功能可分为RS触发器、D触发器、JK触发器和T触发器等。
三、实验仪器与材料1. 74LS74双D触发器芯片2. 74LS02四2输入与非门芯片3. 74LS00四2输入或非门芯片4. 74LS20四2输入或门芯片5. 74LS32四2输入与门芯片6. 74LS86四2输入异或门芯片7. 74LS125八缓冲器芯片8. 74LS126八缓冲器芯片9. 电源10. 示波器11. 信号发生器12. 逻辑笔四、实验内容1. RS触发器实验(1)搭建RS触发器电路:将74LS74芯片的Q1端与Q2端连接,Q1端接与非门74LS02的输入端,Q2端接与非门74LS02的输入端。
将74LS02的输出端分别连接到74LS20的输入端和74LS32的输入端。
(2)观察RS触发器逻辑功能:通过逻辑笔观察Q1端和Q2端的输出状态,记录下不同输入端S和R的值。
(3)分析RS触发器逻辑功能:根据真值表分析RS触发器的逻辑功能,得出结论。
2. D触发器实验(1)搭建D触发器电路:将74LS74芯片的Q1端接与非门74LS02的输入端,Q2端接与非门74LS02的输入端。
将74LS02的输出端分别连接到74LS20的输入端和74LS32的输入端。
(2)观察D触发器逻辑功能:通过逻辑笔观察Q1端和Q2端的输出状态,记录下不同输入端D的值。
(3)分析D触发器逻辑功能:根据真值表分析D触发器的逻辑功能,得出结论。
3. JK触发器实验(1)搭建JK触发器电路:将74LS74芯片的Q1端接与非门74LS02的输入端,Q2端接与非门74LS02的输入端。
数字电路--触发器原理

2、CP=1时跟随,下降沿到来时才锁存, 锁存的内容是CP下降沿瞬间D的值。
D (b) CP 符号
(二)工作原理:
(a)
将S=D、R=D代入同步SR触发器的特性方程,得D锁存器的特性方程:
Q* S RQ = D+ DQ = D
CP=1期间有效
第五章
• §5.1 概述
• §5.2 SR 锁存器ne NhomakorabeatQ
0
1
Q
S
R
Q 0
1
& &
0
S
1
0
R
①R=0、S=1时:由于R=0,不论原来Q为0还是1,都有Q=1; 再由S=1、Q=1可得Q=0。即不论锁存器原来处于什么状态都 将变成0状态,这种情况称将锁存器置0或复位。 R端称为置0端或复位端。
ok
Q
1
0
Q
S 1
R 0
Q 0 1
&
&
0
1
S
0
1
R
②R=1、S=0时:由于S=0,不论原来Q为0还是1,都有Q=1; 再由R=1、Q=1可得Q=0。即不论锁存器原来处于什么状态都 将变成1状态,这种情况称将锁存器置1或置位。
Q* Q
Q* 0
保持 置0 置1
特 性 表
0 0 1 1 1 1
Q* 1
Q* Q
翻转
主要特点
①主从JK触发器采用主从控制结构,从根本上解决了输入信号直 接控制的问题,具有CP=1期间接收输入信号,CP下降沿到来 时触发翻转的特点。 ②输入信号J、K之间没有约束。 ③存在一次变化问题。
二、触发器的两个基本特点: 1.具有两个稳定状态—0状态和1状态 2.能够接收、保存和输出信号
数字电路触发器

S:置位(置1)端 R:复位(置0)端
两互补输出端
Q
Q
.
. 反馈线
& G1
& G2
两输入端 SD
RD
(二) 基本RS触发器
2. 逻辑功能
正常情况下, 两输出端旳状态 保持相反。一般 以Q端旳逻辑电 平表达触发器旳 状态,即Q=1, Q=0时,称为“1” 态;反之为“0” 态。
两互补输出端
发器状态不定。
3. 基本RS触发器应用电路:
(1) 无震颤开关电路
Q
Q
&&
5V
S
R
1k 1k
K
图4- 3 无震颤开关电路
机械开关在静止到新旳位置 之前其机械触头将要震颤几 次。图4-3电路能够处理震颤 问题。
设初始时K接R端,基本原 理如下:
a.K由右扳向左端,而且震颤几次,相当于RS=10
(或11)
1
K
1
&
0
G8 1
& G6
0
B
&
1
G4
& G2
Q
01
0
0
10
CP
设触发器原
& 01
G9
(a)
1
Rd
主从状 态一致
态为“0”
翻转为“1”态
态
(1)J=1, K=1
1
J
K
1 1
0
0
CP
设触发器原 态为“1”态
& G7
F主
& G8
Sd
A
1
Q’
& G5
& G3
Q’ F从
& G6 B
& G4
& G1
& G2
数电触发器_实验报告

一、实验目的1. 理解数字电路中触发器的基本原理和功能。
2. 掌握基本RS触发器、D触发器、JK触发器的逻辑功能及其应用。
3. 学会使用数字电路实验设备,进行实验操作和数据分析。
二、实验原理触发器是数字电路中的基本单元,具有存储一位二进制信息的功能。
根据触发器的逻辑功能和工作原理,可分为基本RS触发器、D触发器、JK触发器等。
1. 基本RS触发器:由两个与非门组成,具有置位(S)和复位(R)功能,可实现二进制信息的存储。
2. D触发器:由基本RS触发器和传输门组成,具有数据(D)输入和时钟(CP)输入,实现数据在时钟上升沿或下降沿的传输。
3. JK触发器:由基本RS触发器和传输门组成,具有J、K输入和时钟(CP)输入,可实现数据保持、置位、复位和翻转功能。
三、实验仪器与设备1. 数字电路实验箱2. 74LS00、74LS74、74LS76等集成电路3. 双踪示波器4. 电源5. 连接线四、实验内容1. 基本RS触发器实验(1)搭建基本RS触发器电路,分析电路结构和工作原理。
(2)观察并记录基本RS触发器的置位、复位、保持和翻转功能。
2. D触发器实验(1)搭建D触发器电路,分析电路结构和工作原理。
(2)观察并记录D触发器的数据传输功能,分析时钟上升沿和下降沿对数据传输的影响。
3. JK触发器实验(1)搭建JK触发器电路,分析电路结构和工作原理。
(2)观察并记录JK触发器的数据保持、置位、复位和翻转功能。
4. 触发器应用实验(1)设计一个计数器电路,使用D触发器实现。
(2)观察并记录计数器电路的计数功能,分析计数脉冲和时钟信号的关系。
五、实验结果与分析1. 基本RS触发器实验实验结果显示,基本RS触发器具有置位、复位、保持和翻转功能。
在置位端输入高电平,触发器输出为1;在复位端输入高电平,触发器输出为0;在两个输入端同时输入高电平时,触发器处于不定状态。
2. D触发器实验实验结果显示,D触发器在时钟上升沿或下降沿输入数据,可以实现数据的传输。
数字电路触发器

时序测试
检查触发器在时钟信号的驱动下是否 能够准时地翻转状态,并确保建立时 间和保持时间满足设计要求。
鲁棒性测试
模拟各种异常情况,如电源电压波动、 时钟信号抖动等,以检验触发器的鲁 棒性和稳定性。
触发器的测试实例
JK触发器测试
通过设置不同的J和K输入信号, 观察触发器的输出状态,验证其 功能正确性。
平时,输出状态保持不变。
T触发器和T'触发器
总结词
T触发器和T'触发器是特殊类型的触发器,具有时钟控制的功能。
详细描述
T触发器和T'触发器只有一个输入端T和一个输出端Q。在时钟信号的上升沿时,T触发器的输出状态会 翻转;在时钟信号的下降沿时,T'触发器的输出状态会翻转。如果T为高电平,则T触发器的输出状态 会一直保持高电平;如果T为低电平,则T'触发器的输出状态会一直保持低电平。
D触发器
总结词
D触发器是一种边沿触发的触发器,只在时钟信号的上升沿或下降沿时触发。
详细描述
D触发器只有一个输入端D和两个输出端Q和Q'。在时钟信号的上升沿或下降沿时,D触发器的输出状态会根据输 入端D的状态而改变。如果D为高电平,则Q为高电平,Q'为低电平;如果D为低电平,则Q为低电平,Q'为高电 平。
02
存储功能
触发器能够存储二进制信息,并 在时钟信号的下一个边缘再次翻来自转。04输入特性
触发器有两个输入端,分别用于 接收数据输入和控制信号。
触发器的参数
01
建立时间
触发器在时钟信号的边缘之前需要 接收数据的时间。
传播延迟
从时钟信号的边缘到触发器输出稳 定状态所需的时间。
03
什么是电路中的触发器

什么是电路中的触发器触发器(Flip-Flop)是数字电路中最基本的存储器件之一,用于存储和操控二进制信息。
在电子计算机和其他数字系统中,触发器广泛应用于寄存器、计数器、存储器等关键电路中。
一、触发器的定义触发器是一种具有两个稳定状态的存储器件,能够在特定的时钟脉冲作用下,改变其输出状态。
它能够将输入的数字信号,根据特定的逻辑功能,进行记忆、延迟和放大,输出到下一个触发器或其他逻辑门电路。
二、触发器的原理1. RS触发器(RS Flip-Flop)RS触发器是最简单的触发器类型之一,由两个互补的反馈环路和两个输入端组成。
它可以通过两个输入信号(S和R)的不同组合设置和复位。
2. D触发器(D Flip-Flop)D触发器是最常见的触发器类型之一,由一个数据输入端D、一个时钟输入端CLK以及一个输出端Q组成。
D触发器的输出Q始终与输入信号D的状态保持一致,直到时钟脉冲到达。
3. JK触发器(JK Flip-Flop)JK触发器是基于RS触发器演化而来的一种触发器。
它使用两个输入端J和K,可以通过不同的输入状态实现设置、复位和翻转。
4. T触发器(T Flip-Flop)T触发器是特殊的JK触发器,只有一个输入端T(Toggle)。
当时钟脉冲到来时,T触发器的输出状态进行翻转,即从低位变为高位,或从高位变为低位。
三、触发器的应用触发器在数字系统中有着广泛的应用。
以下是触发器的一些常见应用场景:1. 计数器计数器是一种基于触发器的电路,用于计量输入脉冲的数量。
触发器被用于储存和更新计数值,并在特定条件下进行复位和循环。
2. 寄存器寄存器是由多个触发器组成的存储器件,用于存储和传输二进制数据。
它被广泛应用于CPU、RAM等计算机组件中,用于暂存和处理数据。
3. 存储器存储器是一种用于存储大量数据的设备,触发器被用于实现存储单元,将数据在内部进行存储和访问。
4. 数据传输与锁存在串行通信或并行数据传输中,触发器被用于实现数据的存储与传输,以及数据同步和时序控制。
数字电路(第四章触发器)

同步式触发器——电平触发方式,一般高电平触发; 维持阻塞触发器——边沿触发方式,一般上升沿触发;
边沿触发器——边沿触发方式,一般下降沿触发;
主从触发器——主从触发方式。
14
时钟输入CP: 时钟脉冲输入端,通常输入周期性时钟脉冲。
数据输入端:
又叫控制输入端。四种触发器:SR—S,R;D—D; JK—J,K;T—T。 初态Qn: 可称现态,某个时钟脉冲作用前触发器状态。
38
主从式JK触发器
Q
&1
Q
&2 &4
R'
从触发器
&3
S' Q'
Q'
&5 &7
J
&6
1
CP
主触发器
&8
K
CP
39
主、从触发器都是电平触发的同步式触发器 主从触发器在一个时间脉冲(CP)作用下,工作 过程分两个阶段(双拍工作方式)。
1)CP=1,主触发器接收控制信号J、K,状态反映 在 Q' 和 Q' 上, CP = 0 从触发器被封锁,保持原来状态。 2)在CP下降沿(负跳变时刻),从触发器向主触发器看齐。 负跳变时,主触发器被封锁,保持原状态不变。此时,从 触发器封锁被解除取与主触发器一致的状态。
次态Qn+1:某个时钟作用后触发器的状态。(新状态)
15
描述时钟触发器逻辑功能时,采用四种方式:
功能真值表:(表格形式) 在一定控制输入下,在时钟脉冲作用前后,初态向次态转 化的规律(状态转换真值表) 激励表:(表格形式)
在时钟脉冲作用下,实现一定的状态转换(Qn—Qn+1),应 有怎样的控制输入条件。
四大触发器工作原理

四大触发器工作原理触发器是数字电路中常用的一种元件,它用来存储和改变电平信号的状态。
常用的四大触发器包括SR触发器、D触发器、JK触发器和T触发器,它们都有各自的工作原理。
1. SR触发器:SR触发器由两个输入端S和R组成,以及两个输出端Q和Q'。
工作原理如下:- 当S=0、R=0时,触发器维持上一个状态,Q和Q'的输出不变。
- 当S=0、R=1时,Q=0,Q'=1,表示清空(复位)触发器。
- 当S=1、R=0时,Q=1,Q'=0,表示设置(置位)触发器。
- 当S=1、R=1时,触发器的输出将出现未定义状态,Q和Q'的输出不确定。
2. D触发器:D触发器由一个输入端D和一个时钟输入CLK 组成,以及一个输出端Q。
工作原理如下:- 当时钟信号CLK为低电平时,D触发器处于保持状态,Q 的输出不变。
- 当时钟信号CLK的上升沿到来时,D触发器将输入信号D 的状态复制到输出端Q上。
3. JK触发器:JK触发器由两个输入端J和K以及一个时钟输入CLK组成,以及两个输出端Q和Q'。
工作原理如下:- 当时钟信号CLK为低电平时,JK触发器处于保持状态,Q 和Q'的输出不变。
- 当时钟信号CLK的上升沿到来时:- 当J=0、K=0时,触发器保持上一个状态,Q和Q'的输出不变。
- 当J=0、K=1时,Q=0,Q'=1,表示清空(复位)触发器。
- 当J=1、K=0时,Q=1,Q'=0,表示设置(置位)触发器。
- 当J=1、K=1时,触发器的输出将取反。
4. T触发器:T触发器由一个输入端T以及一个时钟输入CLK 组成,以及两个输出端Q和Q'。
工作原理如下:- 当时钟信号CLK为低电平时,T触发器处于保持状态,Q和Q'的输出不变。
- 当时钟信号CLK的上升沿到来时:- 当T=0时,触发器保持上一个状态,Q和Q'的输出不变。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
RS触发器的Qn+1卡诺图
进一步可写出Qn+1的表达式。 约束条件,表示不允许 将R、S同时取为1
2012-3-6 35
3.状态转换图 状态转换图:表示触发器状态转换的图形。它 是触发器从一个状态变化到另一个状态或保持原状 箭头表示状 不变时,对输入信号(R、S)提出的要求。 态转换的方 两个圆圈表 向 示状态0和1
图4-12
2012-3-6
CMOS主从D触发器的时序图
CP下降沿后置D CP下降沿后置D
28
边沿D触发器 4.2.4 边沿 触发器
1.电路组成及逻辑符号 边沿触发器:靠CP脉冲上升沿或下降沿进行触发。 正边沿触发器:靠CP脉冲上升沿触发。 负边沿触发器:靠CP脉冲下降沿触发。 表 示 CP 为 触发方式:边沿触发方式。 可提高触发器工作的可靠性,增强抗干扰能力。 发 边沿触 方式
第4章 触发器
4.1 基本RS触发器
与非门实现的基本RS触发器 4.1.1 与非门实现的基本RS触发器 4.1.2 或非门组成的基本RS触发器 或非门组成的基本RS触发器 4.1.3 应用举例
2012-3-6 1
复习
MSI组合逻辑电路的分析特点?步骤?
2012-3-6
2
第4章 触发器
触发器是构成时序逻辑电路的基本单元电路。 触发器具有记忆功能,能存储一位二进制数码。 触发器有三个基本特性: (1)有两个稳态,可分别表示二进制数码0和1,无 外触发时可维持稳态; (2)外触发下,两个稳态可相互转换(称翻转); (3)有两个互补输出端。 以下按触发器的电路结构、触发方式、逻辑功能分 别进行介绍。
表示触发 器靠CP上 升沿触发
2012-3-6
图4-9 主从RS触发器 (a) 逻辑电路 (b)逻辑符号
29
2. 工作原理 (1)当CP=0时,G3 、G4 被封锁,触发器的输出状 态保持不变。 (2)当CP从0变为1时,G3 、G4 打开,它们的输出 由G5、G6决定。此瞬间,若D=0,触发器被置为0状态; 若D=1,触发器被置为1状态。 (3)当CP从0变为1之后,虽然CP=1,门G3、G4是 打开的,但由于电路中几条反馈线①~④的维持—阻 可见,该触发器的触发方式为:在CP脉冲上升 塞作用,输入信号D的变化不会影响触发器的置1和置 沿到来之前接受D输入信号,当CP从0变为1时,触 0,使触发器能够可靠地置1和置0。因此,该触发器称 发器的输出状态将由CP上升沿到来之前一瞬间D的 为维持—阻塞触发器。 状态决定。 由于触发器接受输入信号及状态的翻转均是在 CP脉冲上升沿前后完成的,故称为边沿触发器。 30 2012-3-6
37
4.3.3
广。
JK触发器 触发器
JK触发器是一种多功能触发器,在实际中应用很 JK触发器是在RS触发器基础上改进而来,在使用 中没有约束条件。 常见的JK触发器有主从结构的,也有边沿型的。
触发方式:主从触发方式(CP下降沿有效)。 该触发器是靠CP的下降沿触发的,触发器的新状态 由CP脉冲下降沿到来之前输入信号D的状态决定。
2012-3-6 26
3. 功能表(只在CP下降沿有效 )
表4-4 CMOS主从D触发器的功能表
D 0 1
Qn+1 0 1
2012-3-6
27
4. 工作波形(又称为时序图,设初态为0 ) 设初态为0
集成JK JK触发器 4.4.1 集成JK触发器 集成D触发器 4.4.2 集成 触发器 4.4.3 集成触发器的应用举例
2012-3-6
本章小结
32
4.3
触发器的逻辑功能
触发器的分类: 按逻辑功能不同:RS触发器、D触发器、JK触发 器、T触发器和T′触发器等。 按触发方式不同:电平触发器、边沿触发器和主 从触发器等。 按电路结构不同:基本RS触发器,同步触发器、 维持阻塞触发器、主从触发器和边沿触发器等。 触发器的逻辑功能通常用功能表、时序图、状 态转换表、特性方程和状态转换图表示。
2012-3-6
4
2. 工作原理 3. 功能表
表 4-1 与非门组成的基本RS触发器的功能表
4.状态转换表(特性表) 现态:指触发器输入信号变化前的状态,用Qn表示; 次态:指触发器输入信号变化后的状态,用Qn+1表示。 特性表:次态Qn+1与输入信号和现态Qn之间关系的真值 表。
与非门组成的基本RS触发器的状态转换表
在箭头旁边用文字 图4-16 或符号表示实现转 换所必备的条件
2012-3-6
RS触发器的状态转换图
36
ห้องสมุดไป่ตู้
4.3.2
D 0 0 1 1
D触发器 触发器
2.特性方程
Qn+1 0 0 1 1 Qn 0 1 0 1
1.状态转换表
Qn+1=D
表4-6 D触发器的状态转换表
3. 状态转换图
2012-3-6
图4-17 D触发器的状态转换图
R高电平 有效置0 有效置0
2012-3-6
10
4.1.3 应用举例
利用基本RS触发器的记忆功能 消除机械开关振动引起的干扰脉冲。 干扰 脉冲
2012-3-6
图4-4 机械开关 (a)电路 (b) 输出电压波形
11
B有0 就置0 就置0
A有0 就置1 就置1
图4-5 利用基本RS触发器消除机械开关振动的影响 2012-3-6 (a)电路 (b)电压波形
2. 工作原理 (1)当CP=1时,从触发器FF1的输出状态保持不变, 可知,主从触发器分两步工作: 主触发器FF2的输出状态由R和S来决定。 第一步,CP=1期间,主触发器的输出状态由输入信 (2)当CP由1跳到0时(或称CP脉冲下降沿到来 号R和S的状态确定,从触发器的输出状态保持不变。 时),主触发器FF2的输出状态保持不变,从触发器 第二步,当CP从1变为0时,主触发器的输出状态送 FF1的输出状态由FF2的状态决定。此时,由于CP=0, 入从触发器中,从触发器的输出状态由主触发器当时 输入信号R和S被封锁。 的状态决定。 在CP=0期间,由于主触发器的输出状态保持不变, 触发方式:主从触发方式(CP下降沿有效)。 因而受其控制的从触发器的状态也保持不变。 主从触发器状态的更新只发生在CP脉冲的下降沿, 触发器的新状态由CP脉冲下降沿到来之前的R、S信 号决定。 优点:克服了空翻,提高了工作的可靠性。
2012-3-6
8
4.1.2 或非门组成的基本RS触发器 或非门组成的基本RS触发器
图4-3 或非门组成的基本RS触发器 (a) 逻辑电路 (b)逻辑符号
2012-3-6
高电平有效触发。 输入信号R 输入信号R、S为高电平有效触发。
9
或非门组成的基本RS触发器的状态转换表
S高电平 有效置1 有效置1
2012-3-6
33
4.3.1 RS触发器 触发器
1.状态转换表 以主从RS触发器为例分析RS触发器的逻辑功能。 状态转换表是表示触发器的现态Qn 、输入信号 和次态Qn+1之间转换关系的表格。
表4-5 RS触发器状态转换表
S 0 0 0 0 1 1 1 1 R 0 0 1 1 0 0 1 1 Qn Qn+1 R、S同时无效保持 0 1 0 1 0 1 0 1 0 1 0 0 1 1 × ×
2012-3-6 20
3. 功能表(只在CP从1变为0时有效)
表4-3 主从RS触发器功能表
S和R都为高电 平有效触发
2012-3-6
功能与同步RS触发器完 全相同 。
21
4. 工作波形(又称为时序图,设初态为0 ) 设初态为0
置1
2012-3-6
置0
置1
22
图4-10 主从RS触发器的时序图
4.2.3
R有效置0
S有效置1
R、S不允许 同时有效
34
2012-3-6
2.特性方程(又称为状态方程) 由状态转换表得到Qn+1的状态转换卡诺图。
S 0 0 0 0 1 1 1 1 R 0 0 1 1 0 0 1 1 Qn 0 1 0 1 0 1 0 1 Qn+1 0 1 0 0 1 1 × ×
输入
输出
图4-15
2012-3-6 3
4.1
基本RS触发器
1状态:Q=1、 Q =0 0状态:Q=0、 Q =1
与非门实现的基本RS触发器 4.1.1 与非门实现的基本 触发器
1. 电路组成及逻辑符号
表示低电 平有效 Reset为置0端(或复位端) Set为置1端(或置位端) 图4-1 与非门组成的基本RS触发器 非号“-”:表示低电平有 (a) 逻辑电路 (b)逻辑符号 效
置1
保持
置0
置1
图4-7 同步RS触发器的时序图
2012-3-6 17
5.同步触发器的空翻 5.同步触发器的空翻 同步触发器在一个CP脉冲作用后,出现两次或 两次以上翻转的现象称为空翻。 1 3
2
下面介绍几种能克服空翻的触发器。 图4-8 同步RS触发器的空翻现象
2012-3-6 18
4.2.2
2. 工作原理 3. 功能表(在CP=1期间有效) 现态:CP脉冲作用前触发器的原状态,用Qn表示; 次态:CP脉冲作用后触发器的新状态,用Qn+1表示。
表4-2 同步RS触发器功能表
R为高电平 有效触发
R、S不允许 同时有效
2012-3-6
S为高电平 有效触发
16
4. 工作波形(又称为时序图,设初态为0 ) 设初态为0
2012-3-6 14
同步RS触发器 4.2.1 同步 触发器
1.电路组成及逻辑符号 触发方式:电平触 发方式 只有CP=1时(高电 平有效),触发器的状态 才由输入信号R和S来决 定。