数字电子触发器.pptx
合集下载
数字电子技术单稳态触发器PPT培训课件
数字电子技术单稳态触发器
教学基本要求
1、正确理解多谐振荡器、单稳态触发器、施密特触 发器的电路组成及工作原理。
2、掌握多谐、单稳、施密特触发器MSI器件的逻辑 功能及主要指标计算。 3、掌握555定时器的工作原理。
4、掌握由555定时器组成的多谐、单稳、施密特触 发器的电路、工作原理及外接参数及电路指标的计 算。
高招？请认真分1 0析该案1 例1 之后，简9 单叙述1你4 的观点。
0 ×1
第三条 “推优入党”条件
（这1家）医选院择的诊每所部的C电条e梯x件t里：R都e有x t相应R 的i n 指t 示V C地C图，这种服务让病人对医×院的满0 意度1大为提高。
01 01
保持稳态
合式理的的 场奖合惩进制行度，是由服全务体得同C 以仁e x落来t 实推和选执服行务的楷有模效，机而制不。是对由表领现导出或色主的管×员来工进×，行企选业拔0内，部要可对以优举秀办员一工些给0活 予动物来质表或1 扬精和神激方励面他的们奖。励表。扬要在正
1
不
变
5k Ω
v
, O
(7 )
T
放电端
(1 )
8.1.5 单稳态触发器
单稳态触发器——有一个稳态和一个暂稳态；在触发脉冲作用下， 由稳态翻转到暂稳态；暂稳状态维持一段时间后，自动返回到稳 态。
VC C
(8 )
(4 )
R
5kΩ
2 /3 VC C
(6 )
R& C1
v I1
5k Ω
vC
1 /3 V C C
t t
t
t t
I2 =VTH 产生如下正反馈过程：
vI2 vO vO1
迅速使 o1 = 1 o =0
教学基本要求
1、正确理解多谐振荡器、单稳态触发器、施密特触 发器的电路组成及工作原理。
2、掌握多谐、单稳、施密特触发器MSI器件的逻辑 功能及主要指标计算。 3、掌握555定时器的工作原理。
4、掌握由555定时器组成的多谐、单稳、施密特触 发器的电路、工作原理及外接参数及电路指标的计 算。
高招？请认真分1 0析该案1 例1 之后，简9 单叙述1你4 的观点。
0 ×1
第三条 “推优入党”条件
（这1家）医选院择的诊每所部的C电条e梯x件t里：R都e有x t相应R 的i n 指t 示V C地C图，这种服务让病人对医×院的满0 意度1大为提高。
01 01
保持稳态
合式理的的 场奖合惩进制行度，是由服全务体得同C 以仁e x落来t 实推和选执服行务的楷有模效，机而制不。是对由表领现导出或色主的管×员来工进×，行企选业拔0内，部要可对以优举秀办员一工些给0活 予动物来质表或1 扬精和神激方励面他的们奖。励表。扬要在正
1
不
变
5k Ω
v
, O
(7 )
T
放电端
(1 )
8.1.5 单稳态触发器
单稳态触发器——有一个稳态和一个暂稳态；在触发脉冲作用下， 由稳态翻转到暂稳态；暂稳状态维持一段时间后，自动返回到稳 态。
VC C
(8 )
(4 )
R
5kΩ
2 /3 VC C
(6 )
R& C1
v I1
5k Ω
vC
1 /3 V C C
t t
t
t t
I2 =VTH 产生如下正反馈过程：
vI2 vO vO1
迅速使 o1 = 1 o =0
数电第4章触发器课件
与该当前的输入信号有关，而且与此前电路的状态有关。
结构特征:由组合逻辑电路和存储电路组成,电路中存在反馈。 锁存器和触发器是构成时序逻辑电路的基本逻辑单元 。
2
4.1 概述 一、触发器的概念及特点 １.概念：
FF: (Flip-Flop, 简称FF)能够存储１位二进制信号 的基本单元电路。
２.特点： （１）有两个稳定的状态：０状态和１状态。 （２）在触发信号控制下，根据不同输入信号可置成 0或1状态。 （触发信号为时钟脉冲信号）
第4章 触发器
4.1 概述
4.2 基本SR触发器（SR锁存器）
4.3 同步触发器（电平触发）
4.4 主从触发器（脉冲触发）
4.5 边沿触发器（边沿触发） 4.6 触发器的逻辑功能及描述方法 4.7 集成触发器 4.8 触发器应用举例
作业题
【5】【6】【8】【11】
1
时序逻辑电路与锁存器、触发器： 时序逻辑电路: 工作特征：时序逻辑电路的工作特点是任意时刻的输出状态不仅
1、电路结构 以基本SRFF为基础，增加两个与非门。
置1端 时钟信号 (高电平有效) （同步控制）
置 0端 (高电平有效)
图4-5 同步SRFF
13
2、工作原理
分析CLK=0时： 有 SD’ =RD’=1， 则Q、Q’不变。 分析CLK=1时： （1）S=R=0时，有SD’ =RD’=1：Q、Q’不变(保持原态） （2）S =0, R=1：输出Q=0, Q’=1 （置0状态） （3）S =1, R=0：Q=1, Q’=0 （置1状态） （4）S=R=1：Q=Q’=1（未定义状态）
t t
1
主
O
Q
从
O
图4-13 主从JKFF波形
数字电子技术课件第4章触发器
②R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1； 再由R=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都 将变成1状态，这种情况称将触发器置1或置位。S端称为触发 器的置1端或置位端。
③R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保 持原有状态不变，即原来的状态被触发器存储起来，这体现了 触发器具有记忆能力。
Qn1 S RQn
JQ n KQnQn JQ n KQn CP下降沿到来时有效
主从JK触发器没有约束。
4.4.2 主从JK触发器
特 性 表
J
K
Qn
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
Q n+1 0 1 0 0 1 1 1 0
功能
Q n1 Q n
保持
Q n1 0
置0
Q n1 1
置1
Q n1 Q n 翻转
时 CP 序J 图
K
Q
4.4.2 主从JK触发器 逻辑符号
Q
Q
Q
Q
J CP K
J CP K 曾用符号
Q
Q
1J C1 1K
J CP K 国标符号
电路特点
①主从JK触发器采用主从 控制结构，从根本上解决 了输入信号直接控制的问 题，具有 CP＝1期间接 收输入信号，CP下降沿 到来时触发翻转的特点。
随 CP 的到来而翻转，而 T 触发器能解决这个问题。
4.5.1 T触发器电路结构
T 触发器只有一个控制端, 只要将主从 JK 触发器的两个输入端 J 和 K 连接起来作为一个输入端 T，就构成了 T 触发器
③R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保 持原有状态不变，即原来的状态被触发器存储起来，这体现了 触发器具有记忆能力。
Qn1 S RQn
JQ n KQnQn JQ n KQn CP下降沿到来时有效
主从JK触发器没有约束。
4.4.2 主从JK触发器
特 性 表
J
K
Qn
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
Q n+1 0 1 0 0 1 1 1 0
功能
Q n1 Q n
保持
Q n1 0
置0
Q n1 1
置1
Q n1 Q n 翻转
时 CP 序J 图
K
Q
4.4.2 主从JK触发器 逻辑符号
Q
Q
Q
Q
J CP K
J CP K 曾用符号
Q
Q
1J C1 1K
J CP K 国标符号
电路特点
①主从JK触发器采用主从 控制结构，从根本上解决 了输入信号直接控制的问 题，具有 CP＝1期间接 收输入信号，CP下降沿 到来时触发翻转的特点。
随 CP 的到来而翻转，而 T 触发器能解决这个问题。
4.5.1 T触发器电路结构
T 触发器只有一个控制端, 只要将主从 JK 触发器的两个输入端 J 和 K 连接起来作为一个输入端 T，就构成了 T 触发器
数字电路第五章触发器PPT课件
（3）特性方程：
S R Q Q*
0000 0011 1001 1011 0100 0110 1 1 0 0① 1 1 1 0①
■
第15页
《数字电子技术基发器的逻辑功能描述及其转换方法
5.6.1 触发器按逻辑功能的分类 5.6.2 触发器按逻辑功能与电路结构的关系 5.6.3 触发器的逻辑功能转换
触发器的逻辑功能是指触发器的次态和初态及输入 信号之间在稳态下的逻辑关系。
逻辑功能可采用特性表、特性方程、状态转换图和 波形图（或称时序图）来描述。
一、电路结构
反馈 反馈
两个输出端
两个输入端
逻辑符号
正是由于引入反馈，才使电路具有记忆功能 !
■
第3页
《数字电子技术基础》 （第五版）
电子信息研究室
二、功能分析
设Q为触发器的原状态（初态），即触发信号输入前的状态；
Q*为触发器的新状态（次态），即触发信号输入后的状态。
输入RD=0, SD=0时
Q0 Q1
■
00
11
输出保持：
Q* 1 Q* 0
第5页
《数字电子技术基础》 （第五版）
输入RD=1, SD=0时
Q0 Q1
0
1
0
1
电子信息研究室
置“0”！
Q1 Q0
1
0
0
1
11
00
输出仍保持：
Q* 0 Q* 1
■
11
00
输出变为：
Q* 0 Q* 1
第6页
《数字电子技术基础》 （第五版）
输入RD=1, SD=1时
■
第13页
《数字电子技术基础》 （第五版）
电子信息研究室
S R Q Q*
0000 0011 1001 1011 0100 0110 1 1 0 0① 1 1 1 0①
■
第15页
《数字电子技术基发器的逻辑功能描述及其转换方法
5.6.1 触发器按逻辑功能的分类 5.6.2 触发器按逻辑功能与电路结构的关系 5.6.3 触发器的逻辑功能转换
触发器的逻辑功能是指触发器的次态和初态及输入 信号之间在稳态下的逻辑关系。
逻辑功能可采用特性表、特性方程、状态转换图和 波形图（或称时序图）来描述。
一、电路结构
反馈 反馈
两个输出端
两个输入端
逻辑符号
正是由于引入反馈，才使电路具有记忆功能 !
■
第3页
《数字电子技术基础》 （第五版）
电子信息研究室
二、功能分析
设Q为触发器的原状态（初态），即触发信号输入前的状态；
Q*为触发器的新状态（次态），即触发信号输入后的状态。
输入RD=0, SD=0时
Q0 Q1
■
00
11
输出保持：
Q* 1 Q* 0
第5页
《数字电子技术基础》 （第五版）
输入RD=1, SD=0时
Q0 Q1
0
1
0
1
电子信息研究室
置“0”！
Q1 Q0
1
0
0
1
11
00
输出仍保持：
Q* 0 Q* 1
■
11
00
输出变为：
Q* 0 Q* 1
第6页
《数字电子技术基础》 （第五版）
输入RD=1, SD=1时
■
第13页
《数字电子技术基础》 （第五版）
电子信息研究室
数电触发器PPT演示课件PPT113页
Qn
Q n1
J
0
0
0
0
1
1
1
0
1
1
1
0
第29页，共113页。
5.2.5 电位触发方式的工作特性
电位触发方式——当钟控信号CP为低（高）电平时，触 发器不接受输入激励信号，触发器状态保持不变；当钟控信号CP 为高（低）电平时，触发器接受输入激励信号，状态发生转 移。
电位触发方式的特点： 在约定钟控信号电平（CP=1或CP=0）期间，输入激励信号
/RD=×
/ SD=1
/RD=1 /SD=0
/RD=1 /SD=×
/RD /SD 00
Qn+1 ×
功能 不定
0
1
01
0
置0
/RD=0 /SD=1
10 1
置1
1 1 Qn 保持
①当触发器处在0状态，即Qn=0时，若输入信号 RDSD＝01 或11，触发器仍为0状态；
若 RDSD＝10，触发器就会翻转成为1状态。
化，输出马上跟着改变。
在时序电路中，常常希望输入信号只作为输出变化的条件， 何时开始翻转要由节拍器（时钟）来决定。显然基本触发器不具 有这样的功能。
给触发器加一个时钟控制端CP，只有在CP端上出现时钟脉 冲时，触发器的状态才能改变。这种触发器称为钟控触发器。
钟控触发器具有按时钟拍节工作的特点，下面我们
②当触发器处在1状态，即Qn=1时，若输入信号 RDSD＝10 或11，触发器仍为1状态；
若 RDSD＝01，触发器就会翻转成为0状态。
11
第12页，共113页。
B、激励表是用表格的方式表示触发器从一个状态变化到另一个状态或保持原状态不变
数字电子技术基础第5章锁存器与触发器PPT课件
按结构分类
分立元件触发器和集成触发器。
按工作方式分类
边沿触发器和电平触发器。
触发器的工作原理
触发器在输入信号的作用下，通过内部逻辑门电路的开关特性，实现状态的翻转。
触发器的状态翻转通常发生在时钟脉冲的边沿，此时触发器的输出状态将根据输入 信号和内部状态而改变。
触发器具有置位、复位和保持三种基本功能，这些功能可以通过组合不同的逻辑门 电路来实现。
存储器
触发器还可以用于构建更复杂的存储器，如静态随机存取存储器（SRAM）等。在这些存储器中，触发器 用于存储二进制数据，并在需要时提供数据输出。
两者结合的应用实例
• 数字系统：在数字系统中，锁存器和触发器经常结合使用。 例如，在微处理器或数字信号处理系统中，锁存器和触发器 用于实现数据的存储、传输和控制。这些系统中的锁存器和 触发器通常以大规模集成（LSI）或超大规模集成（VLSI） 的形式存在。
VS
中规模集成电路
在中规模集成电路中，我们将学习一些常 见的数字集成电路，例如译码器、编码器 和比较器等。这些集成电路在数字系统中 有着广泛的应用，例如在计算机、通信和 控制系统等。我们将学习这些集成电路的 工作原理、特性和应用。
THANKS
感谢观看
04
锁存器与触发器的比较
工作原理比较
锁存器
在时钟信号的控制下，实现数据的存 储和传输。当控制信号处于高电平时 ，数据被写入锁存器；当控制信号处 于低电平时，数据保持不变。
触发器
具有记忆功能的基本逻辑单元，能够 在时钟信号的控制下，实现数据的存 储和传输。在时钟脉冲的上升沿或下 降沿时刻，数据被写入触发器。
锁存器和触发器在数字电路中有着广 泛的应用，例如在寄存器、计数器和 时序逻辑电路中。在本章中，我们学 习了这些应用的具体实现和原理。
分立元件触发器和集成触发器。
按工作方式分类
边沿触发器和电平触发器。
触发器的工作原理
触发器在输入信号的作用下，通过内部逻辑门电路的开关特性，实现状态的翻转。
触发器的状态翻转通常发生在时钟脉冲的边沿，此时触发器的输出状态将根据输入 信号和内部状态而改变。
触发器具有置位、复位和保持三种基本功能，这些功能可以通过组合不同的逻辑门 电路来实现。
存储器
触发器还可以用于构建更复杂的存储器，如静态随机存取存储器（SRAM）等。在这些存储器中，触发器 用于存储二进制数据，并在需要时提供数据输出。
两者结合的应用实例
• 数字系统：在数字系统中，锁存器和触发器经常结合使用。 例如，在微处理器或数字信号处理系统中，锁存器和触发器 用于实现数据的存储、传输和控制。这些系统中的锁存器和 触发器通常以大规模集成（LSI）或超大规模集成（VLSI） 的形式存在。
VS
中规模集成电路
在中规模集成电路中，我们将学习一些常 见的数字集成电路，例如译码器、编码器 和比较器等。这些集成电路在数字系统中 有着广泛的应用，例如在计算机、通信和 控制系统等。我们将学习这些集成电路的 工作原理、特性和应用。
THANKS
感谢观看
04
锁存器与触发器的比较
工作原理比较
锁存器
在时钟信号的控制下，实现数据的存 储和传输。当控制信号处于高电平时 ，数据被写入锁存器；当控制信号处 于低电平时，数据保持不变。
触发器
具有记忆功能的基本逻辑单元，能够 在时钟信号的控制下，实现数据的存 储和传输。在时钟脉冲的上升沿或下 降沿时刻，数据被写入触发器。
锁存器和触发器在数字电路中有着广 泛的应用，例如在寄存器、计数器和 时序逻辑电路中。在本章中，我们学 习了这些应用的具体实现和原理。
数字电子技术基础(第五版)第五章触发器PPT课件
在时钟信号下降沿时刻，触发器 接收输入信号并改变状态。实现 方法是在主从触发器的基础上，
增加一个下降沿检测电路。
边沿触发器的特点
边沿触发器只在时钟信号的边沿 时刻改变状态，具有较高的抗干 扰能力和稳定性。同时，边沿触 发器可以实现多个触发器的级联
和同步操作。
06
集成触发器及其应用
集成触发器类型与特点
波形分析
在波形图中，可以观察到输入信号J、K以及输出信号Q、Q' 的波形变化。通过对比输入信号和输出信号的波形，可以验 证触发器的逻辑功能是否正确实现。
T触发器实现方法
T触发器定义
T触发器是一种特殊类型的触发器，其输入信号为T，输出信号为Q和Q'。当T=1时，触 发器翻转；当T=0时，触发器保持原状态不变。
和时钟信号CP接入芯片对应的引脚即可。
03
可编程逻辑器件实现
利用可编程逻辑器件（如FPGA、CPLD等）实现D触发器的功能。通过
编程配置逻辑器件的内部逻辑单元，实现D触发器的逻辑功能。
04
JK触发器和T触发器
JK触发器电路结构
基本结构
由两个可控RS触发器构成，输入信号为J和K，输出信号为 Q和Q'。
功能表
列出输入信号S、R与输出信号Q、Q'之间关系的表格，用于描述触发器的逻辑功能。功能表中应包含所有可能的 输入组合及对应的输出状态。
03
同步RS触发器及D触发器
同步RS触发器电路结构
1 2 3
基本RS触发器
由两个与非门交叉耦合构成，具有置0、置1和保 持功能。
同步RS触发器
在基本RS触发器的基础上，引入时钟信号CP， 使得触发器的状态只在CP的上升沿或下降沿发生 改变。
增加一个下降沿检测电路。
边沿触发器的特点
边沿触发器只在时钟信号的边沿 时刻改变状态，具有较高的抗干 扰能力和稳定性。同时，边沿触 发器可以实现多个触发器的级联
和同步操作。
06
集成触发器及其应用
集成触发器类型与特点
波形分析
在波形图中，可以观察到输入信号J、K以及输出信号Q、Q' 的波形变化。通过对比输入信号和输出信号的波形，可以验 证触发器的逻辑功能是否正确实现。
T触发器实现方法
T触发器定义
T触发器是一种特殊类型的触发器，其输入信号为T，输出信号为Q和Q'。当T=1时，触 发器翻转；当T=0时，触发器保持原状态不变。
和时钟信号CP接入芯片对应的引脚即可。
03
可编程逻辑器件实现
利用可编程逻辑器件（如FPGA、CPLD等）实现D触发器的功能。通过
编程配置逻辑器件的内部逻辑单元，实现D触发器的逻辑功能。
04
JK触发器和T触发器
JK触发器电路结构
基本结构
由两个可控RS触发器构成，输入信号为J和K，输出信号为 Q和Q'。
功能表
列出输入信号S、R与输出信号Q、Q'之间关系的表格，用于描述触发器的逻辑功能。功能表中应包含所有可能的 输入组合及对应的输出状态。
03
同步RS触发器及D触发器
同步RS触发器电路结构
1 2 3
基本RS触发器
由两个与非门交叉耦合构成，具有置0、置1和保 持功能。
同步RS触发器
在基本RS触发器的基础上，引入时钟信号CP， 使得触发器的状态只在CP的上升沿或下降沿发生 改变。
数字电子技术基础PPT第四章 触发器
2020/6/22
2020/6/22
分析结果：
(1)若J=1,K=0，则CP=1时主触发器置“1” (无论Q是0还是1)，待CP=0后，从触发器也置 “1”(2)。若J=0,K=1，则CP=1时主触发器置“0” (无论Q是0还是1)，待CP=0后，从触发器也置 “0(”3)若。J=0,K=0，则主、从触发器都保持原
在整个CP=1期 间，输出随输入 变化而变化。是 电平触发而不是 边沿触发。
2020/6/22
若CP在=1电时路段中：增假加如
①上②升两沿根到连来线时，，则S=G03,、
GR5=是1而一使个Q基=1本，R若S触此发后
器的，CPG=41、期G间6是出一现个R=基0,
③
本S=R1S，触即发R器欲。使输出置
本节是站在逻辑功能的角度对触发器进行 了分类：有RS触发器、JK触发器、D触发器和 T触发器。
值得注意的是：电路结构和逻辑功能不具 有一一对应关系。
2020/6/22
值得注意的是：电路结构和逻辑功能不具 有一一对应关系。
以D触发器为例：
(1)P222图5.3.4,由电平触发的触发器构 成，且为电平触发；
状态。
(4)若J=1,K=1，若Qn =0，则Qn+1=1；若Qn =1，则Qn+1=0。即Qn+1 = Qn 。换句话说， J=K=1时，每遇到一个CP的下降沿，则Q翻转 一次。
2020/6/22
2.动作特点： （1）分两拍； （2）输出Q是由下降沿来临之前的Q’决定
的； （3）J=K=1时，触发器遇一个CP下降沿就
也因称此维称持③线④。为阻塞线。 2020/6/22
3.利用传输延迟时间的边沿触发器(下降沿触 发器)
2020/6/22
分析结果：
(1)若J=1,K=0，则CP=1时主触发器置“1” (无论Q是0还是1)，待CP=0后，从触发器也置 “1”(2)。若J=0,K=1，则CP=1时主触发器置“0” (无论Q是0还是1)，待CP=0后，从触发器也置 “0(”3)若。J=0,K=0，则主、从触发器都保持原
在整个CP=1期 间，输出随输入 变化而变化。是 电平触发而不是 边沿触发。
2020/6/22
若CP在=1电时路段中：增假加如
①上②升两沿根到连来线时，，则S=G03,、
GR5=是1而一使个Q基=1本，R若S触此发后
器的，CPG=41、期G间6是出一现个R=基0,
③
本S=R1S，触即发R器欲。使输出置
本节是站在逻辑功能的角度对触发器进行 了分类：有RS触发器、JK触发器、D触发器和 T触发器。
值得注意的是：电路结构和逻辑功能不具 有一一对应关系。
2020/6/22
值得注意的是：电路结构和逻辑功能不具 有一一对应关系。
以D触发器为例：
(1)P222图5.3.4,由电平触发的触发器构 成，且为电平触发；
状态。
(4)若J=1,K=1，若Qn =0，则Qn+1=1；若Qn =1，则Qn+1=0。即Qn+1 = Qn 。换句话说， J=K=1时，每遇到一个CP的下降沿，则Q翻转 一次。
2020/6/22
2.动作特点： （1）分两拍； （2）输出Q是由下降沿来临之前的Q’决定
的； （3）J=K=1时，触发器遇一个CP下降沿就
也因称此维称持③线④。为阻塞线。 2020/6/22
3.利用传输延迟时间的边沿触发器(下降沿触 发器)
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
—— RS 触发器特征
1）全零非法，全1保持。 2）01置零，10置1。
Qn1 S R Qn
提 示：
—— D 触发器特征
跟随 D。
Qn1 D
提 示：
—— J K 触发器特征
1）全零保持，全1翻转； 2）01置零，10置1。 Q n1 JQ n KQ n
3.2 触发器间的相互转换
1. JK触发器 D触发器 JK触发器的特征方程 Q n1 JJQ n K Q n
提 示：
—— RS 触发器特征
1）全零非法，全1保持。 2）01置零，10置1。
R: Reset S: Set
RS 0
（约束 条件）
触发器输出端状态由 1 变为0 或由0 变为1 称为“翻转”。
(1)基本RS触发器
(2)基本RS锁存触发器
（3）RS 触发器的特征方程
Qn1 S R Qn
2. 触发器的触发方式
上升沿触发
下降沿触发
Qn1 S R Qn TQn T Qn Qn T Qn (T Qn ) Qn TQn TQn T Qn
特征方程:
Q n1 TQ n TQ n
特征方程:
Q n1 TQ n TQ n
真值表（特征表）
T Qn Qn+1
000 011 101 110
T 触发器波形图
010 0 011 0
100 1 101 1
110 1 111 0
保持 置0 置1
翻转
JK
Qn+1
0 0 Qn （保持） 0 1 0 （置0） 1 0 1 （置1） 1 1 （翻转）
提 示：
—— J K 触发器特征
1）全零保持，全1翻转； 2）01置零，10置1。
● 主从JK 触发器（电路如下图所示）
第3章 触 发 器
Q稳态1 Q稳态2
3.1.2 基本RS触发器
(1) 逻辑电路及逻辑符号
(2) RS触发器的特征表
R S Qn
Qn+1
非法 复位 置位 保持
000 001 010 011 100 101 110 111
X
X
0 0
置0
1
1
置1
0
1
（3）RS 触发器的特征方程
Qn1 S R Qn
3.3.3 单脉冲去抖电路 1. 问题的提出
实际应用中，有时需要产生一个单脉冲作为开关输入信号，若采用机 械式的开关电路会产生抖动现象，并由此引起错误信息。
2. 解决问题
Q
S
R
S B，触发器被置0，输出端:
Q 0、Q 1
S A，触发器被置1，输出端:
Q 1、Q 0
S 悬空，触发器保持之前输出 .
你看出来了 吗?
提 示：
—— T 触发器特征
T 零保持,T 1翻转。
3. D 触发器
D 触发器电路结构
逻辑符号
真值表（特征表）
D Qn Qn+1 000 010 101 111
特征方程 Q n1 D
想一想
它们有什 么区别？
D 触发器波形图
提 示：
—— D 触发器特征
跟随 D。
4. JK 触发器
S B，触发器被置0，输出端:
Q 0、Q 1
于是，在触发器的 Q 端产生一个正脉冲。
3.3.4 分频电路 1. 电路
Qn1 D Qn
它实现的是几分频?
如何实现四分频？
2. 倍频电路
图3.25（b）倍频电路及波形
D门
电
CP 路
D触发器的特征方程
JD K D
Q n1 D
D(Q n Qn ) DQ n DQn
2. JK触发器 T 、T′触发器
JK触发器的特征方程 Q n1 JJQ n KKQ n T 触发器的特征方程 Q n1 TTQ n TTQ n
令J=T，K=T
T门
电
CP 路
1
Qn1 TQ n T Qn 1 Q n 0 Qn Q n
● 主从JK 触发器的逻辑符号
提示
JK主从触发器还增加了与控制时钟无关的
异步置1 S 和置0端 R 。
时钟电平触发 上升沿触发
下降沿触发
简化符号
主从JK触发器
小结
提 示：
—— T’ 触发器特征
翻转。
Qn1 Qn
提 示：
—— T 触发器特征
T 零保持,T 1翻转。Q n1 TQ n TQ n
提 示：
3. D 触发器 JK 触发器
D触发器的特征方程 Q n1 D JK触发器的特征方程 Q n1 JQ n KQ n
D JQ n KQ n
4. D 触发器 T 触发器
D触发器的特征方程 Q n1 D T 触发器的特征方程 Q n1 TQ n TQ n
D TQ n TQ n T Q
（1）电平控制触发
CP
电
平
tx
t
触 发
（2）边沿控制触发
3.1.3 各种逻辑功能的触发器
1. T ’ 触发器
上升沿触发
Qn1 S R Qn Qn1 Qn Qn Qn Qn1 Qn
边沿触发
特征方程: Qn1 Qn
1 0
1
1
1
00Leabharlann 003.1.3 各种逻辑功能的触发器
2. T 触发器
你知道它们分别是什 么触发方式吗?
3.3.1 寄存器
1. 电路
每个触发器都能存储1位二进制信息，因此触发器可用来构成寄存器。 图3.22 是四位寄存器。
D0
D1
D2
D3
3.3.2 移位寄存器 1. 电路
0 101
10
10
1
2. 电路概述
在控制时钟的连续作用下，被存储的二进制数（0101）一位接一位 地从左向右移动，根据D触发器的特点，当时钟脉冲沿到来时，输出端的状 态与输入端状态相同，。所以时钟端CP每来一个脉冲都会引起所有触发器 状态向右移动一位，若来4 个时钟脉冲，移位寄存器就存储了4 位二进制信 息Q0Q1Q2Q3= 0101。
异或
T′触发器
Qn1 D Qn
异或 1
A A
同或 1
A A
异或 0
A A
同或 0
A A
3.3 触发器的应用
在数字电路中，各种信息都是用二进制 这一基本工作信号来表示的，而触发器是存放 这种信号的基本单元。由于触发器结构简单， 工作可靠，在基本触发器的基础上能演变出许 许多多的其他应用电路，因此被广泛运用。特 别是时钟控制的触发器为同时控制多个触发器 的工作状态提供了条件，它是时序电路的基础 单元电路，常被用来构造信息的传输、缓冲、 锁存电路及其他常用电路。
JK 触发器电路结构
逻辑符号
简化符号
Qn1 S R Qn J Qn K Qnn Qn J Qn (K Qnn) Qn JQn K Qn
特征方程
Q n1 JQ n KQ n
特征方程
Q n1 JQ n KQ n
JK 触发器波形图（图3.15）
特征表
J K Qn Qn+1
000 0 001 1