数字电子技术基础触发器
数字电子技术基础-第四章-触发器
SD——直接置1端，低电平有效。
G2
G1 & Q3 & G3
& Q4 G4 &
Q
Q
L2
CP Q5 & G5 Q6 G6 &
C1 R 1D ∧ S RD SD
RD和SD不受CP和D信
SD
RD
D
号的影响，具有最高的 优先级。
3．集成D触发器74HC74
2Q 2Q 1Q 1Q Vcc 2RD 2D 2CP 2SD 2Q 2Q
2.特性方程
KQn J 0 1 00 01 11 10
0 0
0 0 1 1
0 0
1 1 0 0
0 1
0 1 0 1
0 1
0 0 1 1
0 1
1 1
0 0
0 1
Qn1 JQn KQn
1 1
1 1
0 1
1 0
3.状态转换图
J=1 K=× J=0 K=× 0 J=× K=1 1 J=× K=0
CP=1时， Q2=0，则Q=1， 封锁G1和G3 使得Q2=0，维持置1 同时Q3=1，阻塞置0
Q3
R
&
Q
G6
& Q4
D
G4
置1阻塞、置0维持线
Q3=0，则Q=0， 封锁G4，使得Q4=1， 阻塞D=1进入触发器， 阻塞置1 同时保证Q3=0，维持置0
触发器的直接置0端和置1端
RD——直接置0端，低电平有效；
JK触发器→T（T ′）触发器
Qn+ 1 = TQn + TQn
令J = K = T
D触发器→JK触发器
数字电子技术-锁存器和触发器
状态，初态用Q n表示。
状态次态用Q n+1表示。
第 12 页
1) 工作原理 R=0、S=0 状态不变
0 G1
R
≥1
11
Q
R
0
G1 ≥1
00
Q
G2 ≥1 S
0
0
Q
若初态 Q n = 1
G2 ≥1 S
0
1
Q
若初态 Q n = 0
第 13 页
R=0、S=1 置1
无论初态Q n为0或1，锁存器的次态为1态。 信号消失后 新的状态将被记忆下来。
G4 & Q4
G2
≥1
E
Q
1 G5
≥1
&
Q
D S
Q3 G1 G3
国标逻辑符号
D 1D
Q
E E1
Q
第 24 页
逻辑功能
E
R =S
G4 &
Q4
G2 ≥1
G5 1
≥1 & Q3
D
S = D G3
G1
D锁存器的功能表 E D Q Q 功能 Q 0 × 不变 不变 保持
1 0 0 1 置0 Q 1 1 1 0 置1
G1
1
Q
1TG
T1 G
1
Q
2
2
G3 C G4 G2
E
1
1
C
1
Q
G2
1
Q
G2
第 26 页
(c) 工作波形
C
D TG TG 1C C
G1 1
TG C
D
Q
E
TG
Q
2
1
数字电子技术-4
1．主从RS触发器的逻辑功能
（1）当 CP =0时，CP 0 ，从触发器被封锁，保持原状态不变。 此时，G7 和 G8打开，主触发器工作，接收R和S端的输入信号。 （2）当CP由1跃变到0时，即CP 0，CP 1 。主触发器被封锁， 输入信号R，S不再影响主触发器的状态。此时，由于 CP 1， G3 和 G4打开，从触发器接收主触发器输出端的状态。
由上述分析可知，主从触发器的翻转是在CP由1变0时刻 （CP下降沿）发生的，CP一旦变为0后，主触发器被封锁，其状 态不再受R，S影响，故主从触发器对输入信号的敏感时间大大 缩短，只在CP由1变0的时刻触发翻转，因此不会有空翻现象。
如表4-4所示为主从RS触发器的特性表。
R
S
现态 Qn
次态 Qn1
1
0
1
1
1
1
每输入一个脉冲
0
输出状态改变一次
表4-5 主从JK触发器的特性表（CP下降沿触发）
由上表可K触发器没有约束条件，且当 J K 1 时，每输入一个 时钟脉冲后，触发器都向相反的状态翻转一次。
2．主从JK触发器的特性方程
根据主从JK触发器的特性表，用卡诺图化简法可得主从JK
1．同步D触发器的逻辑功能
（1）当 CP =0时，G3 和 G4被封锁，触发器保持原状态不变， 输出都为1，不受D端输入信号的控制。 （2）当 CP =1 时，G3 和 G4 解除封锁，可接收D端的输入信号。 若 D =0，触发器翻转到0状态，则 Q =0 ；若 D =1 ，触发器翻 转到1状态，则 Q =1 。
数字电子技术
第4章 触发器
1 触发器概述
2 基本RS触发器
3 同步触发器
4 主从触发器
数字电子技术实验五触发器及其应用（学生实验报告）
数字电⼦技术实验五触发器及其应⽤（学⽣实验报告）实验三触发器及其应⽤1．实验⽬的(1) 掌握基本RS、JK、D和T触发器的逻辑功能(2) 掌握集成触发器的逻辑功能及使⽤⽅法(3) 熟悉触发器之间相互转换的⽅法2．实验设备与器件(1) ＋5V直流电源(2) 双踪⽰波器(3) 连续脉冲源(4) 单次脉冲源(5) 逻辑电平开关(6) 逻辑电平显⽰器(7) 74LS112（或CC4027）；74LS00（或CC4011）；74LS74（或CC4013）3．实验原理触发器具有 2 个稳定状态，⽤以表⽰逻辑状态“1”和“0”，在⼀定的外界信号作⽤下，可以从⼀个稳定状态翻转到另⼀个稳定状态，它是⼀个具有记忆功能的⼆进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。
(1) 基本RS触发器图4-5-1为由两个与⾮门交叉耦合构成的基本RS触发器，它是⽆时钟控制低电平直接触发的触发器。
基本RS触发器具有置0 、置1 和保持三种功能。
通常称S为置“1”端，因为S＝0（R＝1）时触发器被置“1”；R为置“0”端，因为R＝0（S＝1）时触发器被置“0”，当S=R=1时状态保持；S＝R＝0时，触发器状态不定，应避免此种情况发⽣，表4-5-1为基本RS触发器的功能表。
基本RS触发器。
也可以⽤两个“或⾮门”组成，此时为⾼电平电平触发有效。
图4-5-1 基本RS触发器(2) JK触发器在输⼊信号为双端的情况下，JK触发器是功能完善、使⽤灵活和通⽤性较强的⼀种触发器。
本实验采⽤74LS112双JK触发器，是下降边沿触发的边沿触发器。
引脚功能及逻辑符号如图4-5-2所⽰。
JK触发器的状态⽅程为Q n+1＝J Q n＋K Q nJ和K是数据输⼊端，是触发器状态更新的依据，若J、K有两个或两个以上输⼊端时，组成“与”的关系。
Q与Q为两个互补输出端。
通常把 Q＝0、Q＝1的状态定为触发器0 状态；⽽把Q＝1，Q＝0定为 1 状态。
图4-5-2 74LS112双JK触发器引脚排列及逻辑符号下降沿触发JK触发器的功能如表4-5-2注：×— 任意态↓— ⾼到低电平跳变↑— 低到⾼电平跳变Q n （Q n ）— 现态 Q n+1（Q n+1）— 次态φ— 不定态JK 触发器常被⽤作缓冲存储器，移位寄存器和计数器。
阎石《数字电子技术基础》(第5版)(名校考研真题 触发器)【圣才出品】
第5章 触发器一、选择题1．为了使钟控RS触发器的次态为1，RS的取值应为（）。
[成都理工大学2006 研]A．RS＝0B．RS＝01C．RS＝10D．RS＝11【答案】B【解析】当S＝l,R＝0时,Q＝1 、Q'＝O 。
在SD＝1；当S＝0,R＝1 时,Q＝0,Q'＝l；当S＝R＝0时，电路维持原来的状态不变。
2．设计一“00001111”串行序列发生器，最少需要触发器个数是（）。
[电子科技大学2006 研]【答案】B【解析】设有三个不同的变量Q2Q1Q0，前三个状态可以确定下一个状态，比如Q2Q1Q0＝000确定输出状态为1，001的时候为1，依次类推，八个输出需要计数器至少有8个不同的状态。
3．（多选）下列所示的电路中，能完成逻辑功能的电路有（）。
[北京邮电大学2010研]A B C D【答案】ACD【解析】D 触发器特性方程为＝；JK 触发器的特性方程为1n QD +=n Q ；T 触发器特性方程为＝;n+1n n Q J Q KQ =+0=n n n Q Q Q Q=+n+1Q TQ TQ =+Q n+11⋅=+=n n nQ Q Q Q Q 二、填空题1．对于D 触发器，欲使则输入D ＝______。
[成都理工大学2006研]【答案】【解析】根据D 触发器的特性方程，可得2．施密特触发器输入端加正弦波信号，则输出为同频率的______。
[北京工业大学2008研]【答案】矩形脉冲【解析】施密特触发器状态转换过程中的正反馈作用，可以将边沿变化缓慢的周期性信号变换为边沿很陡的矩形脉冲信号3．图5-1为某触发器状态图，该触发器为______触发器。
[北京工业大学2008研]图5-1【答案】D【解析】该触发器只有保持和翻转功能，没有置数功能，所以肯定不是RS 触发器，而JK 触发器需要两个不同变量的输入，图中的变量数只有一个，所以应该是T 触发器或者D 触发器，T 触发器特性方程为，当Q ＝1时，输入T ＝1,应该会得到逻辑电平0，而不是1； D 触n+1Q TQ TQ =+发器特性方程为，符合状态转换图。
数字电子技术基础(第四版)课后习题答案_第四章
第4章触发器[题4.1]画出图P4.1所示由与非门组成的根本RS触发器输出端Q、Q的电压波形，输入端S、R的电压波形如图中所示。
图P4.1[解]见图A4.1图A4.1[题4.2]画出图P4.2由或非门组成的根本R-S触发器输出端Q、Q的电压波形，输出入端S D，R D的电压波形如图中所示。
图P4.2[解]见图A4.2[题4.3]试分析图P4.3所示电路的逻辑功能，列出真值表写出逻辑函数式。
图P4.3 [解]：图P4.3所示电路的真值表S R Q n Q n+1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0* 1 110*由真值表得逻辑函数式 01=+=+SR Q R S Q nn[题4.4] 图P4.4所示为一个防抖动输出的开关电路。
当拨动开关S 时，由于开关触点接触瞬间发生振颤，D S 和D R 的电压波形如图中所示，试画出Q 、Q 端对应的电压波形。
图P4.4[解] 见图A4.4图A4.4[题4.5] 在图P4.5电路中，假设CP 、S 、R 的电压波形如图中所示，试画出Q 和Q 端与之对应的电压波形。
假定触发器的初始状态为Q =0。
图P4.5[解]见图A4.5图A4.5[题4.6]假设将同步RS触发器的Q与R、Q与S相连如图P4.6所示，试画出在CP 信号作用下Q和Q端的电压波形。
己知CP信号的宽度t w = 4 t Pd 。
t Pd为门电路的平均传输延迟时间，假定t Pd≈t PHL≈t PLH，设触发器的初始状态为Q=0。
图P4.6图A4.6[解]见图A4.6[题4.7]假设主从结构RS触发器各输入端的电压波形如图P4.7中所给出，试画Q、Q端对应的电压波形。
设触发器的初始状态为Q=0。
图P4.7[解] 见图A4.7图A4.7[题4.8]假设主从结构RS触发器的CP、S、R、DR各输入端的电压波形如图P4.8所示，1DS。
数字电子技术基础4
0 1 0 1
0 1 1 0
每输入一个脉 冲，输出状态 改变一次
T＝1时， 翻转。
Q n1 Q n
如果将T恒接高电平，就构成了一种特殊的触发器T’，它 Q n1 Q n 只是脉冲翻转电路 。
4-2-4. 边沿触发器
为了提高触发器的抗干扰能力，希望触发器的次态仅仅 取决于 CP 作用沿到达时刻输入信号的状态。这样的触发器 称为边沿触发器。 这里，重点介绍利用 CMOS 传输门构成的 边沿 D 触发器
CP=1 时 打 开 CP=0 时 封 锁
Q = Q’
注意：在CP的一个变化周期中，触发器输出状态只改变一次。
3. 特性表 4. 几点说明 1)图示主从RS 触发器 1 触发有效； 2)表中*表示：若 R、S 端同时触发， 则在CP回到0后,输出状态不定； 3)输入端的约束条件为 RS = 0。 CP 0 R X 0 0 1 S X 0 1 0 Qn+1 Qn Qn 1 0
4-2-2. 同步 RS触发器
在数字系统中，如果要求某些触发器在同一时刻动作，就 必须给这些触发器引入时间控制信号,使这些触发器只有在 同步信号到达时才按输入信号改变状态。 时间控制信号也称同步信号，或时钟信号， 或时钟脉冲，简称时钟，用 CP 表示 Q Q 受CP控制的触发器称为时钟触发器。
一、电路结构与工作原理
S CP R
Q
&
Q
触发器在CP控制下正常工作时应使 SD、RD 处于高电平。
&
G4
G2
注意：用SD、RD 将触发器置位或复位应当在CP=0的状态 下进行，否则在SD、RD 返回高电平以后，无法保存预置 的状态。
二. 动作特点
数字电子技术基础第五章触发器
S
(a)
(a)防抖动开关电路图
uA Q uB Q
Q
反跳
反跳
Q (b)
(b)开关反跳现象及改善后的波形图
20
5.3 同步触发器
实际工作中，触发器的工作状态不仅要由触发输入 信号决定，而且要求按照一定的节拍工作。为此，需要 增加一个时钟控制端 CP。
CP 即 Clock Pulse，它是一串 周期和脉宽一定的矩形脉冲。
具有时钟脉冲控制的触发器称为时钟触发器，
又称钟控触发器。
同步触发器是其中最简单的一种，而 基本 RS 触发器称异步触发器。
21
(一)同步 RS 触发器
1. 电路结构与工作原理 Q 基本 RS 触发器 Q
G1
S1 Q3 G3
G2
Q4 R1 G4
S
10 CP
R
增加了由时钟 CP 控制的门 G3、G4
工作原理 ★ CP = 0 ，G3、G4 被封锁。基本 RS 触发 器的输入均为 1，触发器 状态保持不变。
的作用下，状态转换的 方向。
尾端：表示现态，箭头
指向表示次态。
16
(3) 特征方程（也称为状态方程或次态方程）
RD SD Qn Qn+1
说明
0 0 0 × 触发器状态不定
0 0 1×
0 1 0 0 触发器置 0 0110
1 0 0 1 触发器置 1 1011
1 1 0 0 触发器保持原状态不变 1111
9
2. 工作原理及逻辑功能 Q 1 触发器被置 1 0 Q
G1
G2
11
0 SD
输入 RD SD 00 01 10 11
输出 QQ
01 10
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
5.1 概述
触发器的分类
RS型触发器
功能分类：
JK型触发器 D型触发器 T型触发器
T 型触发器
第5章 触发器
5
结构分类： 基本（RS) 同步（RS)
主从 (RS、JK)
边沿 (维持阻塞、CMOS边沿）
第5章 触发器
6
5.2 触发器的结构与工作原理
5.2.1 基本RS触发器 1. 电路组成 如图所示，两个与非门交叉耦合或首尾连 接就构成了基本RS触发器。
禁用
19
特性表
CP高电平有效 输入高电平有效
保持 保持 置1
置0
不定
第5章 触发器
20
4. 动作特点
在CP=1的全部时间里S和R的变化，都将引起触
发器输出端状态的变化。
如果CP=1期间内输入信号多次发生变化，则触
发器的状态也会发生多次翻转，这降低了电路
的抗干扰能力。 存在空翻问题。
第5章 触发器
SD和R D ：异步置位端和异步复位端，可以不受
CP脉冲的限制，完成置0和置l功能。
第5章 触发器
18
3. 逻辑功能
010
1 01
001
11 0
(1) S = R = 0， Qn = Qn+1 (3) S = 0，R = 1， Qn+1 =0
第5章 触发器
(2) S = 1，R = 0 ， Qn+1=1 (4) S = R= 1
第5章 触发器
7
2. 工作原理
定义Q＝1、Q＝0为1状态，
Q＝0、Q ＝l为0状态。
S D 为（直接）置位端或
置1端，低电平有效。
R D 为（直接）复位端或
置0端，低电平有效。
第5章 触发器
8
3 . 逻辑功能
（1）置1功能
当 S D 0, R D 1 时，电路为置1状态。 （2）置0功能
第5章 触发器
1 1 0 0 1 1 0 0
0 1 1 0 0 1 0 1
0 保持 1 0 置‘0’ 0 1 置‘1’ 1 不定 1* 不定 1*
特性方程
Q n 1 S RQ n SR 基本RS触发器也可以用两个或非门构成，其逻
辑电路图和逻辑符号如下所示 ，其直接置位端
28
2. 主从JK触发器
在主从RS的触发器中，R、S信号之间之所以有
约束，当R=S=l时，触发器出现不定状态。 主从JK触发器可以解决主从RS触发器对输入信
号的约束问题。
第5章 触发器
第5章 触发器
16
1. 同步RS触发器电路结构
G1、G2组成基本RS触发器，G3、G4组成输入控制
电路。
逻辑符号
第5章 触发器
17
2. 工作原理
CP时钟脉冲未到，即CP=0时，G3,G4门被封锁，
无论S、R端加什么信号它们输出全是1，触发器保
持原来状态不变。
在CP=1时，R、S的变化才能引起触发器翻转。
21
5. 空翻现象
同一时钟脉冲作用期间，引起触发器发生两次以 致多次翻转的现象，叫空翻。
第5章 触发器
22
同步RS触发器存在空翻现象，为了提高抗干扰 能力，克服空翻，希望一个CP脉冲作用期间Q 只改变一次。
采用以下结构形式：主从型、边沿型。
第5章 触发器
23
5.2.3 主从触发器 1. 主从RS触发器
第5章 触发器
15
5.2.2 同步RS触发器
在一个较复杂的数字系统中，当采用多个触发
器时，往往要求各个触发器的翻转在时间上同
步，因此需引入一个公用的同步信号，使这些 触发器只有在同步信号到达时才按输入信号改 变输出状态。通常称此同步信号为时钟脉冲信 号，简称时钟，用CP表示。
将具有时钟控制的触发器称为时钟触发器。
5-17，5-19
第5章 触发器
3
5.1 概述
在数字系统中，不但要对数字信号进行算术运 算和逻辑运算，而且需要将数据和运算结果等 信息保存起来，这就需要具有记忆功能的逻辑 单元。
能够存储1位二进制数字信号的基本单元电路叫 做触发器。 触发器是构成各种复杂数字系统的基本逻辑单 元。
第5章 触发器
延迟输出
第5章 触发器
25
（3） 逻辑功能
主从RS触发器和同步RS触发器的特性表相同，
但工作时序不同。主从RS触发器在CP由1→0（
下降沿）后根据CP＝1期间S、R的状态而改变
状态。工作时序图见图。
第5章 触发器
26
（4）工作时序图
阴影部分表 示不定状态
Q’
Q’
第5章 触发器
27
第5章 触发器
和复位端高电平有效。
第5章 触发器
输入高电 平有效
13
7. 基本RS触发器动作特点
在任何时刻，输入都能直接改变输出的状态。
例：根据输入波形画出状态输出波形。
SD和R D同时为0 Q,Q 同时为1
第5章 触发器
14
小结：分析触发器
1. 置位和复位端及其有效状态。
2. 特性表（特性方程）。
3. 动作特点。
号之前所处的状态称为原态/初态，用Qn表示
；触发器在接收信号之后建立的新的稳定状 态，叫做次态/新态，用Qn+1表示。 显然，触发器的次态 Qn+1是由输入信号和原 态Qn的取值情况所决定。
第5章 触发器
11
5. 特性表、特性方程 特性表
SD RD Qn Qn+1
1 1 1 1 0 0 0 0
当 R D 0, S D 1 时，电路为置0状态。 （2）保持功能 当 R D 1, S D 1 时，电路为置0状态。 （2）不定状态 当 RD 0, S D 0 时，电路为置0状态。
第5章 触发器
9
4. 波形图
阴影部分表 示不定状态
第5章 触发器
10
为了以后分析方便，规定：触发器在接收信
（1） 电路组成 由两个同样的同步RS触发器加一个反相器组 成，构成主触发器和从触发器。
主触发器
第5章 触发器
从触发器
24
（2） 工作原理
CP=1时，主触发器根据S、R的状态翻转，从触发 器保持原来的状态不变。
CP从1返回0时，主触发器状态在CP=0期间不再改 下降沿 变，从触发器按照与主触发器相同的状态翻转。 触发
第5章 触发器
A类：5 学时
B类：3 学时
1
目 录
5.1 概述
5.2 触发器的结构与工作原理
5.3 触发器工作特性
5.4 触发器的逻辑功能及相互转换
5.5 触发器应用举例
5.6 用MultiSim2001分析JK触发器
第5章 触发器
2
作业
5-3，5-7，
5-9，5-12，
5-13 Q1，Q3，Q7，Q10，