微电子加工工艺总结.doc

微电子加工工艺总结

11、、分立器件和集成电路的区别分立器件和集成电路的区别分立元件：每个芯片只含有一个器件；集成电路：每个芯片含有多个元件。

22、、平面工艺的特点平面工艺的特点平面工艺是由Hoerni 于1960年提出的。

在这项技术中，整个半导体表面先形成一层氧化层，再借助平板印刷技术，通过刻蚀去除部分氧化层，从而形成一个窗口。

P-N结形成的方法：①①合金结方法合金结方法A、接触加热：将一个p型小球放在一个n型半导体上，加热到小球熔融。

B、冷却：p型小球以合金的形式掺入半导体底片，冷却后，小球下面形成一个再分布结晶区，这样就得到了一个pn结。

合金结的缺点：不能准确控制合金结的缺点：不能准确控制pnpn结的位置。

结的位置。

②生长结方法②生长结方法半导体单晶是由掺有某种杂质（例如P型）的半导体熔液中生长出来的。

生长结的缺点：不适宜大批量生产。

生长结的缺点：不适宜大批量生产。

扩散结的形成方式扩散结的形成方式与合金结相似点与合金结相似点：：表面表露在高浓度相反类型的杂质源之中与合金结区别点与合金结区别点：：不发生相变，杂质靠固态扩散进入半

导体晶体内部扩散结的优点扩散结的优点扩散结结深能够精确控制。

平面工艺制作二极管的基本流程：平面工艺制作二极管的基本流程：衬底制备——氧化——一次光刻（刻扩散窗口）——硼预沉积——硼再沉积——二次光刻（刻引线孔）——蒸铝——三次光刻（反刻铝电极）——P-N结特性测试33、、微电子工艺的特点微电子工艺的特点高技术含量高技术含量设备先进、技术先进。

高精度高精度光刻图形的最小线条尺寸在亚微米量级，制备的介质薄膜厚度也在纳米量级，而精度更在上述尺度之上。

超纯超纯指工艺材料方面，如衬底材料Si、Ge单晶纯度达11个9。

超净超净环境、操作者、工艺三个方面的超净，如VLSI在100级超净室10级超净台中制作。

大批量、低成本大批量、低成本图形转移技术使之得以实现。

高温高温多数关键工艺是在高温下实现，如：热氧化、扩散、退火。

44、、芯片制造的四个阶段芯片制造的四个阶段固态器件的制造分为4个大的阶段（粗线条）：①材料制备②晶体生长/晶圆准备③晶圆制造、芯片生成④封装晶圆制备晶圆制备：：（1）获取多晶（2）晶体生长----制备出单晶，包含可以掺杂（元素掺杂和母金掺杂）（3）硅片制备----制备出空白硅片硅片制备工艺流程

（从晶棒到空白硅片）：硅片制备工艺流程（从晶棒到空白硅片）：晶体准备（直径滚磨、晶体定向、导电类型检查和电阻率检查）→切片→研磨→化学机械抛光（CMP）→背处理→双面抛光→边缘倒角→抛光→检验→氧化或外延工艺→打包封装芯片制造的基础工艺芯片制造的基础工艺增层——光刻——掺杂——热处理55、、highhigh--kk技术技术High—K技术是在集成电路上使用高介电常数材料的技术，主要用于降低金属化物半导体（MOS）晶体管栅极泄漏电流的问题。

集成电路技术的发展是伴随着电路的元器件（如MOS晶体管）结构尺寸持续缩小实现的。

随着MOS晶体管结构尺寸的缩小，为了保持棚极对MOS晶体管沟道电流的调控能力，需要在尺寸缩小的同时维持栅极电容的容量，这通常需要通过减小棚极和沟道之间的绝缘介质层厚度来实现，但由此引起的棚极和沟道之间的漏电流问题越来越突出。

High—K技术便是解决这一问题的优选技术方案。

因为，MOS器件栅极电容类似于一个平板电容，由于MOS 器件面积、绝缘介质层厚度和介电常数共同决定，因此MOS器件栅极电容在器件面积减小的前提下，采用了High—K材料后，可以在不减小介质层厚度（因此栅极泄漏电流而不增加）的前提下，实现维护栅极电容容量不减小的目标。

High—K材料技术已被英特尔和IBM应用到其新开发的

45mm量产技术中。

目前业界常用的High—K材料主要是包括HfO2在内的Hf 基介质材料。

66、拉单晶的过程、拉单晶的过程装料——融化——种晶——引晶——放肩——等径——收尾——完成7、外延技术的特点和应用外延技术的特点和应用外延特点外延特点：：生成的晶体结构良好掺入的杂质浓度易控制可形成接近突变pn结的特点外延分类：外延分类：按工艺分类按工艺分类A气相外延（VPE）利用硅的气态化合物或者液态化合物的蒸汽，在加热的硅衬底表面和氢发生反应或自身发生分解还原出硅。

B液相外延（LPE）衬底在液相中，液相中析出的物质并以单晶形式淀积在衬底表面的过程。

此法广泛应用于III-V族化合半导体的生长。

原因是化合物在高温下易分解，液相外延可以在较低的温度下完成。

C固相外延（SPE）D分子束外延（MBE）在超高真空条件下，利用薄膜组分元素受热蒸发所形成的原子或分子束，以很高的速度直接射到衬底表面，并在其上形成外延层的技术。

特点：生长时衬底温度低，外延膜的组分、掺杂浓度以及分布可以实现原子级的精确控制。

按导电类型分类按导电类型分类n型外延：n/n,n/p外延p型外延：p/n,p/p外延按材料异同分类按材料异同分类同质外延：外

延层和衬底为同种材料，例如硅上外延硅。

异质外延：外延层和衬底为不同种材料，例如SOI((绝缘体上硅)是一种特殊的硅片，其结构的主要特点是在有源层和衬底层之间插入绝缘层———埋氧层来隔断有源层和衬底之间的电气连接)按电阻率高低分类按电阻率高低分类正外延：低阻衬底上外延高阻层n/n+反外延：高阻衬底上外延低阻层硅的气相外延的原理：在气相外延生长过程中，有硅的气相外延的原理：在气相外延生长过程中，有两步两步：质量输运过程－－反应剂输运到衬底表面表面反应过程－－在衬底表面发生化学反应释放出硅原子掺杂掺杂有意掺杂：按器件对外延导电性和电阻率的要求，在外延的同时掺入适量的杂质，这称为有意掺杂。

自掺杂：衬底中的杂质因挥发等而进入气流，然后重新返回外延层。

杂质外扩散:重掺杂衬底中的杂质通过热扩散进入外延层。

外延的应用外延的应用1、双极型电路：n/n+外延,在n型外延层上制作高频功率晶体管。

n/p外延：双极型传统工艺在p衬底上进行n型外延通过简单的p型杂质隔离扩散，实现双极型集成电路元器件的隔离。

2、MOS电路:外延膜的主要应用是作为双极型晶体管的集电极。

外延膜在MOS集成电路中的较新应用是利用重掺杂外延减小闩锁效应（寄生闸流管效应）。