流水线指令及RISC

合集下载

riscv添加指令原理概述及解释说明

riscv添加指令原理概述及解释说明1. 引言1.1 概述本文将介绍RISC-V添加指令的原理，并对其进行概述和详细解释。

随着计算机科学和技术的发展，人们对计算机架构的需求也越来越多样化。

RISC-V作为一种开放且可扩展的指令集架构，在满足高性能、低功耗等基本要求的同时，还提供了添加指令的灵活性。

1.2 文章结构文章将按照以下顺序进行叙述：首先给出RISC-V简介，包括它的体系结构概述、指令集特点以及指令格式介绍。

接着，我们会详细探讨指令添加的原则和方法，包括需求分析、原则和思路以及具体的方法和步骤。

然后，我们将重点介绍RISC-V指令扩展模块的设计与实现，包括硬件架构设计方案、软件支持和编译器扩展以及功能验证方法与实验结果分析。

最后，我们对整个研究做出总结，并展望了在RISC-V架构中添加指令的意义与前景。

1.3 目的本文旨在向读者传达关于RISC-V添加指令原理的相关知识。

通过介绍RISC-V 的基本概念和特点，以及指令添加的原则和方法，读者将能够深入了解如何在RISC-V架构中添加自定义指令。

此外，本文还将介绍RISC-V指令扩展模块的设计与实现，使读者对硬件架构、软件支持和功能验证等方面有更全面的了解。

通过阅读本文，读者将能够掌握如何扩展RISC-V指令集的技术，并对未来RISC-V架构发展趋势有所预测与展望。

2. RISC-V 简介：2.1 RISC-V体系结构概述RISC-V是一个开放且免费的指令集架构（Instruction Set Architecture，简称ISA），它由加州大学伯克利分校的研究团队开发。

RISC-V体系结构是基于经典的精简指令集计算机（Reduced Instruction Set Computer，简称RISC）原则设计的。

与其他商业和专有指令集相比，RISC-V具有自由、灵活和可定制化的特点。

该架构主要包括标准指令集（RV32I、RV64I等）和扩展指令集（如乘法、除法扩展等）。

基于RISC-V指令集的六级流水线CPU[发明专利]

专利名称：基于RISC-V指令集的六级流水线CPU 专利类型：发明专利
发明人：康明才,顾佳浩
申请号：CN202111267138.4
申请日：20211028
公开号：CN113986354A
公开日：
20220128
专利内容由知识产权出版社提供
摘要：本发明公开了一种基于RISC‑V指令集的六级流水线CPU，该CPU能够实现RV32I基本指令集、乘法指令、CSR读写指令，并设置中断寄存器可以暂停流水线；CPU的显著特点是有六级流水线结构，分别是IF级、FD级、CSG级、EXE级、MEM级、WB级，具有较高的主频；对流水线中的冒险问题都设计了相关电路解决；利用内部前推解决了数据冒险，利用暂停流水线的方法解决了load_use 冒险，利用静态预测的方法解决了控制冒险。

该CPU具有小面积、低功耗、多功能的特点，可以在物联网和嵌入式领域广泛的应用。

申请人：南京理工大学
地址：210094 江苏省南京市孝陵卫200号
国籍：CN
代理机构：南京理工大学专利中心
代理人：陈鹏
更多信息请下载全文后查看。

计算机体系结构名词解释

层次机构：按照计算机语言从低级到高级的次序，把计算机系统按功能划分成多级层次结构，每一层以一种不同的语言为特征。

这些层次依次为：微程序机器级，传统机器语言机器级，汇编语言机器级，高级语言机器级，应用语言机器级等。

虚拟机：用软件实现的机器。

翻译：先用转换程序把高一级机器上的程序转换为低一级机器上等效的程序，然后再在这低一级机器上运行，实现程序的功能。

解释：对于高一级机器上的程序中的每一条语句或指令，都是转去执行低一级机器上的一段等效程序。

执行完后，再去高一级机器取下一条语句或指令，再进行解释执行，如此反复，直到解释执行完整个程序。

计算机系统结构：传统机器程序员所看到的计算机属性，即概念性结构与功能特性。

在计算机技术中，把这种本来存在的事物或属性，但从某种角度看又好像不存在的概念称为透明性。

计算机组成：计算机系统结构的逻辑实现，包含物理机器级中的数据流和控制流的组成以及逻辑设计等。

计算机实现：计算机组成的物理实现，包括处理机、主存等部件的物理结构，器件的集成度和速度，模块、插件、底板的划分与连接，信号传输，电源、冷却及整机装配技术等。

系统加速比：对系统中某部分进行改进时，改进后系统性能提高的倍数。

Amdahl定律：当对一个系统中的某个部件进行改进后，所能获得的整个系统性能的提高，受限于该部件的执行时间占总执行时间的百分比。

程序的局部性原理：程序执行时所访问的存储器地址不是随机分布的，而是相对地簇聚。

包括时间局部性和空间局部性。

CPI：每条指令执行的平均时钟周期数。

测试程序套件：由各种不同的真实应用程序构成的一组测试程序，用来测试计算机在各个方面的处理性能。

存储程序计算机：冯·诺依曼结构计算机。

其基本点是指令驱动。

程序预先存放在计算机存储器中，机器一旦启动，就能按照程序指定的逻辑顺序执行这些程序，自动完成由程序所描述的处理工作。

系列机：由同一厂家生产的具有相同系统结构、但具有不同组成和实现的一系列不同型号的计算机。

指令流水线相关性分析

四、
实验过程和分析
针对上面的实验内容，记录实验过程，给出分析结果，相关理论依据。
1、代码分析 FACT.S 代码 .data Prompt: .asciiz "An integer value >1 : " PrintfFormat: .asciiz "Factorial = %g\n\n" .align 2 PrintfPar: .word PrintfFormat PrintfValue: .space 8 .text .global main main: ;从标准输入输入数据到 R1 中
（1）观察程序中出现的数据/控制/结构相关。指出程序中出现上述现象的指令组合。（2）（3）（4）考察增加浮点运算部件对性能的影响。考察增加 forward 部件对性能的影响。观察转移指令在转移成功和转移不成功时候的流水线开销。
注意：除（2）以外，浮点加、乘、除部件都只有一个；本问题中所有浮点运算部件的延时都请设定为 4 个周期
;输出的提示信息 ;输出情况详细情况 ;保存输出情况 ;保存最后结果
addi jal
r1,r0,Prompt InputUnsigned
；R0 中值是 0 ；跳转到 InputUnsigned 代码段，；进行键盘输入 ;R1 F0 F0 保存阶乘数
；进行阶乘计算的初始化 movi2fp f10,r1 cvti2d f0,f10 addi r2,r0,1 movi2fp f11,r2 cvti2d f2,f11 movd f4,f2 ；在 F0 是 1 时，结束阶乘计算 Loop: led f0,f4 bfpt Finish ;否则，继续阶乘的计算过程 multd f2,f2,f0 subd f0,f0,f4 j Loop Finish: sd PrintfValue,f2 addi r14,r0,PrintfPar trap 5 ;函数结束 trap 0 INPUT.S 代码 .data ReadBuffer: .space 80 ReadPar: .word 0,ReadBuffer,80 PrintfPar: .space 4 ;暂存寄存器信息 SaveR2: .space 4 SaveR3: .space 4 SaveR4: .space 4 SaveR5: .space 4 .text .global InputUnsigned InputUnsigned: ; 保存现场 sw SaveR2,r2 sw SaveR3,r3 sw SaveR4,r4

cisc risc vliw 通俗理解指令系统划分

cisc risc vliw 通俗理解指令系统划分计算机指令系统是计算机硬件能够识别和执行的一组指令，它是计算机软件和硬件之间的接口。

指令系统的设计直接影响到计算机的性能、功能和成本。

根据指令系统的特点，可以将指令系统划分为CISC（Complex Instruction Set Computing，复杂指令集计算）、RISC（Reduced Instruction Set Computing，精简指令集计算）和VLIW（Very Long Instruction Word，超长指令字）三种类型。

1. CISC（复杂指令集计算）CISC是一种早期的指令系统设计方法，其主要特点是指令长度不固定，一条指令可以完成多个操作。

CISC指令系统中的指令通常包括数据操作、逻辑操作、控制转移等多种功能。

这种设计使得程序员可以用较少的指令完成复杂的任务，提高了编程的灵活性。

然而，CISC指令系统的复杂性也带来了一些问题：- 指令长度不固定导致硬件设计的复杂度增加，降低了处理器的运行速度；- 由于一条指令可以完成多个操作，需要更多的时钟周期来执行，降低了处理器的性能；- 程序中存在大量复杂的指令，使得编译器难以优化代码，降低了程序的执行效率。

2. RISC（精简指令集计算）为了解决CISC指令系统中存在的问题，研究人员提出了RISC指令系统设计方法。

RISC的主要特点是指令长度固定，一条指令只完成一个基本操作。

这使得硬件设计变得简单，提高了处理器的运行速度和性能。

RISC指令系统中的指令主要包括数据操作、逻辑操作和控制转移等基本操作。

与CISC相比，RISC具有以下优点：- 指令长度固定，简化了硬件设计，提高了处理器的运行速度；- 一条指令只完成一个基本操作，减少了时钟周期的数量，提高了处理器的性能；- 程序中的基本操作较为简单，便于编译器优化代码，提高了程序的执行效率。

然而，RISC指令系统的局限性在于其编程灵活性较低，程序员需要使用较多的指令来完成复杂的任务。

MIPS全64位超级流水线RISC R400处理器

MIPS全64位超级流水线RISC R400处理器
赵信
【期刊名称】《微计算机信息》
【年(卷),期】1991(000)003
【摘要】七十年代兴起的RISC设计思想引起了计算机体系结构的一场革命,从微、小型机到超级计算机,从个人工作站到超级工作站,无不渗透着RISC技术。

目
前,RISC技术朝两个方向发展,其一是寻找新的芯片制造技术。

简单的单CPU RISC 结构几乎已经挖尽了当代CMOS速度的潜力。

【总页数】3页(P5-7)
【作者】赵信
【作者单位】无
【正文语种】中文
【中图分类】TP332.05
【相关文献】
1.64位MIPS指令处理器的流水线设计 [J], 李明刚
2.基于MIPS架构的RISC微处理器RM7000A [J], 李杰;贺占庄
3.超级流水线处理器MIPS R4000的结构设计及其特征 [J], 郑飞
4.基于MIPS IV指令集的RISC微处理器-RM7000A及其应用的实现 [J], 李杰;贺占庄;白军元
5.PMC—Sierra新推1．8GHz主频双CPU核64位MIPS—Powered多处理器——第三代多处理器RM11200增加了新CPU核心、PCI Express和DDR2 [J],
因版权原因，仅展示原文概要，查看原文内容请购买。

北邮高级计算机系统结构实验二三四五

实验二指令流水线相关性分析·实验目的通过使用WINDLX模拟器，对程序中的三种相关现象进行观察，并对使用专用通路，增加运算部件等技术对性能的影响进行考察，加深对流水线和RISC 处理器的特点的理解。

·实验原理：指令流水线中主要有结构相关、数据相关、控制相关。

RISC-V 指令集及简单实现

– 性能：方便低层硬件子系统高效实现
• IBM 360 是第一个将ISA与其实现分离的系列机
– 给定一个ISA，可以有不同的实现方式；例如AMD/Intel CPU 都是X86-64 指令集。ARM ISA 也有不同的实现方式
2020/5/28
4
用户级ISA和特权级ISA
• 重要的系统界面（System Interface）
(Intel architecture) •ytes = 128 bits
2020/5/28
20
操作数的大小
基准测试的结论：（1）对单字、双字的数据访问具有较高的频率
（2）支持64位双字操作，更具有一般性
2020/5/28
21
小结：指令集架构
– 程序员可见的指令集合(操作机器状态的指令)
hardware
• 应具备的特性
– 成本
– 简洁性
– 架构和具体实现分离：可持续多代，以保持向后（backward) 兼容
– 可扩展空间：可用于不同应用领域（desktops, servers, embedded applications）
– 易于编程/编译/链接：为高层软件的设计与开发提供方便的功能
2020/5/28
15
立即数寻址
Alpha Architecture with full optimization for Spec CPU2000, showing the average of integer programs(CINT2000) and the average of floating-point programs (CFP2000)
Instruction Decode
Operand Fetch

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

一.流水线
1. 概念:
处理器按照一系列步骤来执行每一条指令.典型的步骤如下:
1) 从存储器读取指令(fetch).
2) 译码以鉴别它是那一类指令(dec).
3) 从寄存器堆取得所需的操作数(reg).
4) 将操作数进行组合以得到结果或存储器地址(ALU).
5) 如果需要,则访问存储器以存取数据(mem).
6) 将结果写回到寄存器堆(res).
并不是所有的指令都需要每一个步骤,但是,多数指令需要其中的多数步骤.这些步
骤往往使用不同的硬件功能,例如,ALU 可能只在第四步中用到.因此,如果一条指令不是在前一条结束之前就开始,那么在每一个步骤内处理器只有少部分的硬体被使用. 有一个明显的方法可以改善硬件资源的使用率和处理器的吞吐量,这就是在当前指
令结束之前就开始执行下一条指令.该技术被称为流水线,是在通用处理器中采用并行算法且非常有效的途径.
采用上述操作顺序,处理器可以这样来组织:当一条指令刚刚执行完步骤1并转向步
骤2时,下一条指令就开始执行步骤1.图1.13说明了这个过程.从原理上来说,这样的流水线应该比没有重叠的指令执行快6倍,但实际上事情并没有这么好,下面我们将会看到原因.
1
2
3 指令
时间
图1.13 流水线的指令执行
2. 流水线中的冒险
要点：后一条指令要用到前一条指令。

在典型的计算机程序中经常会遇到这样的情形,即一条指令的结果被用做下一条指令的操作数.当这种情形发生时,图1.13所示的流水线操作就中断了,因为第一条指令的结果在第二条指令取操作数时还没有产生.第二条指令必须停止,直到结果产生为止.这是流水线的行为如图1.14所示.这是流水线的”写后读”冒险(hazard).
1.
2.
图 1.14 先写后读的流水线冒险
转移指令更会破坏流水线的行为,因为后续指令的取指步骤受到转移目标计算的影响,因而必须推迟.不幸的是,当转移指令正在被译码时,在它被确认为是转移指令
之前,后续的取指操作就发生了.这样一来,读取到的指令就不得不丢弃.如果转移目标计算是在图1.13中流水线的ALU阶段完成的,那么,在得到转移目标之前已经有3条指令按照原有的指令流读取(见图 1.15).如果有可能,最好早一些计算转移目标,尽管这可能需要专门的硬件.如果转移指令具有固定的格式,那么可以(也就是说在确认该指令是转移指令之前)在dec阶段预测计算转移目标,从而将转移的执行时间减少到单个周期.
但是要注意,由于条件转移与前一条指令的条件码结果有关,在这个流水线中还会有条件转移的冒险.
一些RISC体系结构(尽管不是ARM)规定,不管是否进行了转移,转移之后的指令都要执行.这个技术称为延迟转移.
1 (转移)
2
3
4
5(转移目标)
指令时间
图1.15 流水线的转移行为
3.流水线效率
尽管有些技术可以减少这些流水线问题的影响,但是,不能完全消除这些困难.流水线越深(就是流水线的级数越多),问题就说严重.对于相对简单的处理器,使用3~5
即流水线效果会更好.但是,超过了这个级数,收益递减的法则开始生效,增加的成本
和复杂度将超过收益.
例：ARM7 3级流水线ARM9 是5级ARM10是6－7级StrongArm是5级显然,只有当所有指令都依相似的步骤执行时,流水线才能带来好处.如果处理器的指令非常复杂,每一条指令的行为都与下一条指令不同,那么就很难用流水线实
现.1980年,因为有限的硅资源,有限的设计资源,以及设计一个复杂指令集的流水线
的高度复杂性,当时的复杂指令集微处理器没有采用流水线.
二.精简指令计算机
1.RISC体系结构
1)固定的(32位)指令长度,指令类型很少.而CISC处理器指令集的长度一般可变,
指令类型也很多.
2)Load-Store结构,数据处理指令访问寄存器,与访问存储器的指令是分开的.而
CISC处理器一般允许将存储器中的数据作为数据处理指令的操作数.
3)由32个32位寄存器构成大的寄存器堆(register bank),其中所有的寄存器都可以
用于任何用途,以使Load-Store结构有效的工作.虽然CISC寄存器集也加大了,
但是没有那么大,而且大都是不同的寄存器用于不同的用途(例如,Motorola公司
MC68000的数据寄存器和地址寄存器).
这些差别极大的简化了处理器的设计,使设计者在实现体系结构时可以采用以下这些对提高原型机性能由很大作用的,组织方面的特点.
2、RISC的组织
@流水线执行.而CISC处理器即使有,也只允许在连续指令间有极少的重叠(尽管它
们现在允许).
@单周期执行.而CISC处理执行1条指令一般需要多个时钟周期.
3、R ISC的优点.
4)管芯面积小.
简单的处理器需要的晶体管少,需要的硅片面积也小.因此,整个CPU在工艺技
术发展的较早阶段即可在一个芯片内.一旦技术发展超过这一阶段,RISC CPU
就能剩下更多的面积用于实现可以提高性能的功能部件,例如高速缓存,存储器
管理和浮点硬件等等.
5)开发时间短
简单的处理器会占用较少的设计力量,因而设计费用低.它还会更好地投放市场
时的工艺技术相适应(因为开发周期越短,越容易在开发时预测工艺技术的发
展).
6)性能高.
这个优点比较微妙.前面两条优点容易接受,但看看我们周围,高性能总要通过不
断增加复杂度来实现,说RISC有高性能的优点有些使人难以接受.
可以来这样看这个问题:较小的东西具有较高的自然频率(昆虫煽动翅膀的频率
高于小鸟,小鸟山东翅膀的频率高于大鸟等等),所以,简单的处理器应该容许较
高的时钟频率.让我们来设计一个复杂的处理器,但开始时先设计一个简单的,然
后每次增加一条复杂的指令,都会使某些高级的功能更有效率,但是,它也会降低
所有指令所用的时钟频率.我们可以度量对于典型程序总的得失.当我们这样做
的时候,会发现所有复杂的指令都使程序执行变慢了.因此,我们坚持最初的简单
处理器.
使用 3 阶段流水线的例子。

第一阶段持有从内存中取回的指令。

第二阶段开始解码，而第三阶段实际执行它。

故此，程序计数器总是超出当前执行的指令两个指令。

(在为分支指令计算偏移量时必须计算在内)。

因为有这个流水线，在分支时丢失 2 个指令周期(因为要重新添满流水线)。

所以最好利用条件执行指令来避免浪费周期。

例如:
...
CMP R0,#0
BEQ over
MOV R1,#1
MOV R2,#2
over
...
可以写为更有效的:
...
CMP R0,#0
MOVNE R1,#1
MOVNE R2,#2
...。