ASIC课程设计MOS输出级电路设计与Hspice仿真
ASIC课程设计MOS 输出级电路设计与Hspice仿真
目录
一．背景介绍................................... 错误!未定义书签。
二．设计要求与任务................................ 错误!未定义书签。
三．电路原理及设计方法............................ 错误!未定义书签。
1．电阻负载共源级放大器电路原理分析..............错误!未定义书签。
2．有源负载共源放大器设计方法....................错误!未定义书签。
四．HSpice软件环境概述............................ 错误!未定义书签。
1．简介 .........................................错误!未定义书签。
2．特点 .........................................错误!未定义书签。
3．界面预览 .....................................错误!未定义书签。
五．设计过程...................................... 错误!未定义书签。
六．结果和讨论.................................... 错误!未定义书签。
七．设计心得...................................... 错误!未定义书签。
八．库文件程序附录................................ 错误!未定义书签。
一．背景介绍
ASIC是Application Specific Integrated Circuit的英文缩写，在集成电路界被认为是一种为专门目的而设计的集成电路。
ASIC的设计方法和手段经历了几十年的发展演变，从最初的全手工设计已经发展到现在先进的能够全自动实现的过程。
在集成电路界ASIC被认为是一种为专门目的而设计的集成电路。
是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。
ASIC的特点是面向特定用户的需求，ASIC 在批量生产时与通用集成电路相比具有体积更小、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点。
ASIC分为全定制和半定制。
全定制设计需要设计者完成所有电路的设计，因此需要大量人力物力，灵活性好但开发效率低下。
如果设计较为理想，全定制能够比半定制的ASIC芯片运行速度更快。
半定制使用库里的标准逻辑单元（Standard Cell），设计时能够从标准逻辑单元库中选择SSI（门电路）、MSI（如加法器、比较器等）、数据通路（如ALU、存储器、总线等）、存储器甚至系统级模块（如乘法器、微控制器等）和IP核，这些逻辑单元已经布局完毕，而且设计得较为可靠，设计者能够较方便地完成系统设计。
现代ASIC常包含整个32-bit处理器，类似ROM、RAM、EEPROM、Flash的存储单元和其它模块. 这样的ASIC常被称为SoC（片上系统）。
FPGA是ASIC的近亲，一般经过原理图、VHDL 对数字系统建模，运用EDA软件仿真、综合，生成基于一些标准库的网络表，配置到芯片即可使用。
它与ASIC的区别是用户不需要介入芯片的布局布线和工艺问题，而且能够随时改变其逻辑功能，使用灵活。
专用集成电路的开发可分为设计、加工与测试三个主要环节。
设计过程包括：
①功能设计的目的是为电路设计做准备，将系统功能用于系统实现，便于按系统、电路、元件的级别做层次式设计。
②逻辑设计的结果是给出满足功能块所要求的逻辑关系的逻辑构成。
它是用门级电路或功能模块电路实现，用表、布尔公式或特定的语言表示的。
③电路设计的目的是确定电路结构（元件联接关系）和元件特性（元件值、晶体管参数），以满足所要求的功能电路的特性，同时考虑电源电压变动、温度变动以及制造误差而引起的性能变化。
④布图设计直接服务于工艺制造。
它根据逻辑电路图或电子电路图决定元件、功能模块在芯片上的配置，以及它们之间的连线路径.为节约芯片面积要进行多种方案比较，直到满意。
⑤验证是借助计算机辅助设计系统对电路功能、逻辑和版图的设计，以及考虑实际产品可能出现的时延和故障进行分析的过程。
在模拟分析基础上对设计参数进行修正。
为了争取产品一次投片成功，设计工作的每一阶段都要对其结果重复进行比较取优，以取得最好的设计结果。
设计类型一般可分为全定制设计和半定制设计。
前者是按图所示流程依次完成设计的各个阶段，后者是在设计的某个阶段利用已有成果，进行的更有效设计。
例如对已具有合理的版图结构、经过实际使用证明是实用的模块电路进行半定制设计，就可节约布图或制造时间。
标准单
元法、门阵列法、可编程逻辑阵列法都是利用模块化电路进行半定制设计的常见方法。
设计方法和手段经历了几十年的发展演变，从最初的全手工设计发展到现在先进的能够全自动实现的过程。
这也是近几十年来科学技术，特别是电子信息技术发展的结果。
从设计手段演变的过程划分，设计手段经历了手工设计、计算机辅助设计（ICCAD）、电子设计自动化EDA、电子系统设计自动化esda以及用户现场可编程器阶段。
在计算机辅助设计系统中，以单元电路库、宏单元库形式开发的基本单元越丰富，越有利于电路设计。
这些库包括基本门、触发器、译码器、微处理器核心电路、ROM、RAM以及模拟电路模块等。
一般对库单元的描述有名称，功能，布尔表示式，逻辑图，电路图，电学参数，版图外框，输入、输出口和版图结构等。
二．设计要求与任务
MOS输出级电路设计与HSPICE仿真
1．理解MOS输出级电路的原理，并搭建电路；
2．选择元器件种类、数量和参数；
3．根据电路图，利用HSPICE软件，编写sp文件；
4．仿真得到增益、带宽等参数，并显示波形。
三．电路原理及设计方法
晶体管只有三个端子。
其中两个需要分别用作输入端口和输出端。
CMOS译码器设计与HSPICE仿真
《集成电路设计》课程设计报告基于HSPICE的晶体管级电路设计与仿真题目：CMOS2-4译码器设计与HSPICE仿真学院专业班级学生姓名指导教师提交日期目录一、设计目的 (1)二、设计要求和设计指标 (1)三、设计内容 (1)CMOS2-4译码器原理及电路设计 (1)门级设计 (1)门的CMOS实现 (2)仿真结果与分析 (5)四、总结 (7)五、主要参考文献 (10)一、设计目的熟悉《数字集成电路设计》课程,学习Hspice软件的使用，以及.sp文件的编写，进一步理解掌握CMOS设计组合逻辑电路与时序逻辑电路的基本知识，继而熟练地运用半导体集成电路知识。
二、设计要求和设计指标（1）了解C2MOS 主从正沿触发寄存器的电路结构、电路原理；（2）了解电路具体参数，包含的晶体管数目、晶体管尺寸、连线情况等；（3）利用HSPICE软件，编写.sp 文件；（4）仿真该sp 文件，得出描述电路性能的函数图线、波形等参数；（5）在具体的软硬件实验环境中，进行设计模拟、仿真和调试，解决设计调试中的具体问题；得出结论，并完成设计。
三、设计内容CMOS2-4译码器原理及电路设计门级设计译码器是组合逻辑电路的一个重要器件，把代码状态的特定含义“翻译”出来的过程叫做译码，实现译码操作的电路称为译码器。
译码器是可以将输入二进制代码的状态翻译成输出信号，以表示其原来含义的电路。
而CMOS2-4译码，是将其输入的两位二进制代码“00”“01”“10”“11”进行翻译，从而控制电路的输出线路，实现四路译码的过程。
其真值表如图表1所示：A B Y0Y1Y2Y3000111011011101101111110图表1由图表1可以得到CMOS2-4译码器的布尔表达式为：Y0=Y1=Y2=Y3=从而可以得到CMOS2-4译码器门级设计的电路图，如图表2：123U1A 12U5A123U6A123U2A 12U4A123图表2这样，通过两个非门和四个与非门就可以实现如图表1中的真值表所示的逻辑功能。
电子科技大学CMOS模拟集成设计Hspice仿真
饱和区 0 < VGS – VTHｎ ＜ VDS
I DSn =
且 [1-1]
1 W K n ( ) n (VGS − VT ) 2 (1 + λ nV DS ) 2 L
其中 Ｋｎ
是跨导参数，ＶＴ 是ＮＭＯＳ阀值电压，Ｗ和Ｌ是ＮＭＯＳ的宽
和长度，λｎ是沟道长度调制系数。
3.2.3 模拟电路中 CMOS 工作在饱和状态区 CMOS 工艺中 NMOS 和 PMOS 用于模拟电路设计时必须工作在饱和区。这一现象 由 MOSFET 的小信号模型的线性特征所决定。 gm = ∆ids W ≅ K n ( ) n (VGS − VT ) ∆v gs L
Hspice 的输入电路程序典型格式如下： *标题描述 电 路 主 体 电路描述 （资料叙述） 资料叙述） 分析形态 （控制叙述） 控制叙述） （输出叙述） 输出叙述） .END (结束叙述) （*引导的注解叙述可安插入其内任一行） 引导的注解叙述可安插入其内任一行）
Байду номын сангаас
---------------------------------------------------------------------------------------------------------------------
9
图 1-13 Hspice Installing
6.
Click “OK”以忽略安装中的 Warnings 如图 1-14。
图 1-14 安装中 Warnings
7. 如图 1-15,Click “OK”以确论 license 文件的路径变量设置的要求信 息。HSPICE2008 安装完成后，再设置系统环境变量。
3
从而和源（S） 、漏（D）两端 p 形成 p 沟道。当 D 和 S 之间有压差，PMOS 就会 导通，形成源漏电流 ISDp。
HSPICE仿真及MOS模型(上海交大内部讲义)
HSPICE的语句 注释语句
• 是用户对程序运算和分析时加以说明的语句。在列出 输入程序时会打印出来，但不参与模拟分析。该语句 可放在输入文件标题语句以后的任意位置加以注释。 • 一般形式：* <comment on a line by itself> • 或 <HSPICE statement>$<comment on the same line as and following HSPICE input>
2013-11-04
21
HSPICE的语句 调用工艺库文件
• .lib ‘<filepath/>filename’ entryname • .lib 所调用的文件一般由芯片加工厂提供； • 文件包含有所用工艺下所允许使用器件的模型参 数； • 文件是仿真计算的依据。 • entryname是模型库的名称 • 同一工艺下可能会有多个不同的模型库； • 分别对应于电路不同的工作环境（加工偏差）；
2013-11-04 41
常用仿真分析类型 直流分析：
• . DC语句 • 对指定的变量在指定的范围内进行扫描，每给一 个变量的扫描点，就对电路进行一次直流分析计 算。对哪个变量扫描，哪个变量就是自变量，即 仿真图形里的横坐标。例如对MOS管的Vgs进行 DC扫描，检测Ids，则仿真图形得到MOS管的转移 特性曲线Ids-Vgs • .DC Vin -0.5 0.5 0.01
随沟道纵向横向电场增加而减小?速度饱和2013110469mos器件模型mosfet工作区域弱反型区强反型区?弱反型亚阈值vgsvt?与vgs呈指数关系与vds呈线性关系?强反型vgsvt?线性电阻区vdsvdsat?饱和常数电流vdsvdsat2013110470mos器件模型漏感应势垒下降及源漏穿通dibl?短沟器件的源漏距离已与耗尽区宽度可比拟此时漏端电压将对阈值电压产生调制作用?vds增加会使源端势垒下降?沟道长度缩短会使源端势垒下降?源漏穿通发射流加大并以扩散形式到达漏端不受栅压控制2013110471mos器件模型漏感应势垒下降及源漏穿通dibl2013110472mos器件模型体效应bodyeffect?衬偏引起的体效应使开启电压随衬偏变化?衬底电流在衬底电阻上的压降造成衬偏电压?scbesubstratecurrentinducedbodyeffect2013110473mos器件模型热载流子效应?原因
第3讲 Hspice电路仿真
随着新型电子器件和材料的不 断涌现，Hspice电路仿真将不 断更新和完善元件模型库，提 供更加全面和精确的仿真支持 。
THANKS
[ 感谢观看 ]
数字电路设计与分析
Hspice支持数字电路的逻辑仿真、 时序分析和功耗分析等。
混合信号电路设计与分析
Hspice可用于混合信号电路的设计 、仿真和验证，包括模数转换器和数 模转换器等。
通信系统设计与分析
Hspice可用于通信系统的信号处理 、调制解调、信道编码和误码率分析 等。
CHAPTER 02
CHAPTER 04
Hspice在模拟电路仿真中的应用
直流工作点分析
1 2
确定电路的静态工作点
通过Hspice仿真，可以获取电路中各个节点的直 流电压和电流，从而确定电路的静态工作点。
分析电路性能
根据静态工作点的数据，可以分析电路的性能指 标，如放大倍数、输入/输出电阻等。
3
优化电路设计
通过比较不同设计方案下的静态工作点，可以优 化电路设计，提高电路性能。
CHAPTER 07
总结与展望
Hspice电路仿真优势与局限性
高效性
Hspice电路仿真可以快速进行电路分 析和设计验证，大大缩短了产品开发 周期。
精确性
Hspice采用了先进的电路仿真算法， 能够精确地模拟电路的实际行为，提 高了设计的可靠性。
Hspice电路仿真优势与局限性
Hspice电路仿真优势与局限性
Monte Carlo统计分析
随机性建模
考虑元器件参数的随机性，通过Monte Carlo方法对电路性能进行统计分析。
概率分布函数
支持多种概率分布函数，如正态分布、均匀分布等 ，以模拟实际元器件参数的分布情况。
电子科技大学集成电路实验报告――模拟集成电路
电子科技大学集成电路实验报告――模拟集成电路CMOS模拟集成电路设计及HSPICE使用实验学时：4学时实验一CMOS工艺参数测量一、实验目的：学习和掌握EDA仿真软件Hspice；了解CMOS工艺技术及元器件模型，掌握MOSFET工作原理及其电压电流特征；通过仿真和计算，获得CMOS中NMOS和PMOS的工艺参数kp,kn, p, n,Vtp,Vtn，为后续实验作准备。
二、实验内容：1）通过Hspice仿真，观察NMOS和PMOS管子的I-V特性曲线；2）对于给定长宽的MOSFET，通过Hspice仿真，测得几组栅-源电压、漏-源电压和漏-源电流数据，代入公式IDSn1WKn()n(VGS Vtn)2(1 nVDS)，求得对应的工艺参数2Lkp,kn, p, n,Vtp,Vtn 。
三、实验结果：本实验中所测试的NMOS管、PMOS管L=1u，W由学号确定。
先确定W。
W等于学号的最后一位，若学号最后一位=0，则W=10u。
所以，本实验中所测试的NMOS管、PMOS管的尺寸为：（1）测0.5um下NMOS和PMOS管的I-V特性曲线所用工艺模型是TSMC 0.50um。
所测得的Vgs=1V时，NMOS管Vds从0V到2.5V变化时的I-V特性曲线为：所测得的Vds=1.2V时，NMOS管Vgs从0V到2.5V变化时的I-V特性曲线为：所测得的Vsg=1V时，PMOS管Vsd从0V到2.5V变化时的I-V特性曲线为：所测得的Vsd=1.2V时，PMOS管Vsg从0V到2.5V变化时的I-V特性曲线为：（2）计算TSMC 0.50um工艺库下mos管对应的工艺参数测试NMOS管相关参数，Hspice中仿真用源文件（.sp文件）为：NOMS I-V Characteristic M1 OUT IN 0 0 CMOSn L=1U W=8U VIN IN 0 1 VOUT OUT 0 1.2.***** LIST NODE POST *.DC VOUT 0 2.5 0.1 .DC VIN 0 2.5 0.1*.DC VOUT 0 2.5 0.1 VIN 0.8 1.0 0.2 .PRINT DC I(M1).LIB “C:\synopsys\project\tsmc_050um_model.lib"CMOS_MODELS .END所测得的NMOS管电流曲线为：所测的数据如下表：根据公式IDSn1Kn()n(VGS Vtn)2(1 nVDS)，计算kn, n,Vtn，分别为：2Lkn 119 10-6, n 0.028,Vtn 1.37测试PMOS管相关参数，Hspice中仿真用源文件（.sp文件）为：POMS I-V CharacteristicM1 OUT IN Vdd Vdd CMOSP L=1U W=8UVIN Vdd IN 1 VOUT Vdd OUT 1.2.***** LIST NODE POST *.DC VOUT 0 2.5 0.1 .DC VIN 0 2.5 0.1*.DC VOUT 0 2.5 0.1 VIN 0.8 1.0 0.2.PRINT DC I(M2).LIB "C:\synopsys\project\tsmc_050um_model.lib"CMOS_MODELS .END所测得的PMOS管电流曲线为：所测的数据如下表：计算TSMC 0.50um 工艺中pmos 参数pptp，分别为：Kp 54.89 10-6, p 0.017,Vtp 0.927综上所述，可得：四、思考题2）不同工艺，p, n不同。
电路原理图设计及Hspice仿真
电路原理图设计及Hspice仿真实验报告学生姓名：学号：指导老师：实验内容：用EDP原理图设计软件设计出两级运算放大器的电路图用Hspice软件完成此两级运算放大器的仿真实验地点：***实验室实验时间：2009年9月——2009年12月实验任务：根据运算放大器的设计要求(单位增益带宽、相位裕量、输入等效噪声、功耗等)，选择电路结构，详细分析了CMOS 运算放大器的所有性能参数，使用Level one 模型进行手工计算，设计出器件的几何尺寸，最后通过Hspice 仿真软件给出了性能指标的仿真结果。
实验思路：两级运放可以同时实现较高增益和较大输出摆幅，其设计思路是将增益和摆幅要求分别处理，而不是在同一级中兼顾增益与摆幅。
即运用第一级放大器得到高增益，可以牺牲摆幅，第二级放大器主要实现大输出摆幅，以补偿第一级牺牲的摆幅，并进一步提升增益，从而克服了单级运放增益与摆幅之间的矛盾，同时实现高增益和大摆幅。
实验指标：开环增益≥80DB；共模抑制比≥60DB；相位裕度≥60°；实验步骤：一、用EDP原理图设计软件设计两级运算放大器的电路图，电路图如图一所示：图一：CMOS两级运算放大器电路图1、电路工作原理：信号由差分对管两端输入，差模电压被转化为差模电流，差模电流作用在电流镜负载上又转化成差模电压，信号电压被第一次放大后被转化为单端输出，随即进入共源级再一次被放大后从漏端输出。
电路特点是通过两级结构可以同时满足增益和输出摆幅的要求，即第一级提供高增益，可以牺牲摆幅，第二级弥补摆幅，同时进一步增大增益。
2、电路主体结构由两个两个单级放大器构成，分别是：差分输入级和共源增益级。
辅助电路为偏置电路和频率补偿电路。
差分输入级采用PMOS 输入对管，NMOS 电流镜负载；共源级采用NMOS 放大管，PMOS 负载管；由六个MOS 管和一个电阻构成的电流源为两级放大电路提供偏置，另外还为频率补偿MOS 管提供偏压；一个NMOS 管和一个电容构成频率补偿电路，连接在共源级的输入输出之间作为密勒补偿。
电子科大集成电路原理实验报告-CMOS模拟集成电路设计与仿真标准实验报告
电子科大集成电路原理实验报告-CMOS模拟集成电路设计与仿真标准实验报告电子科技大学微电子与固体电子学院集成电路原理与设计CMOS模拟集成电路设计与仿真电子科技大学实验报告实验地点：211楼606 实验时间：2014.6.7一、实验室名称：微电子技术实验室二、实验项目名称：CMOS模拟集成电路设计与仿真三、实验学时：4四、实验原理参照实验指导书。
五、实验目的本实验是基于微电子技术应用背景和《集成电路原理与设计》课程设置及其特点而设置，为IC设计性实验。
其目的在于：根据实验任务要求，综合运用课程所学知识自主完成相应的模拟集成电路设计，掌握基本的IC设计技巧。
学习并掌握国际流行的EDA仿真软件Cadence的使用方法，并进行电路的模拟仿真。
六、实验内容1、UNIX操作系统常用命令的使用，Cadence EDA仿真环境的调用。
2、设计一个运算放大器电路，要求其增益大于40dB, 相位裕度大于60?，功耗小于10mW。
3、根据设计指标要求，选取、确定适合的电路结构，并进行计算分析。
4、电路的仿真与分析，重点进行直流工作点、交流AC分析、瞬态Trans分析、建立时间小信号特性和压摆率大信号分析，能熟练掌握各种分析的参数设置方法。
5、电路性能的优化与器件参数调试，要求达到预定的技术指标。
6、整理仿真数据与曲线图表，撰写并提交实验报告。
七、实验仪器设备（1）工作站或微机终端一台（2）局域网2（3）EDA仿真软件 1套八、实验步骤1、根据实验指导书熟悉UNIX操作系统常用命令的使用，掌握Cadence EDA仿真环境的调用。
2、根据设计指标要求，设计出如下图所示的电路结构。
并进行计算分析，确定其中各器件的参数。
3、电路的仿真与分析，重点进行直流工作点、交流AC分析、瞬态Trans分析，能熟练掌握各种分析的参数设置方法。
4、电路性能的优化与器件参数调试，要求达到预定的技术指标。
具体计算步骤如下：（参见模拟CMOS集成电路设计）1. 通过额定功耗和片外电容C计算偏置电路电流以及流进M6，M8电流，再通过相关试验得到相关pmos，nmos的Vth和k和λ，得到m6，m8，m9宽长比并计算密勒电容Cc2. 通过cmr计算m4和m0的宽长比3. 通过GB和Cc求出m2和m5宽长比4. 由m6，m8的Ids电流计算m7宽长比5. 进行电路仿真，观察电路是否符合各方面要求。
CMOS模拟集成电路实训H SPICE辅助设计教学PPT讲解学习
内容
•
•
•
•
•
•
•
H-SPICE概述
H-SPICE网表
Model & Sub circuits
Component
Source
Control
实训
(1)常用控制语句
• 直流工作点
• 直流扫描和直流小信号分析
• 交流扫描和小信号分析
• 瞬态分析
(2).OP直流工作点分析
• 语法格式
– .OP
• 瞬态分析结果
.lis
.tr#+
• 瞬态分析测量结果
• 直流分析结果
.mt#
.sw#+
• 直流分析测ห้องสมุดไป่ตู้结果
• 交流分析结果
.ms#
.ac#+
• 交流分析测量结果
• 输出状态
.ma#
.st#
• 工作点节点电压（初始条件） .ic
# ：代表扫描分析序号或者硬拷贝文件序号，一般从0 开始。
+：表示在用.POST语句产生图形数据后该文件才被确立。
• 网表文件第一行为标题行
• H-SPICE并不是所见即所得模式，但可以借助Cadence实现
内容
•
•
•
•
•
•
•
H-SPICE概述
H-SPICE网表
Model & Sub circuits
Component
Source
Control
实训
(1)SPICE背景
• SPICE：Simulation Program with Integrated Circuit Emphasis
MOS放大电路设计、仿真与实现实验报告
1uF,4.7uF,37uF
各1只
三.预习要求
1.设计 MOS 单管的电阻，电容值，满足放大指标 2.使用 Pspice 仿真软件对所设计的放大电路进行仿真。 3.在面包板上搭建电路，准备测试放大电路的性能指标
四.实验原理及参考电路
本实验采用 2N7000 MOS 管以及阻容耦合实现对交流小信号的方法。
下限截止频率计算公式如下：
则������ =
× . ×(
= 2.2������������
. )×
9.64������������/������
������ =
= 32.6������������
2 × 3.14 × 47������������
1
������ =
= 14.9������������
（3）经计算并仿真后，最终确定 Rg1 = 240kΩ,Rg2 = 100kΩ Rs = 1kΩ C1 = 1uF, C2 = 4.7uF, Cs = 47uF
此时各项指标均达到要求。
2.Pspice 电路仿真，验证设计的性能
（1）电路图以及静态工作点
静态工作点: ������ ������ ������
输出电阻在中频区几乎保持 3kΩ不变；在高频区，随频率升高，输入电阻逐渐减小。
(7) 非线性失真观察 a）将 Rp 调整为最大值 470k 欧姆，静态分析结果如下：
瞬态分析结果如下：
由图可知输出的正半周出现明显的饱和失真
2) 将 Rp 调整为最小值 0.01 欧姆，静态分析结果如下：
瞬态分析结果如下：
4. 交流信号放大性能指标测试
（1）电压增益 Av： 实验测量时，输入不失真的频率为 1kHz 的正弦波，用示波器测量输出电压 Vopp 与输
ASIC课程设计——MOS输出级电路设计与Hspice仿真
ASIC课程设计——MOS输出级电路设计与Hspice仿真————————————————————————————————作者：————————————————————————————————日期：目录一．背景介绍 (1)二．设计要求与任务 (2)三．电路原理及设计方法 (2)1．电阻负载共源级放大器电路原理分析 (3)2．有源负载共源放大器设计方法 (5)四．HSpice软件环境概述 (7)1．简介 (7)2．特点 (8)3．界面预览 (8)五．设计过程 (10)六．结果和讨论 (11)七．设计心得 (12)八．库文件程序附录 (13)一．背景介绍ASIC是Application Specific Integrated Circuit的英文缩写，在集成电路界被认为是一种为专门目的而设计的集成电路。
ASIC的设计方法和手段经历了几十年的发展演变，从最初的全手工设计已经发展到现在先进的可以全自动实现的过程。
在集成电路界ASIC被认为是一种为专门目的而设计的集成电路。
是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。
ASIC的特点是面向特定用户的需求，ASIC在批量生产时与通用集成电路相比具有体积更小、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点。
ASIC分为全定制和半定制。
全定制设计需要设计者完成所有电路的设计，因此需要大量人力物力，灵活性好但开发效率低下。
如果设计较为理想，全定制能够比半定制的ASIC芯片运行速度更快。
半定制使用库里的标准逻辑单元（Standard Cell），设计时可以从标准逻辑单元库中选择SSI（门电路）、MSI（如加法器、比较器等）、数据通路（如ALU、存储器、总线等）、存储器甚至系统级模块（如乘法器、微控制器等）和IP核，这些逻辑单元已经布局完毕，而且设计得较为可靠，设计者可以较方便地完成系统设计。
现代ASIC常包含整个32-bit处理器，类似ROM、RAM、EEPROM、Flash的存储单元和其他模块. 这样的ASIC常被称为SoC（片上系统）。