基于FPGA的串口通信设计
基于fpga的串口设计及实现
基于fpga的串口设计及实现
基于FPGA的串口设计及实现是一个涉及数字电路设计和通信协
议的复杂课题。
首先，让我们从串口通信的基本原理开始。
串口通信是一种通过串行传输数据的通信方式，它使用一个或
多个数据线（通常是一对）来逐位地传输数据。
常见的串口通信标
准包括RS-232、RS-485、UART等。
在FPGA中实现串口通信，需要
考虑以下几个方面：
1. 串口通信协议选择，根据具体的应用场景和需求，选择合适
的串口通信协议。
例如，UART是一种常见的串口通信协议，它使用
起始位、数据位、校验位和停止位来传输数据。
2. 串口通信接口设计，在FPGA中设计串口通信接口，需要考
虑数据的发送和接收，时钟信号的同步等问题。
通常需要使用FPGA
的IO资源来实现串口通信接口。
3. 串口通信协议的实现，在FPGA中实现选择的串口通信协议，包括数据的发送和接收、时序控制、校验等功能。
这通常需要使用Verilog或VHDL等硬件描述语言进行开发。
4. 硬件调试和验证，设计完成后，需要进行硬件调试和验证，包括时序分析、波形仿真等工作，确保串口通信的稳定和可靠。
在实际的FPGA串口设计中，还需要考虑时钟频率、数据传输速率、数据格式、数据校验、中断处理等问题。
此外，还需要考虑FPGA与外部设备的接口，如与传感器、显示器、存储器等设备的接口设计。
总之，基于FPGA的串口设计及实现涉及到硬件设计、数字电路设计、通信协议等多个方面的知识，需要综合考虑各种因素，进行全面的设计和实现。
基于fpga的串口设计毕业论文【管理资料】
高等教育自学考试毕业设计（论文）题目基于ＦＰＧＡ的串口设计专业班级姓名指导教师姓名、职称所属助学单位2013年3月25日目录目录 (2)摘要 (3)第一节绪论 (4)研究背景 (4)１. ２课题研究现状及发展存在的主要问题 (4) (5) (5) (5)第二节 UART原理介绍 (6)UART结构和工作原理 (6)UART原理 (6) (7)第三节方案选择 (7)设计语言选择 (7) (7) (8) (8) (9) (9)第四节系统硬件设计 (9)器件芯片介绍 (9)FPGA核心板EP1C12介绍 (9)MAX232 (10)RS232 (11)系统整体结构 (11)第五节系统软件设计 (13) (13) (14) (15)第六节总结 (19)致谢 (20)参考文献 (20)摘要随着微电子技术的发展，电子设备逐渐向着小型化、集成化方向发展。
ＵＡＲＴ由于具有可靠性高、传输距离远、线路简单等优点，被广泛应用于串行通信电路。
本设计是基于现场可编程门阵列ＦＰＧＡ的嵌入式ＵＡＲＴ模块化设计方法。
利用ＦＰＧＡ实现ＵＡＲＴ的功能与ＰＣ机实现串口通信。
ＵＡＲＴ模块是通过ＭＸ２３２转换电平与ＰＣ机进行通信，采用硬件描述语言（ＶＨＤＬ）实现逻辑电路，整个设计采用模块化实现，通过有限状态机，增加设计灵活性、降低成本。
关键字【ＦＰＧＡ、ＵＡＲＴ、串行通信、ＰＣ机、ＶＨＤＬ】AbstracWith the Rapid development of microelectronics technology, Electronic equipment become smaller and integrated . UART because of its high reliability ,long transmission distance ,lines become broader and simple serial data communication design is based on Field Programmable Gate Array(FPGA) design methodology for embedded use FPGA to come true the communication between UART and personal computer,all based on these modules feature hardware description language VHDL and implemented through the finite state machine, and enhance design flexibility, reduced costs.Key Words:【ＦＰＧＡ、ＵＡＲＴ、USART、ＰＣ、ＶＨＤＬ】第一节绪论研究背景近几十年，电子技术飞速发展，高新科技日新月异。
基于fpga的串口通信
基于FPGA的串口通信设计学号：姓名：班级：指导教师：电子与控制工程学院一、串行通信系统1.1概述在计算机系统和微机网络的快速发展领域里串行通信在数据通信及控制系统中得到广泛的应用。
UART Universal AsynchronousReceiver Transmitter控制系统中广泛使用的一种全双工串行数UART的全部功能。
只需将其核心功能集成即可。
波特率发生器、接收器和发送器是UART利用Verilog-HDL语言对这三个功能模块进行描述并加以整合UART是广泛使用的串行数据传输协议。
UART允许在串行链路上进行全双工的通信。
串行外设用到RS232-C UART实现。
如8250、8251、NS16450等芯片都是常见的UART如FIFO有时我们不需要使用完整UART的功能和这些辅助功能。
或者设计上用到了FPGA/CPLD器件那么我们就可以将所需要的UART功能集成到FPGA内部。
使用VHDL或Veriolog -HDL将UART的核心功能集成从而使整个设计更加紧凑、稳定且可靠。
本文应用EDA FPGA/CPLD器件设计与实现UART。
通信指人与人或人与自然之间通过某种行为或媒介进行的信息交流与传递从广义上指需要信息的双方或多方在不违背各自意愿的情况下无论采用何种方不同的环境下有不同的解释在出现电波传递通信后通信(Communication)被单一解释为信息的传递是指由一地向另一地进行信息的传输与交换其目的是传输消息。
然而通信是在人类实践过程中随着社会生产力的发展对传递消息的要求不断提升使得人类文明不断进步。
在各种各样的通信方式中利用“电”来传递消息的通信方法称为电信(Telecommunication)1.2串行通信简介计算机与计算机，计算机与外部设备进行数据交换也称为通信，一般有两种方式并行通信和串行通信。
信息的各位数据被同时传送的通信方法是并行通信并行通信依靠I/O接口来实现。
并行通信中数据有多少位就需要多少条信号传输线。
基于FPGA的高速串口通信协议设计与实现
基于FPGA的高速串口通信协议设计与实现随着信息技术的不断涌现和发展，串口通信已经成为了数码设备间数据交换的重要手段。
而在当前的通信领域中，高速串口通信协议设计和实现已经成为了一个必不可少的领域。
其中，基于FPGA的高速串口通信协议设计更是受到了广泛的关注。
本文将就此问题展开深入的探讨，着重介绍了基于FPGA的高速串口通信协议的基础概念、设计模式、实现流程及其他相关内容。
一、基础概念首先，我们来了解一下什么是FPGA和串口通信。
FPGA的全称是“Field Programmable Gate Array”，是一种可编程逻辑芯片。
它能够根据设计者的要求和需求来充分发挥自己的功能特点，并且可以在不用重新设计或加工硬件的前提下灵活地改变其电路结构。
而串口通信是一种在计算机和外围设备之间进行数据交换的通信方式，可以在一根通信线上同时传输多个二进制信号，可以实现设备之间的快速、稳定的数据传输，互操作性也比较高。
基于以上两个概念，基于FPGA的高速串口通信协议设计和实现就是一种利用FPGA芯片中可编程资源的特性，以此编写通信协议，达到快速、高效地实现数据传输的过程。
二、设计模式在设计基于FPGA的高速串口通信协议时，我们通常会采用一些设计模式。
下面，我们就分别来介绍几种常见的设计模式。
1、主从模式主从模式是一种常用的通信模式，其特点是主设备控制从设备的数据传输，从设备仅向主设备传输接收到的数据。
在基于FPGA的高速串口通信协议设计中，我们可以使用主从模式实现设备之间高速的数据传输。
2、同步/异步模式同步/异步模式是根据通信时钟信号是否同步进行区分的。
在同步模式下，数据传输的时钟信号是由控制器提供的，而在异步模式下，时钟信号则是由数据本身提供的。
在基于FPGA的高速串口通信协议设计中，我们可以根据具体需求选择合适的同步/异步模式。
3、中断/轮询模式中断/轮询模式是根据不同的数据传输方式进行区分的。
在中断模式下，外部设备向中央处理器传输的数据是基于中断机制的，而在轮询模式下，则是中央处理器不断地轮询外部设备是否有数据要传输。
基于FPGA的SOC系统中的串口设计
基于FPGA的SOC系统中的串口设计1概述在基于FPGA的SOC设计中,常使用串口作为通信接口,但直接用FPGA进行串口通信数据的处理是比较繁杂的,特别是直接使用FPGA 进行串口通信的协议的解释和数据打包等处理,将会消耗大量的FPG A硬件资源。
为简化设计,降低硬件资源开销,可以在FPGA中利用IP核实现的嵌入式微处理器来对串口数据进行处理。
本文中的设计采用了XILINX的FPGA,可选用的嵌入式微处理器IP核种类繁多,但基于对硬件资源开销最少的考虑,最终选用了Picobl aze。
嵌入式微处理器PicoBlaze适用于Spartan-II/E、CoolRunner-II和Virtex系列FPGA,运行速度可达到40MIPS以上,提供49个不同的指令,16个寄存器,256个地址端口,1个可屏蔽的中断。
其性能超过了传统的8bit微处理器。
嵌入式微处理器Picoblaze的功能、原理见参考文献[1]。
Picoblaze使用灵活,但其缺点是可寻址的存储空间非常有限,因此为满足实际需要本文同时也提出了使用片外SDRAM器件对其存储能力进行扩展的设计方法。
2串口收发接口设计2.1串口收发接口硬件设计嵌入式微处理器PicoBlaze本身并不具备串行接口,因此必须在F PGA中设计串口接收和发送模块并通过总线结构与Picoblaze连接。
串口接收和发送模块的设计可采用成熟的IP核。
实际设计中采用了XLINX的串口收发IP核,其特点是串口波特率,符号规则都可以灵活地定制,同时具有16字节的接收FIFO和16字节的发送FIFO。
串口收发IP核的功能、原理见参考文献[2]。
使用Picoblaze和串口收发IP核构成的串口收发系统结构见图1。
在设计中,发送模块、接收模块和标志寄存器分别有不同的地址, Picoblaze通过地址端口对串口收发模块进行访问。
设计中的标志寄存器,可用于指示发送模块和接收模块中FIFO的状态,Picoblaze通过查询标志寄存器来完成对串口数据的收发控制。
基于FPGA的串口通信设计
基于FPGA的串口通信设计引言：串口通信是现代计算机通信系统中的常见通信方式。
它可以在计算机和外部设备之间传输数据，具有低成本、简单易懂、可靠性高等特点。
然而，在一些应用场景下，传统的软件串口通信无法满足需求，因此使用FPGA来实现硬件串口通信变得愈发重要。
本文将重点介绍基于FPGA的串口通信设计，包括串口通信原理、FPGA硬件实现以及设计注意事项。
一、串口通信原理：串口通信的原理很简单，将数据通过一根导线（或多根导线）依次发送和接收。
它使用一个起始位、数据位（常为8位）、奇偶校验位（可选）和一个或多个停止位来组成一个数据帧。
发送数据时，串口将数据帧从最低位开始逐位发送，并在每位发送完毕后根据波特率发送下一位。
接收数据时，串口根据波特率和起始位检测到数据的到来，并从起始位开始逐位接收。
二、FPGA硬件实现：FPGA可以通过其可编程逻辑单元（FPGA的核心组件）实现硬件串口通信。
下面是基于FPGA的串口通信设计主要步骤：1.FPGA引脚分配：首先，选择合适的FPGA芯片，并确定通信所需的引脚数量。
然后，根据引脚分配表将引脚与FPGA的可编程逻辑单元相连接。
2.接口电平转换：在FPGA和外设之间可能存在电平不匹配的情况。
为了实现正确的数据传输，需要使用电平转换电路进行适配。
3.帧同步信号生成：FPGA需要生成适当的时钟信号和帧同步信号，以使数据能够正确地按位传输和接收。
帧同步信号指示数据的起始和终止。
4.数据传输实现：FPGA需要根据串口通信原理，按照波特率逐位地发送和接收数据。
在发送数据时，FPGA将数据从最低位开始逐位输出到引脚，并根据起始位、数据位、奇偶校验位和停止位生成完整的数据帧。
在接收数据时，FPGA根据时钟信号和帧同步信号，逐位地接收到达的数据，以获得完整的数据帧。
5.数据校验和处理：FPGA可以实现奇偶校验的功能，以检测接收到的数据是否正确。
此外，还可以在FPGA内部对接收到的数据进行处理，例如数据解码、错误检测等。
基于FPGA的串口通信设计 (参考样例)
高等教育自学考试毕业设计（论文）题目基于FPGA的串口设计专业班级2012级电子信息工程姓名********指导教师姓名、职称xxx 讲师所属助学单位武汉工业职业技术学院2014年 5 月 10日目录摘要 (1)1 绪论 (2)1.1 选题背景 (2)1.1.1课题相关技术的发展 (2)1.1.2 课题研究的必要性 (3)1.2 课题研究的内容 (3)2 FPGA及其开发环境简介 (3)2.1 FPGA简介 (3)2.1.1 FPGA概述 (3)2.1.2 FPGA基本结构 (4)2.1.3 FPGA系统设计流程 (4)2.1.4 FPGA开发编程原理 (6)2.2 Quartus II9.1集成开发环境简介 (6)2.3 VHDL硬件描述语言简介 (7)2.3.1 基本介绍 (7)2.3.2 VHDL系统设计的特点 (7)2.3.3 VHDL系统优势 (8)3 串口通信总体设计方案 (8)3.1串口通信的原理图 (8)3.2 设计的基本要求 (9)4 串口通信各单元电路设计 (9)4.1 RS-232发送顶层模块发送模块设计 (9)4.2 RS-232接收顶层模块设计 (13)4.3 显示模块 (17)5 总结与展望 (20)5.1 总结 (20)5.2 展望 (20)致谢 (21)主要参考文献 (22)摘要本设计用接口芯片的VHDL的设计方法，通过对MAX232串行通总线接口的设计，掌握发送与接收电路的基本设计思路，并进行串口通信。
采用VHDL语言设计分频模块、发生模块、接收模块和显示模块；用键盘输入及串口调试软件调试；拨码开关开关控制发送资料，并在串口调试软件环境下显示，数码管显示出接收到的数据。
关键词硬件描述语言；VHDL；FPGA；RS232AbstractThis design using the interface chip design method, through the VHDL for MAX232 serial links bus interface design, grasps the sending and receiving circuit design, the basic and serial interface ing VHDL language design frequency module, producing module, receiving module and display module, Use the keyboard input and serial debugging software debugging, Dial the code switch switch control, and send data in serial adjustment under software environment display, digital pipe showed received data.Keywords , VHDL, The FPGA, RS2321 绪论现代社会的标志之一就是信息产品的广泛使用，而且是产品的性能向越强，越复杂，更新越快的方向发展。
基于FPGA的RS232设计
FPGA 串口RS232的设计，该模块RS232的波特率为9600，其模块结构框图如下图示：
设计模块功能描述：
Testbench(测试模块)：模拟PC机串口信号发送和接受设备，首先向RS232接收端发送串口数据信息，然后通过RS232接收端来接收RS232发送端的数据信息。
RS232_rx(串口接收模块)：通过接受来自testbench的串行数据信息，并存入到FIFO中。
RS232_tx(串口发送模块)：通过读取FIFO的有效数据标志位wrusedw，来判断FIFO中是否还有数据需要发送。
如有，则继续读取FIFO中的数据信息，并发送出去。
RS232_clk（串口时钟）：提供RS232需要时钟，规定RS232通信波特率。
FIFO（ip核模块）：调用的为ALTERA的ip核模块，主要用于RS232接收，发送数据的存储和缓冲作用。
以下为模块设计代码：
Testbench(测试模块) 1
TOP顶层设计模块1
RS232_clk(时钟模块) 1
RS232_rx(接收模块) 1
RS232_tx(发送模块) 1。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基于FPGA的UART设计与实现0引言通用异步收发器(Universal Asynchronous Receiver /Transmitter , UART) 可以和各种标准串行接口，如RS232和RS485等进行全双工异步通信，具有传输距离远、成本低、可靠性高等优点。
一般UART由专用芯片如8250, 16450来实现，但专用芯片引脚都较多，内含许多辅助功能，在实际使用时往往只需要用到UART 勺基本功能，使用专用芯片会造成资源浪费和成本提高。
一般而言UART和外界通信只需要两条信号线RXD和TXD其中RXD是UART 的接收端，TXD是UART勺发送端，接收与发送是全双工形式。
由于可编程逻辑器件技术的快速发展，FPGA勺功能日益强大，其开发周期短、可重复编程的优点也越来越明显，在FPGA 芯片上集成UART功能模块并和其他模块组合可以很方便地实现一个能与其他设备进行串行通信的片上系统。
FPGA(Field Programmable Gate Array) 现场可编程门阵列在数字电路的设计中已经被广泛使用。
这种设计方式可以将以前需要多块集成芯片的电路设计到一块大模块可编程逻辑器件中，大大减少了电路板的尺寸，增强了系统的可靠性和设计的灵活性。
1 UART功能设计1.1 UART的工作原理异步通信时，UART发送/接收数据的传输格式表1所示，一个字符单位由开始位、数据位、停止位组成。
表1 UART发送/接收数据的传输格式异步通信的一帧传输经历以下步骤：(1)无传输。
发送方连续发送信号，处于信息“ 1”状态。
(2)起始传输。
发送方在任何时刻将传号变成空号，即“1”跳变到“O'，并持续1位时间表明发送方开始传输数据。
而同时，接收方收到空号后，开始与发送方同步，并期望收到随后的数据。
(3)奇偶传输。
数据传输之后是可供选择的奇偶位发送或接收。
(4)停止传输。
最后是发送或接收的停止位，其状态恒为“1”。
发送或接收一个完整的字节信息，首先是一个作为起始位的逻辑“0”位，接着是8个数据位，然后是停止位逻辑“ 1”位，数据线空闲时为高或“ T状态。
起始位和停止位的作用是使接收器能把局部时钟与每个新开始接收的字符再同步。
异步通信没有可参照的时钟信号，发送器可以随时发送数据，任何时刻串行数据到来时，接收器必须准确地发现起始位下降沿的出现时间，从而正确采样数据。
设计时可参考由专用芯片实现的UART的功能并进行一定精简，如可以用FPGA勺片内RAM替代UART勺FIFO,不用单独在UART莫块中实现。
设计的基本原则是保留最主要的功能，基于FPGA勺UART系统波特率时钟发生器、接收器和发送器3个子模块组成，如图1所示。
图1基于FPGA勺UARTfl成模块1.2接收器设计接收器的工作过程如下，如图2所示，在接收数据寄存器被读出一帧数据或系统开始工作以后，接收进程被启动。
接收进程启动之后，检测起始位，检测到有效起始位后，以约定波特率的时钟开始接收数据，根据数据位数的约定，计数器统计接收位数。
一帧数据接收完毕之后，如果使用了奇偶校验，则检测校验位，如无误则接收停止位。
停止位接收完毕后，将接收数据转存到数据寄存器中。
图2数据接收图为确保接收器可靠工作，在接收端开始接收数据位之前，处于搜索状态，这时接收端以16倍波特率的速率读取线路状态，检测线路上出现低电平的时刻。
因为异步传输的特点是以起始位为基准同步的。
然而，通信线上的噪音也极有可能使传号“ 1”跳变到空号“ 0”。
所以接收器以16倍的波特率对这种跳变进行检测，直至在连续8个接收时钟以后采样值仍然是低电平，才认为是一个真正的起始位，而不是噪音引起的，其中若有一次采样得到的为高电平则认为起始信号无效，返回初始状态重新等待起始信号的到来。
找到起始位以后，就开始接收数据，最可靠的接收应该是接收时钟的出现时刻正好对着数据位的中央。
由于在起始位检测时，已使时钟对准了位中央，用16倍波特率的时钟作为接收时钟，就是为了确保在位宽的中心时间对接收的位序列进行可靠采样，当采样计数器计数结束后所有数据位都已经输入完成。
最后对停止位的高电平进行检测，若正确检测到高电平，说明本帧的各位正确接收完毕，将数据转存到数据寄存器中，否则出错。
采用有限状态机模型可以更清晰明确地描述接收器的功能，便于代码实现。
接收器的状态转换图如图3所示，为突出主要过程，图中省略了奇偶校验的情况。
接收器状态机由5个工作状态组成，分别是空闲状态、起始位确认、采样数据位、停止位确认和数据正确，触发状态转换的事件和在各个状态执行的动作见图中的文字说明。
图3接收器状态转换图根据状态图其主要的程序如下所示:else if( RX_E n_ Sig )case ( i )4'dO :if( H2L_Sig ) beg in i <= i + 1'b1; isCou nt <= 1'b1;end4'd1 :if( BPS_CLK) beg in i <= i + 1'b1; end4'd2, 4'd3, 4'd4, 4'd5, 4'd6, 4'd7, 4'd8, 4'd9 :if( BPS_CLK) begin i <= i + 1'b1; rData[ i - 2 ] <=RX_Pin_l n; end4'd10 :if( BPS_CLK ) beg in i <= i + 1'b1; end4'd11 :if( BPS_CLK ) beg in i <= i + 1'b1; end4'd12 :begin i <= i + 1'b1; isDone <= 1'b1; isCount <= 1'bO;end4'd13 :begi n i <= 4'd0; isD one <= 1'b0; endendcase其中起始位检测正确会触发RX_En_Sig 一次的定时采集时第0、1位数据 (起始位)，保持忽略态度。
定时采集的是八位数据位，每一位数据位会依低位到最高位储存入rData寄存器。
此时程序前两位省略取2-9位就是传送的数据1.3波特率发生器设计波特率发生器实质是设计一个分频器，用于产生和RS232通信同步的时钟。
在系统中用一个计数器来完成这个功能，分频系数N决定了波特率的数值。
该计数器一般工作在一个频率较高的系统时钟下，当计数到N/ 2时将输出置为高电平，再计数到N/2的数值后将输出置为低电平，如此反复即可得到占空比50%的波特率时钟，具体的波特率依赖于所使用的系统时钟频率和N的大小。
如系统时钟频率是50 MHz要求波特率是9600, N=1/50MHz=5208如果从零开始算起就是5207个计数。
然而，采集数据要求“在周期的中间”，那么结果是5208/2，结果等于2604。
基本上rx_bps_module.v只有在Count_Sig拉高的时候，模块才开始计数。
利用verlog所写的具体代码如下：module rx_bps_module(CLK, RST n,Cou nt_Sig,BPS_CLK);in put CLK;in put RST n;in put Coun t_Sig; output BPS_CLK;/**************************reg [12:0]Cou nt_BPS;always @ ( posedge CLK or n egedge RSTn ) ________________if( !RST n )Cou nt_BPS <= 13'd0;else if( Count_BPS == 13'd5207 )Cou nt_BPS <= 13'd0;else if( Cou nt_Sig )Cou nt_BPS <= Cou nt_BPS + 1'b1;elseCou nt_BPS <= 13'd0;/********************************/assig n BPS_CLK = ( Cou nt_BPS == 12'd2604 ) ? 1'b1 : 1'b0;/*********************************/en dmodule1.4发送器设计rx_Pm Out图4发送数据原理图当发送数据时，对于每一个数据的发送，每一位采用的是定时发送。
假设, 配置的波特率是9600bps，那么当有一个发送标志位时，数据将会以1/9600的节拍将数据一位一位的发送出去。
一帧数据有11位，需要12次定时。
主要代码为：always @ ( posedge CLK or n egedge RSTn )if( !RST n )begini <= 4'd0;rTX <= 1'b1;isD one endelse if( TX_En_Sig ) case ( i )4'dO :if( BPS_CLK) begin i <= i + 1'b1; rTX <= 1'b0; end 4'd1,4'd2, 4'd3, 4'd4, 4'd5, 4'd6, 4'd7, 4'd8 :if( BPS_CLK ) begin i <= i + 1'b1; rTX <= TX_Data[ i4'd9 :if( BPS_CLK ) begin i <= i + 1'b1; rTX <= 1'b1; end4'd10 :if( BPS_CLK ) begin i <= i + 1'b1; rTX <= 1'b1; end4'd11 :if( BPS_CLK ) begin i <= i + 1'b1;isDone<= 1'b1; end4'd12 :begi n i <= 4'd0; isD one <= 1'bO; endendcase2数据传输仿真Modelsim 仿真工具是 Model 公司开发的。
它支持 Verilog 、VHDL 以及他们 的混合仿真，它可以将整个程序分步执行，使设计者直接看到他的程序下一步要 执行的语句，而且在程序执行的任何步骤任何时刻都可以查看任意变量的当前 值，可以在Dataflow 窗口查看某一单元或模块的输入输出的连续变化等，比 quartus 自带的仿真器功能强大的多，是目前业界最通用的仿真器之一。