基于FPGA的串口通信设计与实现
基于fpga的串口设计及实现
基于fpga的串口设计及实现
基于FPGA的串口设计及实现是一个涉及数字电路设计和通信协
议的复杂课题。
首先，让我们从串口通信的基本原理开始。
串口通信是一种通过串行传输数据的通信方式，它使用一个或
多个数据线（通常是一对）来逐位地传输数据。
常见的串口通信标
准包括RS-232、RS-485、UART等。
在FPGA中实现串口通信，需要
考虑以下几个方面：
1. 串口通信协议选择，根据具体的应用场景和需求，选择合适
的串口通信协议。
例如，UART是一种常见的串口通信协议，它使用
起始位、数据位、校验位和停止位来传输数据。
2. 串口通信接口设计，在FPGA中设计串口通信接口，需要考
虑数据的发送和接收，时钟信号的同步等问题。
通常需要使用FPGA
的IO资源来实现串口通信接口。
3. 串口通信协议的实现，在FPGA中实现选择的串口通信协议，包括数据的发送和接收、时序控制、校验等功能。
这通常需要使用Verilog或VHDL等硬件描述语言进行开发。
4. 硬件调试和验证，设计完成后，需要进行硬件调试和验证，包括时序分析、波形仿真等工作，确保串口通信的稳定和可靠。
在实际的FPGA串口设计中，还需要考虑时钟频率、数据传输速率、数据格式、数据校验、中断处理等问题。
此外，还需要考虑FPGA与外部设备的接口，如与传感器、显示器、存储器等设备的接口设计。
总之，基于FPGA的串口设计及实现涉及到硬件设计、数字电路设计、通信协议等多个方面的知识，需要综合考虑各种因素，进行全面的设计和实现。
基于FPGA的UART通信接口设计与实现
通用异步接收发送器UART （Universal Asyn2chronousReceiver and Transmitter ）能够在串行方式下发送和接收数据，数据传送方式只需要一对线路就能实现远距离数据通信。
其以资源简单、传输距离远、易于实现等特点成为各种处理器的标准集成外设之一。
在实际的应用设计中，经常要用到UART 的多个主要功能，常用的标准通信波特率有9600bps 、15200bps 等。
本文使用Verilog HDL 语言将UART 器件的核心功能描述成一个异步串行数字收发模块，并且在Modelsim 上实现了其功能仿真。
1UART 原理及设计简介UART 的全称是通用异步收发器（Universal Asynchronous Receiver ／Transmitter ），是实现设备之间低速数据通信的标准协议。
“异步”指不需要额外的时钟线进行数据的同步传输，是一种串行总线接口，只需占用2根线就可以完成数据的收发（1根接收数据，1根发送数据）。
UART 一帧由起始位、数据位、校验位和停止位组成。
数据逐位传输，示意图如图1所示。
异步通信要求发送的每一帧数据都必须按照图1给定的UART 格式进行格式化。
一帧数据由4部分组成，首先是起始位“0”；接着是发送的数据（这里采用8位）；然后是可选的检验位来判断接收数据有无错误（这里选用奇检验）；最后是停止位“1”（停止位可以为1位、1.5位和2位）。
若线路上没有传输的数据，则线路始终保持为“1”，即空闲。
接收端不断检测线路状态，非接收状态下如果检测到线路由“1”变为“0”（“0”至少保持8个内部时钟周期），则认为有发送数据需接收，接收器进入接收阶段。
UART 模块总结构如图2所示。
首先，发送时按照UART 帧格式，由发送写信号启动发送波特率发生器，先发送一位起始位，然后由发送波特率发生器时钟启动发送移位寄存器，将发送数据存入发送移位寄存器，并将发送一位寄存器中的数据发送，同时由发送波特率发生器时钟启动发送数据计数器，当计数器计数到第10位时，产生奇偶校验位，此时发送奇偶校验位，计数到第11位时，发送停止位，同时产生发送完成指示信号。
基于FPGA的串口通信设计与实现
置和输人数据计算出响应
的奇偶校验位，它是通过
纯组合逻辑来实现的。
２．６总线选择模块
总线选择模块用于
选择奇偶校验器的输入是
数据发送总线还是数据接
收总线。
２．７计数器模块
计数器模块的功能
是记录串行数据发送或者
接收的数日，在计数到某
数值时通知ＵＡＲＴ内核模
块。 ３ ＵＡＲＴ程序设计 ＵＡＲＴ完整的工作流程可以分为接收过程
关键词：ＦＰＧＡ：ＵＡＲＴ：ＲＳ２３２
引言 串行接口的应用非常广泛，为实现串口通 信功能一般使用专用串行接口芯片，但是这种 接口芯片存在体积较大、接口复杂以及成本较 高的缺点，使得硬件设计更加复杂，并且结构与 功能相对固定，无法根据设计的需要对其逻辑 控制进行灵活的修改。介绍了一种采用ＦＰＧＡ 实现串口通信的方法。 １串口通信协议 对一个设备的处理器来说，要接收和发送 串行通信的数据，需要一个器件将串行的数据 转换为并行的数据以便于处理器进行处理，这 种器件就是ＵＡＲＴ（Ｕｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅ— ｃｅｉｖｅｒ／Ｔｒａｎｓｍｉｔｔｅｒ）通用异步收发器。作为接ｉＳｌ的 一部分，ＵＡＲＴ提供以下功能： １．１将由计算机内部传送过来的并行数据 转换为输出的串行数据流； １．２将计算机外部来的串行数据转换为字 节，供计算机内部使用并行数据的器件使用； １．３在输出的串行数据流中加入奇偶校验 位，并对从外部接收的数据流进行奇偶校验： １．４在输出数据流中加入启停标记，并从 接收数据流中删除启停标记。 ２ ＵＡＲＴ模块设计 ＵＡＲＴ主要由ＵＡＲＴ内核、信号检测器、移 位寄存器、波特率发生器、计数器、总线选择器 和奇偶校验器７个模块组成。（见图１） ２．１ ＵＡＲＴ内核模块 ＵＡＲＴ内核模块是整个设计的核心。在数 据接收时，ＵＡＲＴ内核模块负责控制波特率发 生器和移位寄存器同步的接收并且保存 ＲＳ一２３２接收端口上的串行数据。在数据发送 时，ＵＡＲＴ内核模块首先产生完整的发送序列， 之后控制移位寄存器将序列加载到移位寄存器 的内部寄存器里，最后再控制波特率发生器驱 动移位寄存器将数据串行输出。 ２＿２信号检测模块 信号检测器用于对ＲＳ一２３２的输入信号进 行实时检测，一旦发现新的数据则立即通知 ＵＡＲＴ内核。需要注意的是，这里所说的 ＲＳ一２３２输入输出信号都指经过电平转换后的 逻辑信号，而不是ＲＳ一２３２总线上的电平信号。 ２＿３移位寄存器模块 移位寄存器的作用是存储输入或者输出 的数据。 ２．４波特率发生器模块 由于ＲＳ一２３２传输必定是工作在某种波特 率下，比如９６００，为了便于和ＲＳ一２３２总线进行 同步，需要产生符合ＲＳ一２３２传输波特率的时 钟。 ２．５奇偶校验器模块 奇偶校验器的功能是根据奇偶校验的设
基于FPGA的串口通信设计与实现
2017年11月基于FPGA的串口通信设计与实现王闽，张静（南京熊猫汉达科技有限公司，210014）【摘要】此次研究重点分析FPGA的串口通信设计和实现的过程，在分析相关问题的过程中，充分的了解FPGA实现RS232串行数据通信的具体方案，明确这种方案的实行对UART模块化设计的影响，从根本上避免UART芯片的复杂性，同时克服移植性较差产生的弊端。
【关键词】FPGA；UART；通信设计；实现方案【中图分类号】TN791【文献标识码】A【文章编号】1006-4222（2017）22-0052-01因为串行接口的应用相对宽泛,所以为了更好的体现出相应的通信功能,多是采用专用的串行接口芯片,这样的目的就是为实现相关的功能提供保障,但是此类接口芯片还是存有较多的问题,如体积较大、接口复杂、成本较高等,导致某些硬件在具体设计的过程中更加复杂,因此结构及功能已经保持固定,难以依照实际的需要展开设计,更无法实现对其逻辑控制的灵活修改。
1串口通信协议的基本概述设备处理器主要是对串行通信的数据进行接收并发送,整个过程离不开主要的器件,这种器件必须要完成对串行数据的转换,同时还应该对并行的数据展开处理,UART通用异步收发器的使用是关键。
UART可以及时的将计算机内部的并行数据转换为需要输出的串行数据流,同时也可以将计算机外部收集的相关串行数据信息转换为具体的字节,保证计算机内部更好的运用相关信息,也可满足并行数据器件的使用需求[1]。
2UART模块设计2.1内核模块UART内核模块属于串口通信设计的核心内容,面对数据接收的过程,应该重视内核模块发挥出的实用价值,其主要是负责着波特率发生器的控制过程,同时也关系到移位寄存器同步的接收功能,对于相关串行数据的保存有着非常重要的作用[2]。
在对相关的数据信息进行发送的时候,内核模块还是应该明确相对完整的发送序列,确保控制移位寄存器能够更好的完成加载任务,控制好波特率发生器的驱动过程,让其更好的完成串行数据的输出任务。
《基于FPGA的串口通信电路设计与实现》
《基于FPGA的串口通信电路设计与实现》摘要：信息时代的到来，给计算机等终端带来了挑战，文章以串口通信电路为研究对象，以FPGA的应用为切入点，对电路设计要点进行了归纳，例如，协议设计、串口发送等，希望能够给人以积极影响，使FPGA所拥有效能，在该领域得到应有发挥。
关键词：串口通信；FPGA；电路设计前言：首先应当明确一点，连接计算机和相关设备的通信电路，通常为串口通信电路，这是因为该电路拥有良好的可靠性，近几年，不断发展的科技，使人们对通信电路提出了更加严格的要求，通过优化电路的方式，对系统速度进行提高，成为大势所趋，这也是FPGA被用于电路设计的背景，本文所研究课题的价值不言而喻。
1协议设计通信协议指的是发生在通信双方间的约定，所约定内容主要有字符定义、数据格式及传输速度，需要通信双方严格遵守。
现有通信协议均为分层结构，高层协议被用来对校验方式、数据包格式进行定义，底层协议所强调重点为UART。
1.1高层协议FPGA向上位机所发送数据，即为上行数据，反之，上位机向FPGA所发送数据，通常被称为下行数据。
上行数据包拥有固定的数据长度，下行数据包往往以参数地址为研究重点，这是因为一旦有断电情况出现，无法保存的FPGA数据极易出现丢失情况，只有在EEPROM对数据进行保存，才能避免数据丢失，导致更加严重的后果出现[1]。
1.2底层协议研究表明，UART能否发挥作用，通常取决于起始位、停止位与波特率的设置。
目前，社会各界所认可的参数设置为：起始位对应低电平；停止位对应高电平；数据位为8bit，且不存在校验位。
而该协议的功能，可被概括如下：对数据进行发送时，用串行数据流对电路所传递并行数据进行代替，在加设停止位、起始位的基础上，以通信协议所确定波特率为依据，完成发送数据流的操作。
若要对数据进行接收，则应第一时间将停止位、起始位去掉，用字节对数据流进行代替，并向电路进行传递。
2电路设计FPGA无UART存在，UART又是组成串口通信所不可或缺的部分，通过连接电平转换芯片的方式，为数据传输提供支持。
基于FPGA的串口设计_毕业设计论文
目录基于FPGA的串口设计目录任务书 (Ⅰ)开题报告 (Ⅱ)指导教师审查意见 (Ⅲ)评阅教师评语 (Ⅳ)答辩会议记录 (Ⅴ)中文摘要 (Ⅵ)外文摘要 (Ⅶ)前言 (3)1 引言 (3)1.1 课题来源 (3)1.2 课题研究的研究背景 (3)1.3 国内外的发展现状、发展趋势及存在的主要问题 (5)1.4 课题研究的指导思想与技术路线 ....................................... 错误！未定义书签。
1.5 基于FPGA串口设计的技术要求....................................... 错误！未定义书签。
2 UART原理介绍 (8)2.1UART结构和工作原理 (8)3 方案选择 (8)3.1 设计语言的选择 (9)3.2 电平转换方式的选择 ........................................................... 错误！未定义书签。
3.3 FPGA核心芯片的选择 (10)4 系统硬件设计 (11)4.1 器件芯片介绍 (11)4.2 系统硬件框图 (18)4.3 主要组成电路分析 (18)4.4 总电路图设计 (25)5 系统软件设计 (26)5.1 主程序流程图 (26)5.2 中断子程序流程图 (27)5.3 DDS控制软件设计 ............................................................ 错误！未定义书签。
5.4 AD7886 软件驱动设计 ..................................................... 错误！未定义书签。
5.5 系统源程序 (28)6 制作位移测量装置的步骤 (28)7 总结 ........................................................... - 28 -参考文献 .......................................................... - 28 -致谢 .. (31)附录1 (32)附录2 (1)附录3 (2)前言基于FPGA的串口设计冉峰:陈晓静，电子信息学院陈晓静:电子信息学院［摘要］随着微电子技术的快速发展，电子设备逐渐向着小型化.集成化方向的发展。
基于FPGA的高速串口通信协议设计与实现
基于FPGA的高速串口通信协议设计与实现随着信息技术的不断涌现和发展，串口通信已经成为了数码设备间数据交换的重要手段。
而在当前的通信领域中，高速串口通信协议设计和实现已经成为了一个必不可少的领域。
其中，基于FPGA的高速串口通信协议设计更是受到了广泛的关注。
本文将就此问题展开深入的探讨，着重介绍了基于FPGA的高速串口通信协议的基础概念、设计模式、实现流程及其他相关内容。
一、基础概念首先，我们来了解一下什么是FPGA和串口通信。
FPGA的全称是“Field Programmable Gate Array”，是一种可编程逻辑芯片。
它能够根据设计者的要求和需求来充分发挥自己的功能特点，并且可以在不用重新设计或加工硬件的前提下灵活地改变其电路结构。
而串口通信是一种在计算机和外围设备之间进行数据交换的通信方式，可以在一根通信线上同时传输多个二进制信号，可以实现设备之间的快速、稳定的数据传输，互操作性也比较高。
基于以上两个概念，基于FPGA的高速串口通信协议设计和实现就是一种利用FPGA芯片中可编程资源的特性，以此编写通信协议，达到快速、高效地实现数据传输的过程。
二、设计模式在设计基于FPGA的高速串口通信协议时，我们通常会采用一些设计模式。
下面，我们就分别来介绍几种常见的设计模式。
1、主从模式主从模式是一种常用的通信模式，其特点是主设备控制从设备的数据传输，从设备仅向主设备传输接收到的数据。
在基于FPGA的高速串口通信协议设计中，我们可以使用主从模式实现设备之间高速的数据传输。
2、同步/异步模式同步/异步模式是根据通信时钟信号是否同步进行区分的。
在同步模式下，数据传输的时钟信号是由控制器提供的，而在异步模式下，时钟信号则是由数据本身提供的。
在基于FPGA的高速串口通信协议设计中，我们可以根据具体需求选择合适的同步/异步模式。
3、中断/轮询模式中断/轮询模式是根据不同的数据传输方式进行区分的。
在中断模式下，外部设备向中央处理器传输的数据是基于中断机制的，而在轮询模式下，则是中央处理器不断地轮询外部设备是否有数据要传输。
基于FPGA的串口通信设计
基于FPGA的串口通信设计引言：串口通信是现代计算机通信系统中的常见通信方式。
它可以在计算机和外部设备之间传输数据，具有低成本、简单易懂、可靠性高等特点。
然而，在一些应用场景下，传统的软件串口通信无法满足需求，因此使用FPGA来实现硬件串口通信变得愈发重要。
本文将重点介绍基于FPGA的串口通信设计，包括串口通信原理、FPGA硬件实现以及设计注意事项。
一、串口通信原理：串口通信的原理很简单，将数据通过一根导线（或多根导线）依次发送和接收。
它使用一个起始位、数据位（常为8位）、奇偶校验位（可选）和一个或多个停止位来组成一个数据帧。
发送数据时，串口将数据帧从最低位开始逐位发送，并在每位发送完毕后根据波特率发送下一位。
接收数据时，串口根据波特率和起始位检测到数据的到来，并从起始位开始逐位接收。
二、FPGA硬件实现：FPGA可以通过其可编程逻辑单元（FPGA的核心组件）实现硬件串口通信。
下面是基于FPGA的串口通信设计主要步骤：1.FPGA引脚分配：首先，选择合适的FPGA芯片，并确定通信所需的引脚数量。
然后，根据引脚分配表将引脚与FPGA的可编程逻辑单元相连接。
2.接口电平转换：在FPGA和外设之间可能存在电平不匹配的情况。
为了实现正确的数据传输，需要使用电平转换电路进行适配。
3.帧同步信号生成：FPGA需要生成适当的时钟信号和帧同步信号，以使数据能够正确地按位传输和接收。
帧同步信号指示数据的起始和终止。
4.数据传输实现：FPGA需要根据串口通信原理，按照波特率逐位地发送和接收数据。
在发送数据时，FPGA将数据从最低位开始逐位输出到引脚，并根据起始位、数据位、奇偶校验位和停止位生成完整的数据帧。
在接收数据时，FPGA根据时钟信号和帧同步信号，逐位地接收到达的数据，以获得完整的数据帧。
5.数据校验和处理：FPGA可以实现奇偶校验的功能，以检测接收到的数据是否正确。
此外，还可以在FPGA内部对接收到的数据进行处理，例如数据解码、错误检测等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
介绍了一种基于FPGA的UART电路实现方法,采用有限状态机设计了发送模块和接收模块,给出了系统的功能仿真结果,验证了系统设计的正确性.整个 UART接口电路结构简单、功能升级方便、工作稳定敬美.杨春玲.WANG Jing-mei.YANG Chun-ling 基于FPGA和UART的数据采集器设计 -电子器件
2009,32(2)
设计一种基于FPGA和UART串口传输技术的数据采集器.设计中采用12位、20 Msample/s的ADS805高速A/D芯片和Altera公司的Cyclone系列FPGA芯片 .整个设计完全采用硬件逻辑,集成在一片FPGA内,不需要微处理器,实现了数据的采集、缓存和UART串口的发送与接收,设计电路简单,具有较高的采集速 度,传输接口通用性强,便于互联;FPGA的重构性和通用性,也便于设计功能的升级.
信ｌ息 产 业
科赫
基于ＦＰＧＡ的串口通信设计与实现
王利民 屠玲刚 潘忠鸽 朱志亮 （温州大学物理与电子信息３－程学院，浙江温州３２５０３５）
摘要：介绍了一种利用ＦＰＧＡ来实现ＲＳ２３２串行数据通信的方案。，基于ＦＰＧＡ的方案既实现了ＵＡＲＴ模块化设计，且避免了常用ＵＡＲＴ芯 片复杂与移植性差的缺点。
置和输人数据计算出响应
的奇偶校验位，它是通过
纯组合逻辑来实现的。
２．６总线选择模块
总线选择模块用于
选择奇偶校验器的输入是
数据发送总线还是数据接
收总线。
２．７计数器模块
计数器模块的功能
是记录串行数据发送或者
接收的数日，在计数到某
数值时通知ＵＡＲＴ内核模
块。 ３ ＵＡＲＴ程序设计 ＵＡＲＴ完整的工作流程可以分为接收过程
万方数据
一８９—
基于FPGA的串口通信设计与实现
作者： 作者单位： 刊名：
英文刊名： 年，卷(期)： 被引用次数：
王利民， 屠玲刚， 潘忠鸽， 朱志亮 温州大学物理与电子信息工程学院,浙江,温州,325035
黑龙江科技信息 HEILONGJIANG SCIENCE AND TECHNOLOGY INFORMATION 2010，""(21) 0次
作者简介：王利民（１９８６～），男，温州大学物 理与电子信息工程学院，学生，研究方向：嵌入 式设计。
潘忠鸽ｆ１９８６～），男，温州大学物理与电子 信息工程学院，学生，研究方向：嵌入式设计。
屠玲刚（１９８８～），男，温州大学物理与电子 信息工程学院，学生，研究方向：嵌入式设计。
朱志亮（１９８２～），男，温州大学物理与电子 信息工程学院，助教，研究方向：通信信号处理。
7.期刊论文 马游春.王文杰.李锦明 基于FPGA和UART接口的多路数据采集系统的实现 -火力与指挥控制2010,35(9)
为了满足对采集后的数据进行快速、远距离的串行传输、并实时储存的需求,研制了一种基于FPGA和UART接口的多路数据采集系统.采用FPGA实现数 据的采集模块、模拟信号路数选择以及数字信号的并串转换等功能;同时利用RS-422接口实现了数字信号远距离的串行传输.功能仿真和实际测量验证了 设计的可行性.
UAKT通信模式以其简单连接方式,可靠的传输效率广泛应用于现代化工业生产的各个方面,本文讨论的是51单片机与FPGA芯片的之间的UART通信模式 .从二者的硬件连接,通信编程和软件仿真三个方面分析该模式的实现方式,并仿真了其实际通信效果,阐明了其实际可行性和使用可靠性.
2.期刊论文 高军建.苗志英.Gao Junjian.Miao Zhiying 基于FPGA的UART模块化设计 -价值工程2010,29(19)
和发送过程两部分。 接收过程是指ＵＡＲＴ监测到ＲＳ一２３２总线
上的数据，顺序读取串行数据并将其输出给 ＣＰＵ的过程。当信号监测到新的数据（ＲＳ一２３２ 输入逻辑变为０，即ＲＳ一２３２传输协议的起始 位）就会触发接收流程。首先ＵＡＲＴ内核会重置 波特率发生器和移位寄存器，并且设置移位寄 存器的工作模式为波特率模式，以准备接收数 据。其次，移位寄存器在波特率时钟的驱动下工 作，不断渎取ＲＳ一２３２串行总线的输入数据，并 且将数据保存在内部的寄存器内。接收完成后， ＵＡＲＴ内核会对已接收的数据进行奇偶校验并 且输出校验结果。最后，ＵＡＲｑｌ内核会重置信号 检测器，以准备进行下一次数据接收。
关键词：ＦＰＧＡ：ＵＡＲＴ：ＲＳ２３２
引言 串行接口的应用非常广泛，为实现串口通 信功能一般使用专用串行接口芯片，但是这种 接口芯片存在体积较大、接口复杂以及成本较 高的缺点，使得硬件设计更加复杂，并且结构与 功能相对固定，无法根据设计的需要对其逻辑 控制进行灵活的修改。介绍了一种采用ＦＰＧＡ 实现串口通信的方法。 １串口通信协议 对一个设备的处理器来说，要接收和发送 串行通信的数据，需要一个器件将串行的数据 转换为并行的数据以便于处理器进行处理，这 种器件就是ＵＡＲＴ（Ｕｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅ— ｃｅｉｖｅｒ／Ｔｒａｎｓｍｉｔｔｅｒ）通用异步收发器。作为接ｉＳｌ的 一部分，ＵＡＲＴ提供以下功能： １．１将由计算机内部传送过来的并行数据 转换为输出的串行数据流； １．２将计算机外部来的串行数据转换为字 节，供计算机内部使用并行数据的器件使用； １．３在输出的串行数据流中加入奇偶校验 位，并对从外部接收的数据流进行奇偶校验： １．４在输出数据流中加入启停标记，并从 接收数据流中删除启停标记。 ２ ＵＡＲＴ模块设计 ＵＡＲＴ主要由ＵＡＲＴ内核、信号检测器、移 位寄存器、波特率发生器、计数器、总线选择器 和奇偶校验器７个模块组成。（见图１） ２．１ ＵＡＲＴ内核模块 ＵＡＲＴ内核模块是整个设计的核心。在数 据接收时，ＵＡＲＴ内核模块负责控制波特率发 生器和移位寄存器同步的接收并且保存 ＲＳ一２３２接收端口上的串行数据。在数据发送 时，ＵＡＲＴ内核模块首先产生完整的发送序列， 之后控制移位寄存器将序列加载到移位寄存器 的内部寄存器里，最后再控制波特率发生器驱 动移位寄存器将数据串行输出。 ２＿２信号检测模块 信号检测器用于对ＲＳ一２３２的输入信号进 行实时检测，一旦发现新的数据则立即通知 ＵＡＲＴ内核。需要注意的是，这里所说的 ＲＳ一２３２输入输出信号都指经过电平转换后的 逻辑信号，而不是ＲＳ一２３２总线上的电平信号。 ２＿３移位寄存器模块 移位寄存器的作用是存储输入或者输出 的数据。 ２．４波特率发生器模块 由于ＲＳ一２３２传输必定是工作在某种波特 率下，比如９６００，为了便于和ＲＳ一２３２总线进行 同步，需要产生符合ＲＳ一２３２传输波特率的时 钟。 ２．５奇偶校验器模块 奇偶校验器的功能是根据奇偶校验的设
发送过程是由加载和发送两个步骤组成。 加载步骤是ＵＡＲＴ内核按ＲＳ一２３２串行发送的
图１ ＵＡＲＴ实现原理图
方案也是未来电子产品开发的发展趋势。 参考文献
『１１韩德红．基于ＦＰＧＡ的串口控制器设计与实 现［Ｊ］．空军雷达学院学报，２００８，６（０２）：１１３—１１６． ［２］蒋璇，臧春华．数字系统设计与ＰＬＤ应用［Ｍ】． 北京：电子工业出版社，２００５． ［３］李广弟，朱月秀，王秀山．单片机基础［Ｍ］．北 京：北京航天航空大学出版社，２００３．
加载的数据发送到ＲＳ一２３２的发送端ＴＸＤ，这 条新的途径，积累了一迪！成功的经验。
样就产生了ＲＳ一２３２的数据发送时序。
参考文献
４ ＦＰＧＡ实现 把实验板上电，’下载完成后在ＰＣ上打开 串口调试助手，在上方接收区的串【＿：ｌ选择 ＣＯＭｌ，波特率选择１ １５２００，校验位选择无校验 位，８个数据位１个停止位。每按下ｒｅｓｅｔ，可以 在接收区看到ＦＰＧＡ通过串口向ＰＣ发送的一 个字符串“ｗｅｌｃｏｍｅ ｔｏ ＷＺＩＩ”。测试结果验证了程
UART 因其可靠性高,传输距离远,线路简单而成为比较广泛的串行数据通信电路,而现在大部分集成电路通信用的UART芯片,存在成本高,电路复杂,移 植性较差等缺点,本文提出了一种基于FPGA的嵌入式 UART模块化设计方法,将UART模块集成到FPGA上,而这些模块功能全部基于verilogHDL硬件描述语言 ,并通过有限状态机来实现,增强了设计的灵活性,降低了成本,并可以作为一个IP核,移植到其它FPGA嵌入式系统中,可移植性增强.
顺序将起始位、数据位、奇偶校验位和停止位加
载到移位寄存器内，这个过程工作在系统时钟 下，相对于ＲＳ一２３２传输速度来说非常快。完成
加载步骤后，ＵＡＲＴ内核会重置波特率发生器， （上接３０３页）
汛和优化调度提供了可靠的
并且设置移位寄存器工作在波特率模式下，于 是移位寄存器便在波特率时钟的驱动下依次将
保障，提高了水库的防洪效益和经济效益。同时，也 为周围地区推广建立水隋自动测报系统探索了一
6.期刊论文 郑宝华.程德福.ZHENG Bao-hua.CHENG De-fu 基于FPGA的UART模块设计与实现 -吉林化工学院学报
2009,26(4)
介绍了 UART 的基本特点,提出了一种UART 收发器的FPGA实现方法,实现了FPGA 与其他数字系统的直接通信,测试结果表明用该UART模块实现的串行 通信高速、稳定、可靠.
3.期刊论文 聂涛.许世宏.NIE Tao.XU Shihong 基于FPGA的UART设计 -现代电子技术2006,29(2)
UART是一种广泛应用于短距离、低速、低成本通信的串行传输接口.由于常用UART芯片比较复杂且移植性差,提出一种采用可编程器件FPGA实现 UART的方法, 实现了对UART的模块化设计.首先简要介绍UART的基本特点,然后依据其系统组成设计顶层模块,再采用有限状态机设计接收器模块和发送器 模块,所有功能的实现全部采用VHDL进行描述,并用Modelsim软件对所有模块仿真实现.最后将UART的核心功能集成到FPGA上,使整体设计紧凑,小巧,实现 的UART功能稳定、可靠.