大容量FlashROM存储器使用说明
�
FM FLASHROM 块写函数： DMto MtoF
函数定义：
FUN I, FM_addr As LDM256, DM_addr As D1, Len As D2
函数功能：
把数据存储器 DM 中某个块的数据按字写入到 FROM 中。
输入参数：
FM_addr：FROM 中数据块的起始地址（必须为偶数） 。 DM_addr：数据存储器 DM 块的起始地址。 Len ：数据块的长度（按字算） 。 FM(10000, #DM300, 10) 例如： D Mto MtoF 中地址 10000 开始的数据块中。 , #DM300, 10 00 ) 为扇区写操作， DMtoFM (DM280*4096 DM280*4096, 1000 00) 表示把从 DM300 开始的 1000 个字的数据写入到 FROM 的某个扇区（从起始位置开始）中，该扇区号在 DM280 中。注：执行扇区写操作前必须要先擦除该扇区。 把从 DM300 开始的 10 个字的数据写入到 FROM
大容量 FlashROM 存储器应用说明
说明： 大容量 FlashROM 存储器容量为 4M 个字节（ 2M 个字） ，分为 1024 个扇区，每个扇区 有 4K 字节（ 2K 个字） ，各个扇区可单独擦除。若某个位置已经写过数据，那么往该位置再 写其他数据时，必须要先擦除该位置所在的扇区。扇区号（ 0～1023 ）和字节存储地址的对 应关系为：字节存储地址 = 扇区号*4096。 函数库文件名： FROM.yf。 函数库内的函数如下： � FLASHROM 扇区擦除数：ROMERC
函数定义：
FUN I, Void As D0
函数功能：
擦除 FLASHROM 中的所有数据。
输入参数：
Void：固定为 0。
说明：
写数据前必须先擦除。整片擦除时间为 3 秒。
例如： ROMERC(0)
擦除所有数据。
�
FLASHROM 块读函数： FMtoDM
函数定义：
FUN I, Sector As D0
函数功能：
擦除 FLASHROM 中的某个扇区（ 0～1023 ） 。
输入参数：
Sector：要擦除的扇区号（ 0～ 1023 ） 。
说明：
FLASHROM 中分成 1024 个扇区 0～ 1023 ，每个扇区 4K 字节，写数据前必须先擦除。 扇区擦除时间为 0.3 秒。 例如： ROMERS(1) 擦除第 1 个扇区（地址 4096 ～8191 ） 。
函数定义：
FUN I, FM_addr As LDM256, DM_addr As D1, Len As D2
函数功能：
把 FROM 中某个块的数据按字读入到数据存储器 DM 中。
输入参数：
FM_addr：FROM 中数据块的起始地址（必须为偶数） 。 DM_addr：数据存储器 DM 块的起始地址。 Len ：数据块的长度（按字算） 。 例如：FMtoDM(10000, #DM300, 10) 把 FROM 中从地址 10000 开始的 10 个字的数据 读入到 DM300 开始的数据块中。 DM280*4096 , #DM300, 10 00 ) 为扇区读操作，表示从 FROM 中某个扇 FMtoDM( FMtoDM(DM280*4096 DM280*4096, 1000 00) 区起始位置开始读 1000 个字放到 DM300 开始的数据块中， 该扇区号在 DM280 中 。
ATmega16 的EEPROM的使用
ATmega16 包含512 字节的EEPROM 数据存储器。
它是作为一个独立的数据空间而存在的，可以按字节读写。
EEPROM 的寿命至少为100,000 次擦除周期。
EEPROM 的访问由地址寄存器、数据寄存器和控制寄存器决定。
通过SPI和JTAG及并行电缆下载EEPROM数据的操作请分别参见P260、P265及P250。
EEPROM 读/ 写访问EEPROM 读/ 写访问EEPROM 的访问寄存器位于I/O 空间。
EEPROM的写访问时间由Table 1给出。
自定时功能可以让用户软件监测何时可以开始写下一字节。
用户操作EEPROM 需要注意如下问题：在电源滤波时间常数比较大的电路中，上电/ 下电时VCC 上升/ 下降速度会比较慢。
此时CPU 可能工作于低于晶振所要求的电源电压。
请参见P20“ 防止EEPROM 数据丢失” 以避免出现EEPROM 数据丢失的问题。
为了防止无意识的EEPROM 写操作，需要执行一个特定的写时序。
具体参看EEPROM控制寄存器的内容。
执行EEPROM 读操作时，CPU 会停止工作4 个周期，然后再执行后续指令；执行EEPROM 写操作时，CPU 会停止工作2 个周期，然后再执行后续指令。
EEPROM 地址寄存器－EEARH和EEARL· Bits 15..9 – Res: 保留保留位，读操作返回值为零。
· Bits 8..0 – EEAR8..0: EEPROM 地址EEPROM地址寄存器– EEARH和EEARL指定了512字节的EEPROM空间。
EEPROM地址是线性的，从0 到511。
EEAR 的初始值没有定义。
在访问EEPROM 之前必须为其赋予正确的数据。
EEPROM 数据寄存器－EEDR· Bits 7..0 – EEDR7.0: EEPROM 数据对于EEPROM 写操作，EEDR 是需要写到EEAR 单元的数据；对于读操作，EEDR 是从地址EEAR 读取的数据。
内部存储器RAM和ROM使用说明
内部存储器RAM和ROM用户指南
1、介绍内部存储器模块
本用户指南介绍了实现以下内存模式的宏功能：
■RAM:1-Port—Single-port RAM 单口RAM
■RAM:2-Port—Dual-port RAM 双口RAM
■ROM:1-Port—Single-port ROM 单口ROM
■ROM:2-Port—Dual-port ROM 双口ROM
Altera公司提供了两种宏功能来实现内存模式：ALTSYNCRAM和ALTDPRAM 宏功能。
QuartusII软件会自动选择其中一个宏功能来实现内存模式。
选择那种宏功能模式取决于目标器件，存储器模式和RAM和ROM的功能。
本用户指南会让您熟悉宏功能，以及如何创建它们。
如果您不熟悉的Altera 宏功能或“the MegaWizard™ Plug-In Manager”，请参阅介绍宏功能用户指南。
内部存储器具有如下功能：
■内存模式配置
■存储模块类型
■端口宽度设置
■存储器最大深度设置
■时钟模式和时钟使能
■地址时钟使能
■字使能
■异步清零
■读使能
■同时读写
■存储器初始化
■错误校正码
2、参数设置
Altera建议您使用参数编辑器来配置来构建您的RAM和ROM内存块,以确保您所选择的选项组合是有效的。
下表是双口RAM参数设置。
flash otp区域使用方法
flash otp区域使用方法Flash OTP（一次性可编程只读存储器）区域在现代电子设备中起着重要作用，尤其在安全领域。
本文将详细介绍Flash OTP区域的使用方法，帮助读者更好地理解并应用这一技术。
一、Flash OTP简介Flash OTP是一种一次性可编程只读存储器，其特点是在编程后数据不可更改，具有很高的安全性。
Flash OTP广泛应用于各类安全认证场景，如智能卡、加密狗、安全芯片等。
二、Flash OTP区域使用方法1.初始化在使用Flash OTP区域之前，首先需要对其进行初始化。
初始化过程通常包括以下步骤：a.设置编程电压：根据Flash OTP器件的规格，调整编程电压。
b.提供编程指令：向Flash OTP发送特定的编程指令，使其进入编程模式。
c.擦除操作：在编程前，需要先擦除Flash OTP区域，使其全部位变为1。
2.编程初始化完成后，可以对Flash OTP区域进行编程。
编程过程如下：a.写入数据：将需要存储的数据写入Flash OTP区域。
b.校验数据：在写入数据后，对数据进行校验，确保数据正确无误。
c.确认编程：在数据校验无误后，发送确认编程的指令，完成编程过程。
3.使用数据编程完成后，Flash OTP区域中的数据不可更改，可以用于以下场景：a.安全认证：利用Flash OTP存储密钥、证书等敏感信息，实现设备或系统的安全认证。
b.唯一标识：将Flash OTP作为设备的唯一标识，防止非法复制和篡改。
c.参数存储：存储设备运行所需的参数，如生产日期、序列号等。
4.注意事项在使用Flash OTP区域时，需要注意以下几点：a.一次性编程：Flash OTP区域只能编程一次，因此在编程前需确保数据无误。
b.数据安全：保护Flash OTP区域中的数据安全，防止泄露或被非法读取。
c.电压控制：编程过程中，要严格控制编程电压，防止过压或欠压导致编程失败。
三、总结Flash OTP区域的使用方法包括初始化、编程和使用数据等步骤。
rom的使用方法
rom的使用方法ROM（Read-Only Memory）是一种用于存储程序和数据的硬件设备，其内容在制造过程中被写入，因此不可修改。
ROM广泛应用于计算机、手机、游戏机等设备中，它的使用方法如下。
一、ROM的分类ROM可以根据其工作原理和特点进行分类。
常见的ROM类型包括：1. PROM（Programmable Read-Only Memory）：可编程只读存储器，用户可以通过特殊设备将数据写入ROM中，但一旦写入后就无法修改。
2. EPROM（Erasable Programmable Read-Only Memory）：可擦写可编程只读存储器，用户可以使用紫外线照射来擦除其中的数据，并重新编程。
3. EEPROM（Electrically Erasable Programmable Read-Only Memory）：可电擦写可编程只读存储器，用户可以通过电信号来擦除其中的数据，并进行重新编程。
4. Flash ROM：一种非易失性存储器，可通过电信号进行擦写和编程，广泛应用于各种移动设备。
二、ROM的使用方法1. 存储固件：ROM常用于存储设备的固件，如计算机的BIOS（基本输入输出系统），手机的操作系统等。
用户无法直接修改其中的数据，但可以通过更新固件的方式来升级设备的功能和性能。
2. 存储引导程序：ROM中还可以存储设备的引导程序，用于在设备启动时加载操作系统或其他应用程序。
引导程序的作用是初始化设备的硬件环境，并将控制权交给操作系统。
3. 存储数据表：某些设备需要预先存储一些常用的数据表，例如显卡中的字符显示表、颜色表等。
这些数据表通常存储在ROM中，以提高设备的运行效率。
4. 存储嵌入式系统：许多嵌入式系统需要存储一些固定的程序和数据，ROM是一种理想的存储介质。
嵌入式系统通常具有高度稳定性和安全性要求，ROM的只读特性可以确保数据的完整性和安全性。
5. 存储游戏软件：ROM还广泛用于游戏机和电脑游戏软件中。
flash otp区域使用方法
flash otp区域使用方法Flash OTP（一次性可编程只读存储器）区域使用方法Flash OTP区域作为可编程存储器的一种，广泛应用于各类嵌入式系统中。
了解其使用方法，对于开发人员来说具有重要意义。
本文将详细介绍Flash OTP区域的使用方法，帮助您更好地应用这一技术。
一、Flash OTP概述Flash OTP是一种一次性可编程只读存储器，具有可编程、非易失性的特点。
在嵌入式系统中，Flash OTP常用于存储固件、配置信息等。
与普通Flash 存储器相比，OTP具有更高的安全性，因为一旦编程后，数据将无法被修改或擦除。
二、Flash OTP区域使用方法1.选择合适的Flash OTP器件在使用Flash OTP之前，首先要选择合适的器件。
根据项目需求，考虑器件的容量、编程电压、接口类型等因素。
确保所选器件满足系统性能要求。
2.集成开发环境（IDE）配置为了对Flash OTP进行编程，需要使用集成开发环境（IDE）。
以下是配置步骤：（1）安装IDE：根据所选Flash OTP器件，下载并安装相应的集成开发环境。
（2）创建项目：在IDE中创建一个新项目，并选择对应的硬件平台。
（3）导入固件：将需要烧录到Flash OTP区域的固件文件导入到项目中。
3.编程Flash OTP在IDE中完成以下步骤，对Flash OTP进行编程：（1）配置编程器：在IDE中设置编程器参数，如编程电压、擦除方式等。
（2）连接目标板：将编程器与目标板连接，确保连接正确无误。
（3）编程操作：在IDE中执行编程操作，将固件烧录到Flash OTP区域。
4.验证编程结果编程完成后，需要对Flash OTP区域进行验证，确保数据正确烧录。
以下是验证步骤：（1）读取数据：使用IDE或专用工具，读取Flash OTP区域的数据。
（2）比对数据：将读取到的数据与原始固件进行比对，确认数据一致性。
（3）功能测试：对目标板进行功能测试，确保烧录的数据能够正常工作。
什么是ROM,RAM,EPROM,EEPROM,DRAM,Flash,MRAM,RDRAM,各有什么作用
一、什么是ROM，RAM，EPROM，EEPROM，DRAM，Flash，MRAM，RDRAM，各有什么作用什么是ROM，有什么作用简称：ROM 标准：Read Only Memory 中文：只读存储器只读存储器，这种内存 (Memory ) 的内容任何情况下都不会改变，计算机与使用者只能读取保存在这里的指令，和使用储存在ROM的数据，但不能变更或存入资料。
ROM被储存在一个非挥发性芯片上，也就是说，即使.Yco688 { display:none; } 简称：ROM标准：Read Only Memory中文：只读存储器只读存储器，这种内存 (Memory ) 的内容任何情况下都不会改变，计算机与使用者只能读取保存在这里的指令，和使用储存在ROM的数据，但不能变更或存入资料。
ROM被储存在一个非挥发性芯片上，也就是说，即使在关机之后记忆的内容仍可以被保存，所以这种内存多用来储存特定功能的程序或系统程序。
ROM储存用来激活计算机的指令，开机的时候ROM提供一连串的指令给中央处理单元进行测试，在最初的测试中，检查RAM位置(location)以确认其储存数据的能力。
此外其它电子组件包括键盘 (Keyboard ) 、计时回路(timer circuit)以及CPU本身也被纳入CPU的测试中。
什么是RAM，有什么作用简称：RAM标准：Random Access Memory中文：随机存储器随机存取内存，是内存(Memory)的一种，由计算机CPU控制，是计算机主要的储存区域，指令和资料暂时存在这里。
RAM是可读可写的内存，它帮助中央处理器 (CPU ) 工作，从键盘 (Keyboard ) 或鼠标之类的来源读取指令，帮助CPU 把资料 (Data) 写到一样可读可写的辅助内存 (Auxiliary Memory) ，以便日后仍可取用，也能主动把资料送到输出装置，例如打印机、显示器。
RAM的大小会影响计算的速度，RAM越大，所能容纳的资料越多，CPU读取的速度越快。
Flash存储器概述与编程模式.
② 擦除及写入子程序中要调用的延时子程序均随其后，以便同时 复制到RAM中，最后一个标号是为复制方便而加入.
③ 擦除及写入子程序中对延时子程序的调用必需使用“BSR 子程 序名”，而不能使用 “JSR 子程序名”，因为这里的子程序是复制 到RAM中执行，程序地址已经发生了变化，只能用相对调用。
11.1.2 M68HC08系列单片机Flash存储器的特点 与编程模式
（1）M68HC08系列单片机Flash存储器的特点
第一，编程速度快及可靠性高。 第二，单一电源电压供电。 第三，支持在线编程。
11.1 Flash存储器概述与编程模式
（2）M68HC08系列单片机Flash存储器的编程模式
11.2 GP32 Flash存储器编程方法
（3）编程操作
MC68HC908GP32的Flash编程操作以行(64字节)为单位进行的。写入 过程如下:
⑴ $1→FLCR(1→PGM位)； ⑵ 读Flash块保护寄存器FLBPR； ⑶ 向将要写入的Flash行内任意一个地址写入任意值，为方便起见，一般向 行首地址写入0，这一步选定了所要编程的行，以下的目标地址必需在这一行中； ⑷ 延时tnvs(>10μs)； ⑸ $9→FLCR(1→HVEN位)； ⑹ 延时tpgs(>5μs)； ⑺ 待写数据写入对应的Flash地址； ⑻ 延时tprog(>30μs)，完成一个字节的写入(编程)工作； ⑼ 重复⑺、⑻，直至同一行内各字节写入完毕； ⑽ $8→FLCR(0→PGM位)； ⑾ 延时tnvh(>5μs)； ⑿ $0→FLCR(0→HVEN位)； ⒀ 延时trcv(>1μs)以后，完成本行写入工作，可以读出校验。
新型大容量闪存芯片K9K2GXXU0M
新型大容量闪存芯片－K9K2GXXU0M摘要：Ｋ９Ｋ２ＧＸＸＵ０Ｍ是三星公司生产的大容量闪存芯片，它的单片容量可高达２５６Ｍ。
文中主要介绍了Ｋ９Ｋ２ＧＸＸＵ０Ｍ的特性、管脚功能和操作指令，重点说明了Ｋ９Ｋ２ＧＸＸＵ０Ｍ闪存的各种工作状态，并给出了它们的工作时序。
关键词：闪存；Ｋ９Ｋ２ＧＸＸＵ０Ｍ；大容量 Flash闪存（ＦＬＡＳＨＭＥＭＯＲＹ闪烁存储器）是一种可以进行电擦写，并在掉电后信息不丢失的存储器，同时该存储器还具有不挥发、功耗低、擦写速度快等特点，因而可广泛应用于外部存储领域，如个人计算机和ＭＰ３、数码照相机等。
但随着闪存应用的逐渐广泛，对闪存芯片容量的要求也越来越高，原来３２Ｍ、６４Ｍ的单片容量已经不能再满足人们的要求了。
而Ｋ９Ｋ２ＧＸＸＸ０Ｍ的出现则恰好弥补了这一不足。
Ｋ９Ｋ２ＧＸＸＸ０Ｍ是三星公司开发的目前单片容量最大的闪存芯片，它的单片容量高达２５６Ｍ，同时还提供有８Ｍ额外容量。
该闪存芯片是通过与非单元结构来增大容量的。
芯片容量的提高并没有削弱Ｋ９Ｋ２ＧＸＸＸ０Ｍ的功能，它可以在４００μｓ内完成一页２１１２个字节的编程操作，还可以在２ｍｓ内完成１２８ｋ字节的擦除操作，同时数据区内的数据能以５０ｎｓ／ｂｙｔｅ的速度读出。
Ｋ９Ｋ２ＧＸＸＵ０Ｍ大容量闪存芯片的Ｉ／Ｏ口既可以作为地址的输入端，也可以作为数据的输入／输出端，同时还可以作为指令的输入端。
芯片上的写控制器能自动控制所有编程和擦除操作，包括提供必要的重复脉冲、内部确认和数据空间等。
１Ｋ９Ｋ２ＧＸＸＵ０Ｍ的性能参数Ｋ９Ｋ２ＧＸＸＵ０Ｍ的主要特点如下：●采用３．３Ｖ电源；●芯片内部的存储单元阵列为（２５６Ｍ＋８．１９２Ｍ）ｂｉｔ×８ｂｉｔ，数据寄存器和缓冲存储器均为（２ｋ＋６４）ｂｉｔ×８ｂｉｔ；●具有指令／地址／数据复用的Ｉ／Ｏ口；●在电源转换过程中，其编程和擦除指令均可暂停；●由于采用可靠的ＣＭＯＳ移动门技术，使得芯片最大可实现１００ｋＢ编程／擦除循环，该技术可以保证数据保存１０年而不丢失。
NANDFlash大容量存储器K9F1G08U的坏块管理方法
NANDFlash大容量存储器K9F1G08U的坏块管理方法NAND Flash大容量存储器K9F1G08U的坏块管理方法在进行数据存储的时候，我们需要保证数据的完整性，而NAND Flash大容量存储器K9F1G08U芯片由于工艺上问题，不可避免就会出现有的Block中就是某个位或某些位是块的，就是用块擦除命令也是无法擦除的，K9F1G08U数据手册也讲了坏块是存在的，对于K9F1G08U最多有20个坏块。
如果数据存储到这个坏块中，就无法保证该数据存储的完整性。
对于坏块的管理K9F1G08U数据手册也有它的方法去处理该坏块的方法，我根据实际经验总结出自己的一种方法。
首先我们要定义一个坏块管理表：unsigned char BadBlockTable[128]，此数组可以存储1024个Block状态，即每一个字节存储8个Block状态。
我们要存储一批数据到NAND Flash中去某个Block时，先执行Block擦除操作，然后分析该Block的1st Page和2st Page中的每个位是否全是FFH，如果全是FFH，则在BadBlockTable数组当前Block对应的字节位给置0，否则置1。
如果是1表示当前的块是不能存储数据的，这时需要更换下一个Block来存储这些数据，这样我们重复上面的动作分析再进行分析是否可以存储数据，该块能存储就存储到该块中去。
具体实现的算法程序如下：Flag=TRUE;while(TRUE==Flag){Erase_K9F1G08U_Block(K9F1G08U.HighAddress,K9F1G08U.L owAddress);Flag=Check_K9F1G08U_Block(K9F1G08U.HighAddress/64);if(TRUE==Flag)//is invalid block{BadBlockTable[K9F1G08U.HighAddress/512]|=(1<<(K9F1G08U.HighAddress%8));K9F1G08U.HighAddress+=64;//Point to Next Block}else// is valid block ,record to BadBlockTable{BadBlockTable[K9F1G08U.HighAddress/512]&=~(1<<(K9F1G08U.HighAddress%8));}}for(i=0;i<sizeof(BadBlockTable);i++)Write_RAM(RAM_BANK_0,K9F1G08U_BAD_BLOCK+i,BadBlo ckTable[i]);。
Atmel 3039M-CNFG AT17F040-080 配置FLASH存储器数据手册说明书
AT17F040 and AT17F080FPGA Configuration Flash MemoryDATASHEET Features●Programmable 4,194,304 x 1 and 8,388,608 x 1-bit Serial Memories Designedto Store Configuration Programs for Field Programmable Gate Arrays (FPGAs)● 3.3V Output Capability● 5.0V Tolerant I/O Pins●Program Support using the Atmel ATDH2200E System, ATDH2225 ISP cable,or Third-party Programmers●In-System Programmable (ISP) via 2-wire Bus●Simple Interface to SRAM FPGAs●Compatible with Atmel AT40K and AT94K Devices, Altera® FLEX®, APEX™Devices, Lucent® ORCA® FPGAs, Xilinx® XC3000, XC4000, XC5200,Spartan®, Virtex® FPGAs, and Motorola® MPA1000 FPGAs●Cascadable Read-back to Support Additional Configurations or Higher-densityArrays●Low-power CMOS FLASH Process●Available in 6mm x 6mm x 1mm 8-pad LAP (Pin-compatible with 8-leadSOIC/VOIC Packages) and 20-lead PLCC Packages●Emulation of the Atmel AT24C Serial EEPROMs●Low-power Standby Mode●Single Device Capable of Holding 4-Bitstream Files Allowing Simple SystemReconfiguration●Fast Serial Download Speeds up to 33MHz●Endurance: 100,000 Write Cycles Typical●Green (Pb/Halide-free/RoHS Compliant) Package OptionsDescriptionThe Atmel® AT17F Series of In-System Programmable Configuration PROMs (Configurators) provide an easy-to-use, cost-effective configuration memory solution for FPGAs. The AT17F Series devices are packaged in the 8-pad LAP and 20-lead PLCC packages (Table 1-1). The AT17F Series Configurators use a simple serial-access procedure to configure one or more FPGA devices.The AT17F Series Configurators can be programmed with industry-standard programmers, the Atmel ATDH2200E Programming Kit or the Atmel ATDH2225 ISP Cable.Table 1.AT17F Series PackagesAT17F040/080 [DATASHEET]Atmel-3039M-CNFG-AT17F040-080-Datasheet_01201521.Pin ConfigurationsTable 1-1.Pin DescriptionsNotes:1.Internal 20K Ω pull-up resistor2.Internal 30K Ω pull-up resistor3AT17F040/080 [DATASHEET]Atmel-3039M-CNFG-AT17F040-080-Datasheet_012015Table 1-2.Address Space PAGESEL[1:0]Table 1-3.Pin ConfigurationsFigure 1-1.PinoutsNote: Drawings are not to scale.43215678DATA CLKRESET/OECEV CCSER_EN CEO (A2)GND8-pad LAP(Top View)20-lead PLCC(Top View)CLK NCRESET/OE PAGESEL1CE456781817161514N CG N DP A G E S E L 0N CN CN CD A T AN CV C CN C3212019910111213NC SER_EN PAGE_EN READY CEO (A2)AT17F040/080 [DATASHEET]Atmel-3039M-CNFG-AT17F040-080-Datasheet_01201542.Block DiagramFigure 2-1.Block DiagramCLKCEO(A2)DATAREADYPAGE_EN PAGESEL0PAGESEL1CERESET/OE SER_EN5AT17F040/080 [DATASHEET]Atmel-3039M-CNFG-AT17F040-080-Datasheet_0120153.Device DescriptionThe control signals for the configuration memory device (CE, RESET/OE and CLK) interface directly with the FPGA device control signals. All FPGA devices can control the entire configuration process and retrieve data from the configuration device without requiring an external intelligent controller.The RESET/OE and CE pins control the tri-state buffer on the DATA output pin and enable the address counter. When RESET/OE is driven Low, the configuration device resets its address counter and tri-states its DATA pin. The CE pin also controls the output of the AT17F Series Configurator. If CE is held High after the RESET/OE reset pulse, the counter is disabled and the DATA output pin is tri-stated. When OE is subsequently driven High, the counter and the DATA output pin are enabled. When RESET/OE is driven Low again, the address counter is reset and the DATA output pin is tri-stated, regardless of the state of CE.When the configurator has driven out all of its data and CEO is driven Low, the device tri-states the DATA pin to avoid contention with other configurators. Upon power-up, the address counter is automatically reset.4.FPGA Master Serial Mode SummaryThe I/O and logic functions of any SRAM-based FPGA are established by a configuration program. The program is loaded either automatically upon power-up or on command, depending on the state of the FPGA mode pins. In Master mode, the FPGA automatically loads the configuration program from an external memory. The AT17F Serial Configuration PROM has been designed for compatibility with the Master Serial mode.This document discusses the Atmel AT40K, AT40KAL and AT94KAL applications as well as Xilinx applications.5.Control of ConfigurationMost connections between the FPGA device and the AT17F Serial Configurator PROM are simple and self-explanatory.●The DATA output of the AT17F Series Configurator drives DIN of the FPGA devices.●The master FPGA CCLK output drives the CLK input of the AT17F Series Configurator.●The CEO output of any AT17F Series Configurator drives the CE input of the next Configurator in a cascade chain of configurator devices.●SER_EN must be connected to V CC (except during ISP).●The READY pin is available as an open-collector indicator of the device’s reset status; it is driven Low while the device is in its power-on reset cycle and released (tri-stated) when the cycle is complete.●PAGE_EN must be held Low if download paging is not desired. The PAGESEL[1:0] inputs must be tied off High or Low. If paging is desired, PAGE_EN must be High and the PAGESEL pins must be set to High or Low such that the desired page is selected (Table 1-2).6.Cascading Serial Configuration DevicesFor multiple FPGAs configured as a daisy-chain or for FPGAs requiring larger configuration memories, cascaded configurators provide additional memory.After the last bit from the first configurator is read, the clock signal to the configurator asserts its CEO output Low and disables its DATA line driver. The second configurator recognizes the Low level on its CE input and enables its DATA output.After configuration is complete, the address counters of all cascaded configurators are reset if the RESET/OE on each configurator is driven to its active (Low) level.If the address counters are not to be reset upon completion, then the RESET/OE input can be tied to its inactive (High) level.AT17F040/080 [DATASHEET]Atmel-3039M-CNFG-AT17F040-080-Datasheet_01201567.Programming ModeThe programming mode is entered by bringing SER_EN Low. In this mode, the chip can be programmed by the 2-wire serial bus. The programming is done at V CC supply only. Programming super voltages are generated inside the chip. The AT17F parts are read/write at 3.3V nominal. Refer to the AT17F Programming Specification available on for more programming details. AT17F devices are supported by the ATDH2200 programming system along with many third party programmers.8.Standby ModeThe AT17F Series Configurators enter a low-power standby mode whenever SER_EN is High and CE is asserted High. In this mode, the AT17F Configurator consumes less than 1mA of current at 3.3V. The output remains in a high-impedance state regardless of the state of the OE input.7AT17F040/080 [DATASHEET]Atmel-3039M-CNFG-AT17F040-080-Datasheet_0120159.Electrical Characteristics9.1Absolute Maximum Ratings*9.2Operating ConditionsTable 9-1.Operating Conditions 9.3DC CharacteristicsTable 9-2.DC CharacteristicsOperating Temperature . . . . . . . . . . . . . . . . . . . -40︒C to +85︒C Storage Temperature. . . . . . . . . . . . . . . . . . . . -65︒C to +150︒C Voltage on Any Pinwith Respect to Ground . . . . . . . . . . . . . . . . .-0.1V to V CC +0.5V Supply Voltage (V CC ) . . . . . . . . . . . . . . . . . . . . . . -0.5V to +4.0V Maximum Soldering Temp. (10 sec. @ 1/16in.). . . . . . . . .260︒C ESD (R ZAP = 1.5K, C ZAP = 100pF) . . . . . . . . . . . . . . . . . . 2000V*Notice:Stresses beyond those listed underAbsolute Maximum Ratings may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions beyond those listed under operating conditions is not implied. Exposure to Absolute Maximum Rating conditions for extended periods of time may affect device reliability.AT17F040/080 [DATASHEET]Atmel-3039M-CNFG-AT17F040-080-Datasheet_01201589.4AC CharacteristicsTable 9-3.AC CharacteristicsNotes:1.AC test load = 50pF2.Float delays are measured with 5pF AC loads. Transition is measured ± 200mV from steady-state active levels.3.See the Atmel AT17F Programming Specification for procedural information.Table 9-4.AC Characteristics When Cascading2.Float delays are measured with 5pF AC loads. Transition is measured ± 200mV from steady-state active levels.9AT17F040/080 [DATASHEET]Atmel-3039M-CNFG-AT17F040-080-Datasheet_012015Figure 9-1.AC WaveformsFigure 9-2.AC Waveforms when CascadingCERESET/OECLKDATACERESET/OECLKDATACEOAT17F040/080 [DATASHEET]Atmel-3039M-CNFG-AT17F040-080-Datasheet_0120151010.Ordering Information10.1Ordering Code Detail10.2Ordering InformationA T 17F 040-30C UAtmel DesignatorProduct FamilyDevice DensityPackage OptionProduct Variation040 = 4 megabit 080 = 8 megabit17F = FPGA Flash Configuration MemoryPackage Device GradeC = 8-pad LAP J = 20-lead PLCCU = Green, Sn Lead FinishIndustrial Temperature Range (-40°C to +85°C)30 = Default Value11AT17F040/080 [DATASHEET]Atmel-3039M-CNFG-AT17F040-080-Datasheet_01201511.Packaging Information11.18CN4 — 8-pad LAPAT17F040/080 [DATASHEET]Atmel-3039M-CNFG-AT17F040-080-Datasheet_0120151211.220J — 20-lead PLCC13AT17F040/080 [DATASHEET]Atmel-3039M-CNFG-AT17F040-080-Datasheet_01201512.Revision HistoryX X X X X XAtmel Corporation1600 Technology Drive, San Jose, CA 95110 USAT: (+1)(408) 441.0311F: (+1)(408) 436.4200|© 2015 Atmel Corporation. / Rev.: Atmel-3039M-CNFG-AT17F040-080-Datasheet_012015.Atmel ®, Atmel logo and combinations thereof, Enabling Unlimited Possibilities ®, and others are registered trademarks or trademarks of Atmel Corporation in U.S. and other countries. Other terms and product names may be trademarks of others.DISCLAIMER: The information in this document is provided in connection with Atmel products. No license, express or implied, by estoppel or otherwise, to any intellectual property right is granted by this document or in connection with the sale of Atmel products. EXCEPT AS SET FORTH IN THE ATMEL TERMS AND CONDITIONS OF SALES LOCATED ON THE ATMEL WEBSITE, ATMEL ASSUMES NO LIABILITY WHATSOEVER AND DISCLAIMS ANY EXPRESS, IMPLIED OR STATUTORY WARRANTY RELATING TO ITS PRODUCTS INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTY OF MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE, OR NON-INFRINGEMENT. IN NO EVENT SHALL ATMEL BE LIABLE FOR ANY DIRECT, INDIRECT, CONSEQUENTIAL, PUNITIVE, SPECIAL OR INCIDENTAL DAMAGES (INCLUDING, WITHOUT LIMITATION, DAMAGES FOR LOSS AND PROFITS, BUSINESS INTERRUPTION, OR LOSS OF INFORMATION) ARISING OUT OF THE USE OR INABILITY TO USE THIS DOCUMENT, EVEN IF ATMEL HAS BEEN ADVISED OF THE POSSIBILITY OF SUCH DAMAGES. Atmel makes no representations or warranties with respect to the accuracy or completeness of the contents of this document and reserves the right to make changes to specifications and products descriptions at any time without notice. Atmel does not make any commitment to update the information contained herein. Unless specifically provided otherwise, Atmel products are not suitable for, and shall not be used in, automotive applications. Atmel products are not intended,authorized, or warranted for use as components in applications intended to support or sustain life.SAFETY-CRITICAL, MILITARY, AND AUTOMOTIVE APPLICATIONS DISCLAIMER: Atmel products are not designed for and will not be used in connection with any applications where the failure of such products would reasonably be expected to result in significant personal injury or death (“Safety-Critical Applications”) without an Atmel officer's specific written consent. Safety-Critical Applications include, without limitation, life support devices and systems, equipment or systems for the operation of nuclear facilities and weapons systems.Atmel products are not designed nor intended for use in military or aerospace applications or environments unless specifically designated by Atmel as military-grade. Atmel products are not designed nor intended for use in automotive applications unless specifically designated by Atmel as automotive-grade.。