《电子线路》二进制计数器 ppt课件
合集下载
数字电路说课计数器ppt课件
上一页 目 录 下一页 退出
说教学过程
(二)讲授新课
１精讲环节 （异步计数器（加计数））
“ 1” 1J
CP CP0 C1 1K
“ 1” Q0
1J CP1 C1
1K
(a)
“ 1”
CP
Q1
1J
Q2 Q0
CP2 C1
Q1
1K
Q2
CP1 CP2
(b)
三位二进制异步加法计数器的逻辑图和波形图(下降沿)Ffffff
异步高
频率/MHz 32 32 25 25 25 25
25
Ffffff
说教学过程
(二)讲授新课
１精讲环节 （74LS90）
计数 脉冲 CP
QA CP1 CP2
QB QC QD 74L S90
QA 最低 位 (L S B)
计数脉冲 M＝ 2
CP CP1
CP2
(a)
QB QC QD 最高 位 (MSB)
说教学过程
(二)讲授新课
１略讲环节 （异步计数器（加计数））
CP
1D CP CP0 C1
Q0
1D
CP1 C1 Q0
Q1
1D
CP2
C1
Q1
(a)
Q0
Q2
Q0
Q2
Q1 Q1
Q2
CP1 CP2 (b)
三位二进制异步加法计数器的逻辑图和波形图(下降沿)
Ffffff
说教学过程
(二)讲授新课
１略讲环节 （异步计数器（减计数））
(二)讲授新课
设计环节（74LS90）
QA QB QC QD CP
CP1 74LS90 CP2
S9(1) S9(2) R0(1) R0(2)
说教学过程
(二)讲授新课
１精讲环节 （异步计数器（加计数））
“ 1” 1J
CP CP0 C1 1K
“ 1” Q0
1J CP1 C1
1K
(a)
“ 1”
CP
Q1
1J
Q2 Q0
CP2 C1
Q1
1K
Q2
CP1 CP2
(b)
三位二进制异步加法计数器的逻辑图和波形图(下降沿)Ffffff
异步高
频率/MHz 32 32 25 25 25 25
25
Ffffff
说教学过程
(二)讲授新课
１精讲环节 （74LS90）
计数 脉冲 CP
QA CP1 CP2
QB QC QD 74L S90
QA 最低 位 (L S B)
计数脉冲 M＝ 2
CP CP1
CP2
(a)
QB QC QD 最高 位 (MSB)
说教学过程
(二)讲授新课
１略讲环节 （异步计数器（加计数））
CP
1D CP CP0 C1
Q0
1D
CP1 C1 Q0
Q1
1D
CP2
C1
Q1
(a)
Q0
Q2
Q0
Q2
Q1 Q1
Q2
CP1 CP2 (b)
三位二进制异步加法计数器的逻辑图和波形图(下降沿)
Ffffff
说教学过程
(二)讲授新课
１略讲环节 （异步计数器（减计数））
(二)讲授新课
设计环节（74LS90）
QA QB QC QD CP
CP1 74LS90 CP2
S9(1) S9(2) R0(1) R0(2)
中职《电子线路》课件：13.3 计数器
功能说明： 当CR = 1时，计数器置零。 当CR = 0时，计数器输出状态与LD、CP+与CP-有关。
当LD = 0时，QA、QB、QC 、QD由输入数据A、B、C、D直
接控制，达到预置数码之目的； 当LD = 1时，若计数脉冲从CP+端输入则进行加法计数；
若计数脉冲从CP-端输入则进行减法计数。 SN74193功能表
管脚排列
SN7490A功能表
Байду номын сангаас
使用说明：
（1）编码选择 若QA和CP2连接，则执行8421BCD编码； 若QD和CP1连接，则执行5421BCD编码。
（2）进位制选择 若计数脉冲从CP1处输入，在QA端输出， 则是一位二进制计数器 ；
若计数脉冲从CP2处输入，在QD、QC 、QB端输出，则 是五进制计数器；
计数器所累计的输入脉冲个数是：
N = Q3×23＋Q2×22＋Q1×21＋Q0×20 由于上述计数器在计数过程中各触发器是由低位到高位 逐级翻转，因此计数速度受到限制。
2．同步二进制加法计数器 电路： 每个触发器的状态转换 均与输入脉冲同步，因此计 数速度较快。
工作原理：
在计数脉冲输入时，各触发器在J 、 K都为0时，输出 状态不变；J、K都为1时，每输入一个脉冲，输出状态改变 一次。因此，得到各触发器的逻辑关系如下表：
表13.3.2四位同步二进制加法计数器的逻辑关系
二、同步二进制可逆计数器 实用的同步二进制计数器广泛采用中规模集成计数器。 例如SN74193同步四位二进制可逆集成计数器。 管脚说明：
A、B、C、D为数据输入端；QA、、QB、、QC 、QD是数
码输出端；CP+和CP-分别为加法与减法计数脉冲输入端；CR 为置0端，LD为置数控制端。
二进制ppt课件
N进制的位权：
小数点前的第K位的位权Nk-1 小数点后的第m位的位权N-m
N进制的某位的值：某位的数码乘以该位的位权。
例：(236.05)7中：=2
小数点前第三位的值是：2x72=98； 小数点后第二位的值是：5x7-2=5/72=5/49=0.102
例：(D91.B4)16中：=3473.703125
N进制的某位数码的十进制大小的值：
某位的数码乘以该位的位权
某个N进制数转换成十进制数
把该N进制数每位数码换成十进制值后相加。 例：(236.05)7
小数点前第三位的值是：2x72=98 小数点后第二位的值是：5x7-2=5/72=5/49=0.102 (236.05)7 =2x72+3x71+6x70+5x7-2=125.102 例：(D91.B4)16 小数点前第三位的值是: Dx162=13x162=3328 小数点后第二位的值是：4x16-2=0.015625
十进制换N进制的通用方法
整数部分：除N取余； 小数部分：乘N取整。
2、二进制和十六进制的转换
二进制整数→十六进制整数
从二进制数的小数点开始向两端以每四位一组 分组，到端点不足四位添零补足四位；
每四位一组的二进制数用一位十六进制数表示； （最多可缩短3/4的代码长度）
要回熟练运用8421码，和熟记十六进制的六个 字母符号对应的十进制的大小值；
二进制数有：只有“0”和“1”两个数码；对计算 机而言，形象鲜明，易于区别，识别可靠性高； 运算规则简单……等特点。
二进制数也有缺点：二进制数书写冗长，不易 识别，不易发现错误，对编制程序十分不利。
克服这一缺点，使人们阅读方便，计算机里经 常在做数制的转换，如二进制数与十进制数的 相互转换等。
小数点前的第K位的位权Nk-1 小数点后的第m位的位权N-m
N进制的某位的值：某位的数码乘以该位的位权。
例：(236.05)7中：=2
小数点前第三位的值是：2x72=98； 小数点后第二位的值是：5x7-2=5/72=5/49=0.102
例：(D91.B4)16中：=3473.703125
N进制的某位数码的十进制大小的值：
某位的数码乘以该位的位权
某个N进制数转换成十进制数
把该N进制数每位数码换成十进制值后相加。 例：(236.05)7
小数点前第三位的值是：2x72=98 小数点后第二位的值是：5x7-2=5/72=5/49=0.102 (236.05)7 =2x72+3x71+6x70+5x7-2=125.102 例：(D91.B4)16 小数点前第三位的值是: Dx162=13x162=3328 小数点后第二位的值是：4x16-2=0.015625
十进制换N进制的通用方法
整数部分：除N取余； 小数部分：乘N取整。
2、二进制和十六进制的转换
二进制整数→十六进制整数
从二进制数的小数点开始向两端以每四位一组 分组，到端点不足四位添零补足四位；
每四位一组的二进制数用一位十六进制数表示； （最多可缩短3/4的代码长度）
要回熟练运用8421码，和熟记十六进制的六个 字母符号对应的十进制的大小值；
二进制数有：只有“0”和“1”两个数码；对计算 机而言，形象鲜明，易于区别，识别可靠性高； 运算规则简单……等特点。
二进制数也有缺点：二进制数书写冗长，不易 识别，不易发现错误，对编制程序十分不利。
克服这一缺点，使人们阅读方便，计算机里经 常在做数制的转换，如二进制数与十进制数的 相互转换等。
数字电路 第6章-(3)二进制十进制计数器PPT
n n
d.
Z
Qj
j 1
3
n
j 1
②电路实例
例1 分析图6.5.2所示电路的逻辑功能。
&
Q 3
1J C1 R 1K & R &
Z
Q2
1J C1 1K
Q 1
1J C1 R 1K
1
R
D
CP
图6.5.2 JKFF构成的3位二进制同步加法计数器
4
分析电路结构 写出三组方程 ：
a.各触发器的激励方程
1. 74LS160
Q CC Q 3 CR L D D 3
Q
2
Q
1
Q
0
P T
741 60
D 2 D 1 D 0
74LS160 模10： QCC=Q3Q0T，
CP
图6.5.11 74160的逻辑符号
19
表6.5.8 74160的功能表
n+1 n+1 n+1 n+1
CR 0 1
LD 1 0
P Ø Ø
T Ø Ø
模值M=2 ， 计数范围：0～2 -1 1.同步二进制计数器（由SSI构成） (1)加法计数器 每一位触发器在计数脉 冲作用下是否翻转，取 ①基本结构 决于比它低的所有位 a.CP1=CP2=…=CPn=CP （在计数脉冲到来之前） b.TFF形式 是否都处于1状态。 i 1 c.T1=1，Ti Q j (i 2,3, , n)
CP Ø
Q3 0 d3
Q2 0 d2
Q1 0 d1
Q0 0 d0
功
能
异步清0 同步并入
↑
1
1 1
1
d.
Z
Qj
j 1
3
n
j 1
②电路实例
例1 分析图6.5.2所示电路的逻辑功能。
&
Q 3
1J C1 R 1K & R &
Z
Q2
1J C1 1K
Q 1
1J C1 R 1K
1
R
D
CP
图6.5.2 JKFF构成的3位二进制同步加法计数器
4
分析电路结构 写出三组方程 ：
a.各触发器的激励方程
1. 74LS160
Q CC Q 3 CR L D D 3
Q
2
Q
1
Q
0
P T
741 60
D 2 D 1 D 0
74LS160 模10： QCC=Q3Q0T，
CP
图6.5.11 74160的逻辑符号
19
表6.5.8 74160的功能表
n+1 n+1 n+1 n+1
CR 0 1
LD 1 0
P Ø Ø
T Ø Ø
模值M=2 ， 计数范围：0～2 -1 1.同步二进制计数器（由SSI构成） (1)加法计数器 每一位触发器在计数脉 冲作用下是否翻转，取 ①基本结构 决于比它低的所有位 a.CP1=CP2=…=CPn=CP （在计数脉冲到来之前） b.TFF形式 是否都处于1状态。 i 1 c.T1=1，Ti Q j (i 2,3, , n)
CP Ø
Q3 0 d3
Q2 0 d2
Q1 0 d1
Q0 0 d0
功
能
异步清0 同步并入
↑
1
1 1
1
二进制计数器
等效十进制数 0 7 6 5 4 3 2 1 0
2019/5/2
15
圆圈内表 示Q2Q1Q0
的状态
用箭头表 示状态转 换的方向
图5-17 3位异步二进制减法计数器的状态转换图
2019/5/2
16
（2）D触发器构成的3位异步二进制减法计数器 （用CP脉冲上升沿触发）。
图5-18 由D触发器构成的3位异步二进制减法计数器
N位二进制计数器可以计2N个数，所以又可称 为2N进制计数器。
2019/5/2
18
异步二进制计数器的优点：电路较为简单。 缺点：进位（或借位）信号是逐级传送的， 工作频率不能太高； 状态逐级翻转，存在中间过渡状态 。 状态从111→000的过程？
111→110 →100 → 000
2019/5/2
2019/5/2
13
（1）JK触发器组成的3位异步二进制减法计数器 （用CP脉冲下降沿触发）。
仿真
图5-16 3位异步二进制减法计数器
2019/5/2
(a)逻辑图 ( b)时序图
14
表5-6 3位二进制减法计数器状态表
CP顺序 0 1 2 3 4 5 6 7 8
Q2 Q1 Q0 000 111 110 101 100 011 010 001 000
等效十进制数 0 1 2 3 4 5 6 7 0
2019/5/2
8
④ 时序图
图5-13 3位二进制加法计数器的时序图
2019/5/2
9
⑤ 状态转换图
圆圈内表 示Q2Q1Q0
的状态
用箭头表 示状态转 换的方向
图5-14 3位二进制加法计数器的状态转换图
2019/5/2
同步二进制可逆计数器(74LS191)PPT课件
返回
4
例1:试用置位法将四位同步二进制可逆计数器 74LS191接成九进制加法计数器.计数状态为:
0001 0010 0011 0100 0101
1010 1001 1000 0111 0110
答案
完整版课件
返回
5
例1答案：
Q3 Q2 Q1 Q0 C
S
M
74LS191
LD
CP
CP
D3 D2 D1 D0
“1”
完整版课件
返回
6
用置位法将74LS191接成N进制加法计 数器的步骤：
1.S和M接成“0”电平；
2.把初状态接到D3~D0；
3.把输出端的末状态的下一状态的“1”信 号
通过与非门接到LD端。
完整版课件
返回
7
Q3 Q2 Q1 Q0 C
S
M
74LS191
LD
CP
CP
D3 D2 D1 D0
“1” 完整版课件
S
M
74LS191
LD
CP D3 D2 D1 D0
“1”
完整版课件
返回
16
用置位法将74LS191接成N进制 减法计数器的步骤
• 1.S接“0”电平，M接‘1’电平； • 2.把初状态接到D3~D0； • 3.把输出端的末状态的下一状态的
“0”信号通过或门接到LD端。
完整版课件
返回
17
+
Q3 Q2 Q1 Q0 C
同步二进制可逆计数器（74LS191）
➢ 1.电路逻辑图
➢ 2.功能表
➢ 74LS191与74LS161的功能表的区别
➢ 3.用置位法将74LS191接成N进制加法计数器的 步骤(举例)
异步二进制加法计数器PPT课件
2021
38
1.同步5进制加法计数器
2021
39
2.同步10进制加计数器电路
2021
40
6.4 集成计数器
主要内容： 同步二进制加计数器74LS161的逻辑功能 同步十进制加/减计数器74LS192的逻辑功能 异步二进制加法计数器74LS93的逻辑功能 异步十进制加法计数器74LS90的逻辑功能 采用74LS161构成小于16的任意进制加计数器 采用74LS90构成小于10的任意进制加计数器 采用两片74LS161构成小于256的任意进制加法计数器 采用两片74LS90构成小于100的任意进制加法计数器
2021
34
2021
35
3.同步n位二进制计数器 计数器的构成具有一定的规律，可归纳如下：
（a）同步n位二进制计数器由n个JK触发器组成；
（b）各个触发器之间采用级联方式，第一个触发器 的输入信号J0＝K0＝1，其它触发器的输入信号由 计数方式决定。
2021
36
如果是减计数器则为：
如果是加计数器则为：
首先连接成8421BCD码十进制计数器，然后在此基础 上采用反馈置9法。8进制加法计数器的计数状态为 1001、0000～0110，其状态转换图如图（a）所示。
2021
72
2021
73
练习: 下图是几进制计数器?
QD QC QB QA S9(1) 74LS90 R0(1) S9(2) CPB CPA R0(2)
A
＞CPU ＞CPD
QA
BC 74LS193 QB QC
D LD
RD QD
异步清零： RD=1 异步预置数：RD=0, LD=0 同步加计数：RD=0, LD=1,CPD=1
二进制基础知识ppt课件
二进制数1001.01=1* 23 +0* 22 +0* 21 +1* 20 +0* 2-1 +1* 2-2
精选ppt课件2021
7
二、数制之间的相互转换
1．十进制数转换为二、八、十六进制
假设将十进制数转换为R进制数，整数部分 与小数部分须分别遵守不同的转换规则：
对整数部分：除以R取余数，即整数部分不断 除以R取余数，直到商为0为止，最先得到的余数
为最低位，最后得到的余数为最高位。
对小数部分：乘以R取整数，即小数部分不断 乘以R取整数，直到小数为0或达到有效精度为止， 最先得到的整数为最高位（最靠近小数点），最
后得到的整数为最低位。
精选ppt课件2021
8
2．二进制数转换为八、十六进制
8和16都是2的整数次幂，即8＝ 23 ,16＝ 24
因此3位二进制相当于1位八进制，4位二进制数 相当于1位十六进制数。
精选ppt课件2021
10
（2）字节：Byte（简写为B），八位为一个字节，一 个字节由八个二进制数位组成，是计算机中用来表示 存储空间大小的基本容量单位，除用字节为单位表示 存储容量外，还可以用千字节（KB），兆字节 （MB），以及十亿字节（GB）等表示存储容量，它 们之间的换算关系如下：
1B＝8bit 1KB＝1024B＝ 210 B 1MB＝1024KB＝ 220 B＝1024×1024B＝1048576B 1GB＝1024MB＝1073741824 B （3）字（Word）：在计算机中作为一个整体被存取、 传送、处理的二进制字符串叫做一个字或单位，每个 字中二进制位数的长度，称为字长。
转换规则为：将二进制数以小数点为中心分别向 两边分组，转换成八（十六）进制数每3（4）位为 一组，整数部分向左分组，不足位数左补0，小数部 分向右分组，不足部分右补0，然后将每组转换成八 （十六）进制即可。
精选ppt课件2021
7
二、数制之间的相互转换
1．十进制数转换为二、八、十六进制
假设将十进制数转换为R进制数，整数部分 与小数部分须分别遵守不同的转换规则：
对整数部分：除以R取余数，即整数部分不断 除以R取余数，直到商为0为止，最先得到的余数
为最低位，最后得到的余数为最高位。
对小数部分：乘以R取整数，即小数部分不断 乘以R取整数，直到小数为0或达到有效精度为止， 最先得到的整数为最高位（最靠近小数点），最
后得到的整数为最低位。
精选ppt课件2021
8
2．二进制数转换为八、十六进制
8和16都是2的整数次幂，即8＝ 23 ,16＝ 24
因此3位二进制相当于1位八进制，4位二进制数 相当于1位十六进制数。
精选ppt课件2021
10
（2）字节：Byte（简写为B），八位为一个字节，一 个字节由八个二进制数位组成，是计算机中用来表示 存储空间大小的基本容量单位，除用字节为单位表示 存储容量外，还可以用千字节（KB），兆字节 （MB），以及十亿字节（GB）等表示存储容量，它 们之间的换算关系如下：
1B＝8bit 1KB＝1024B＝ 210 B 1MB＝1024KB＝ 220 B＝1024×1024B＝1048576B 1GB＝1024MB＝1073741824 B （3）字（Word）：在计算机中作为一个整体被存取、 传送、处理的二进制字符串叫做一个字或单位，每个 字中二进制位数的长度，称为字长。
转换规则为：将二进制数以小数点为中心分别向 两边分组，转换成八（十六）进制数每3（4）位为 一组，整数部分向左分组，不足位数左补0，小数部 分向右分组，不足部分右补0，然后将每组转换成八 （十六）进制即可。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2. 计数器、寄存器都是都是组合门电路。（ X ）
选择：
1. 构成计数器的基本电路是（ C ）
A. 或非门 B. 与非门 C. 触发器
2. 欲表示十进制的数10，需要二进制数码的位数是（ B ）
A. 2位
B. 4位
C. 3位
课堂练习 如下为三个D触发器组成的二进制计数器，工作前由负
脉冲 SD（置1端）使电路呈现111状态。
触发器翻转条件
每输入一次脉冲翻转一次 Q0 = 1 Q0 = Q 1 = 1 Q0 = Q 1 = Q 2 = 1
J、K端逻辑关系
J0 = K 0 = 1 J1 = K 1 = Q 0 J2 = K2 = Q0Q1 J3 = K3 = Q0Q1Q2
对比同步/异步二进制加法计数器
Q3 FF3 1J 进位 输出 C1 1k R
《电子线路》第2版
课题：二进制计数器
第 14 章 时序逻辑电路
14.3 计数器 14.3.1 二进制计数器
课堂结构
回忆知识体系
计数器的应用场合
二进制加法计数器电路结构及工作原理
课堂练习 课堂小结 课下作业布置
知识体系
模拟电 子部分 二极管、三极管 放大电路 与或非门 课本后半部分 数字电 子部分 组合逻辑门电路 寄存器 计数器
……
基础：二进制计数器
异步二进制加法计数器
电路结构 工作原理
异步二进制加法计数器电路结构
Q3 FF3 Q2 FF2 Q1 FF1 Q0 FF0
1J
进位 输出
1J C1 1k R
1J C1 1k R
1J C1 1k R
CP
C1 1k R
1. 组成此计数器的基本器件是什么？ 2. 此器件有何基本特性?(真值表及波形图如何？)
Q2
FF2 Q1 FF1 Q0 SD FF0
置1脉冲
0010
0100
1100
1010
异步二进制加法计数器
Q3 Q3 FF 33 FF Q2 Q2 FF 22 FF
Q1 Q1
FF 11 FF
Q0 Q0
FF 00 FF
1J 1J C1 C1 1k 1k R R
1J 1J C1 C1 1k 1k R R
1J 1J C1 C1 1k 1k R R
1J 1J
CP
R
0 0 0 1 0 0 0 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 1 1 0
Q0
Q1 Q2
Q3 0
0
0
0
0
0
0
0
1
四位二进制加法计数器状态表
输入脉冲序号 0 1 2 3 4 5 0000 6 1111 7 8 1110 9 10 11 12 13 14 15 16 17 Q3 0 0 0 0 0 0 0001 0 0 1 1101 1 1 1 1 1 1 1 0 0 Q2 0 0 0 0 1 1 0011 1 1 0 1011 0 0 0 1 1 1 1 0 0 Q1 0 0 1 1 0 0 0101 1 1 0 1001 0 1 1 0 0 1 1 0 0 Q0 0 1 0 1 0 1 0110 0 0111 1 0 1000 1 0 1 0 1 0 1 0 1
Vcc
A
CR OB
Oc
LD
C
D
SN74193 B
1
QB
2
QA CP- CP+ Qc
3 4 5 6
QD GND
7 8
预置数码：CR=0，LD=0时，QA，QB，QC，QD由A、B、C、D直接控制 加减可逆计数：CR=0，LD=1时，CP+加法，CP-减法
同步计数器
详见SN74193数据手册
课堂练习
判断： 1. 构成计数器电路的器件必须具有记忆能力。（ V ）
1J
进位 输出
1J C1 1k R
1J C1 1k R
1J C1 1k R
CP
C1 1k R
3. 此计数器电路结构有何特点？ 各触发器J，K都悬空 各触发器均是脉冲下降沿触发 各触发器置零端R与负脉冲相连 低位触发器的Q接高位触发器的C1
R
异步二进制加法计数器电路结构
Q3 FF3 Q2 FF2 Q1 FF1 Q0 FF0
CP
C1 1k R
8. 异步二进制加法计数器有何缺点？ 9. 应该如何改进？
R
同步二进制加法计数器
Q3 Q2
G2
Q1
G1
Q0
＆
＆
FF3
FF2
FF1
FF0
1J C1 1k R
1J C1 1k R
1J C1 1k R
1J C1 1k R R
CP
四位同步二进制加法计数器逻辑关系
触发器序号
FF0 FF1 FF2 FF3
C1 C1 1k 1k R R
进位 进位 输出 输出
CP CP
R R 6. 可否将下降沿触发改成上升沿触发？ 7. 如果要求上升沿触发，则应如何设计此异步二进制加法计数器？
异步二进制加法计数器
Q3 FF3 Q2 FF2
Q1
FF1
Q0
FF0
1J
进位 输出
1J C1 1k R
1J C1 1k R
1J
C1 1k R
R
异步二进制加法计数器电路结构
JK触发器 Q J CP 1 0 1 0 K 1 0 0 1 Qn+1 Qn Qn 1 0
1J C1 1k
画波形图注意事项： 1. 注意触发电平：是上升沿还是下降沿 2. 注意触发时刻JK的状态；
3. 注意触发前Qn的状态异步二进制加法计数器电路结构
Q3 FF3 Q2 FF2 Q1 FF1 Q0 FF0
1J
进位 输出
1J C1 1k R
1J C1 1k R
1J C1 1k R
CP
C1 1k R
4. 为何称之为异步？ 5. 为何称之为二进制？
R
异步二进制加法计数器工作原理
Q3 FF3 Q2 FF2
Q1
FF1
Q0
FF0
1J
进位 输出
1J C1 1k R
1J C1 1k R
1J
C1 1k R
CP
C1 1k R
课本前半部分
触发器
译码电路
计数器的应用场合
生产制造
车辆工程
微控制系统
计算机
结论：计数器应用广泛
计数器的分类
计数器种类多
按进位 制划分
二 进 制 计 数 器 非 二 进 制 计 数 器
按计数增 减划分
加 法 计 数 器 减 法 计 数 器
按状态翻转与触发 信号是否同步划分
同 步 计 数 器 异 步 计 数 器
Q2
FF2 1J C1 1k R
Q1 FF1 1J C1 1k R
Q0 FF0 1J CP
C1
1k R
异步 同步
Q3 Q2
R
G2
Q1
G1
Q0
＆
＆
FF3 1J C1 1k R
FF2 1J
C1 1k R
FF1 1J C1 1k R
FF0 1J C1 1k R R CP
SN74193
16
15 14 13 12 11 10 9