大学计算机微机原理--第2章 微处理器与总线
【大学课件】微计算机与微处理器 单片机系统总线及扩展PPT
39
成于大气 信达天下
数模转换器举例
2021/7/9
实际电路
40
成于大气 信达天下
2021/7/9
模数转换器介绍
模数转换器常称A/D，主要技术指标有：
1、输入通道个数； 2、转换位数； 3、转换时间； 4、电源电压等。
4
成于大气 信达天下
2021/7/9
总线扩展
所有的总线扩展片外资源，除ROM以外， 都当成RAM处理。ROM和RAM的地址可以重叠 而不会相互影响。因为访问这两部分所用的 指令是不同的。
MOVX 用于访问外部RAM空间； MOVC 用于访问ROM空间（片内片外都使 用该指令）
5
成于大气 信达天下
2021/7/9
1
0
0
1
数据总线－>PB口
1
0
1
0
数据总线－>PC口
1
0
1
1
数据总线－>控制寄存器
×
×
×
×
数据总线呈高阻态
0
1
1
1
非法条件
1
1
×
×
数据总线呈高阻态
31
成于大气 信达天下
2021/7/9
8255A 方 式 控 制 字
32
成于大气 信达天下
2021/7/9
8255A 连 接 图 举 例 分 析33成于大气 信达天下
地址总线（AB：Address Bus）
51单片机共有16根地址信号线，即它的地址总线宽度是16位的， 地址总线由P0口提供低8位A0-A7（必须外加锁存器），P2口提供高8 位A8-A15，可操作的单元为216，共64K空间。
微机原理第2章课后答案
第2章8086微处理器及其系统教材习题解答1. 8086 CPU 由哪两部分构成，它们的主要功能是什么?在执行指令期间,EU 能直接访问存储器吗，为什么?【解】8086CPU由执行部件（EU）和总线接口部件（BIU）两部分组成。
执行部件由内部寄存器组、算术逻辑运算单元（ALU）与标志寄存器（FR）及内部控制逻辑等三部分组成。
寄存器用于存储操作数和中间结果；算术逻辑单元完成16位或8位算术逻辑运算，运算结果送上ALU内部数据总线，同时在标志寄存器中建立相应的标志；内部控制逻辑电路的主要功能是从指令队列缓冲器中取出指令，对指令进行译码，并产生各种控制信号，控制各部件的协同工作以完成指令的执行过程。
总线接口部件（BIU）负责CPU与存储器、I/O设备之间传送数据、地址、状态及控制信息。
每当EU部件要执行一条指令时，它就从指令队列头部取出指令，后续指令自动向前推进。
EU要花几个时钟周期执行指令，指令执行中若需要访问内存或I/O设备，EU就向BIU 申请总线周期，若BIU总线空闲，则立即响应，若BIU正在取一条指令，则待取指令操作完成后再响应EU的总线请求。
2. 8086CPU与传统的计算机相比在执行指令方面有什么不同？这样的设计思想有什么优点？【解】8086 CPU与传统的计算机相比增加了指令队列缓冲器，从而实现了执行部件（EU）与总线接口(BIU)部件的并行工作，因而提高了8086系统的效率。
3. 8086 CPU 中有哪些寄存器，各有什么用途？【解】8086共有8个16位的内部寄存器，分为两组：①通用数据寄存器。
四个通用数据寄存器AX、BX、CX、DX均可用作16位寄存器也可用作8位寄存器。
用作8位寄存器时分别记为AH、AL、BH、BL、CH、CL、DH、DL。
AX（AH、AL）累加器。
有些指令约定以AX（或AL）为源或目的寄存器。
实际上大多数情况下，8086的所有通用寄存器均可充当累加器。
BX（BH、BL）基址寄存器。
第2章 微处理器与总线
总线保持响应信号输出端。CPU对HOLD信号的响应信号。
30
三、8088/8086的内部结构
31
微处理器
运算器 控制器 寄存器
L2缓存/ 缓存控制单元
256位，全速
指令TLB 指令译码器
动态分支预测 器 4096个 入口
总线接口 单元 64位
100MHz 4倍速 3.2GB/s
BP：
基址指针寄存器，常用于在访问内存时存放内
存单元的偏移地址。
SP
共同点：
1）默认指向堆栈区 2）多数情况用于存放地址
BP可指向堆栈 的任意位置
…
12H 00H
…
┇
45
BX与BP在应用上的区别
作为通用寄存器，二者均可用于存放数据； 作为基址寄存器，用BX表示所寻找的数据在数据
段；用BP则表示数据在堆栈段。
地址 总线
20位 地址 加法器
数据 总线 16位
CS DS SS ES
IP
内部通信寄存器
段 寄 存 器
总线 控 制逻 辑
8088 总线
指令队列
1 2 34
总线接 口单元 BIU
执行单元
构成： 运算器 8个通用寄存器 1个标志寄存器 EU部分控制电路
功能 指令译码 指令执行 暂存中间运算结果 保存运算结果特征
提高了CPU的效率； 降低了对存储器存取速度的要求
39
四、内部寄存器
40
内部寄存器的类型
含14个16位寄存器，按功能可分为三类
8个通用寄存器 4个段寄存器 2个控制寄存器
深入理解：每个寄存器中数据的含义
41
1. 通用寄存器
微机原理第2章答案
第2章习题参考解答1．8086处理器内部一般包括哪些主要部分?8086处理器与其他处理器一样，其内部有算术逻辑部件、控制与定时部件、总线与总线接口部件、寄存器阵列等。
按功能结构可分为两部分，即总线接口单元(BIU)与执行单元(EU)。
BIU主要包括段寄存器、内部通信寄存器、指令指针、6字节指令队列、20位地址加法器和总线控制逻辑电路。
EU主要包括通用寄存器阵列、算术逻辑单元、控制与定时部件等。
2．什么是总线? —般微机中有哪些总线?所谓总线是指电脑中传送信息的一组通信导线，它将各个部件连接成—个整体。
在微处理器内部各单元之间传送信息的总线称为片内总线；在微处理器多个外部部件之间传送信息的总线称为片外总线或外部总线。
外部总线又分为地址总线、数据总线和控制总线。
随着电脑技术的发展，总线的概念越来越重要。
微机中常用的系统总线有PC总线、ISA总线、PCI总线等。
3．什么是堆栈?它有什么用途?堆栈指针的作用是什么?堆栈是一个按照后进先出的原则存取数据的部件，它是由栈区和栈指针组成的。
堆栈的作用是：当主程序调用子程序、子程序调用子程序或中断时转入中断服务程序时，能把断点地址及有关的寄存器、标志位及时正确地保存下来，并能保证逐次正确地返回。
堆栈除了有保存数据的栈区外，还有一个堆栈指针SP，它用来指示栈顶的位置。
假设是“向下生成”的堆栈，随着压入堆栈数据的增加，栈指针SP的值减少。
但SP始终指向栈顶。
4．在8086 CPU中，FR寄存器有哪些标志位?分别说明各位的功能。
8086 CPU中设置了一个16位的标志寄存器FR，其中用了9位，还有7位保留。
9位中有3位作为控制标志，6位作为状态标志。
IF：中断控制标志。
当IF＝1时，允许可屏蔽中断请求；当IF＝0时，禁止可屏蔽中断请求。
TF：单步运行标志。
当TF＝1，单步运行；TF＝0，连续运行程序。
DF：方向标志。
当DF＝0，串操作时地址按增量修改；DF＝1，地址按减量修改。
ch2 微处理器与总线
8086
31 30
12 CPU 29
AD3
13
28
AD2
14
27
AD1
15
26
AD0
16
25
NMI
17
24
INTR
18
23
CLK
19
22
GND
20
21
VCC AD15 A16/ S3 A17/ S4 A18/ S5 A19/ S6 BHE/ S7 MN/MX
RD
HOLD (RQ/GT0) HLDA (RQ/GT1) WR (LOCK)
回顾
微机系统的硬件组成
电源 时钟脉冲电路
CPU
本章学习部分
RAM
第二章 微处理器与总线
ROM
AB DB CB
I/O接口
外部设备
第二章 微处理器与总线
第二章 微处理器与总线
本章主要内容
总线的一般概念 8088/8086微处理器
工作原理 外部引脚 内部结构 存储器组织 工作时序
AD14
2
39
AD13
3
38
用。传送地址信号时为
AD12
4
37
单向,传送数据信号时为
AD11
5
AD10
6
36 35
双向。
AD9
7
34
AD8
8
33
A15 ～ A8 ：输出8位地 址信号。
A19～A16/S3 ～ S6：高4 位地址信号，状态分时 复用。
AD7
9
32
AD6 AD5 AD4
10 11
线信号。
AD5
第2章 微处理器与总线
BUS
忙碌
忙碌
忙碌
忙碌
忙碌
第2章 微处理器与总线
8086微处理器的结构
AX BX CX DX
通用寄存器 AL AH BH BL CH CL DL DH BP SP SI DI
20位 数据 寄存器 指针 和变址 寄存器 16位 ALU 数据总线 地址加法器
地址总线
16位
CS DS SS ES IP 内部暂存器
数据总线为16位 地址总线为20位 40条引脚 部分引脚分时复用
Intel 8086
① 两种工作模式的公共引脚
GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 VCC AD15 A16/S3 A17/S4 A18/S5 A19/S6 BHE/S7 MN/MX RD HOLD(RQ/GT0) HLDA(RQ/GT1) WR (LOCK) M/IO (S2) DT/R (S1) DEN (S0) ALE(QS0) INTA(QS1) TEST READY RESET
第2章 微处理器与总线
4、16位指令指针寄存器IP
指令指针寄存器IP（Instruction Pointer）存放 当前代码段中的偏移地址，它与CS联用，可以形成 下一条要取出指令的物理地址。 程序不能直接对IP进行存取，但能在程序运行中被 自动修改。 例如，控制器取到要执行的指令后，会立刻修改 IP值，使之指向下一条指令的首地址； 转移、调用、返回等指令执行，就是通过修改IP 的值来控制指令序列的执行流程的。
微型计算机原理与接口技术第2章微型处理器与总线课件
1、采用并行流水线工作方式 2、对内存空间实行分段管理： 每段大小为16B～64KB 用段地址和段内偏移实现对1MB空间的寻址 设置地址段寄存器指示段的首地址 3、支持多处理器系统（最大模式）；
指令的一般执行过程： 取指令 指令译码 读取操作数 执行指令 存放结果
2、最大模式下的引脚
1）、总线周期状态信号输出S2，S1，S0——指出当前总 线周期操作的类型，低电平有效。如，中断响应、读写存 贮器或IO端口等。此信号送至总线控制器8288，以产生 相应的总线控制信号。
2）、总线请求/总线响应信号RQ/GT1，RQ/GT0——提供 2路其他主控设备发出总线请求信号和CPU的响应信号。 当其它设备的总线控制设备要使用系统总线时，产生一 个总线请求信号，并送到RQ/GT引脚，类似最小模式下 的HOLD信号。CPU检测到请求后，在下一个T4或T1期间 在RQ/GT送出一个总线响应信号。
2、实现时序控制 指令的执行是在时钟信号的控制下进行的。一条指令的执行时间为指令周期。不同的指令周期中所包含的机器周期数是不相同的。而一个机器周期中包含多少节拍也是不一样的。时序信号由控制器产生，使系统按一定的时序关系进行工作。
3、完成操作控制 ⑴、根据指令流程，确定在指令周期的各个节拍中要产生的微操作控制信号，以有效地完成各条指令的操作过程。 ⑵、还要对异常情况及某些外部请求的处理能力。
控制器的组成： ●程序计数器PC：用来存放下一条要执行的指令在存储器中的地址 ●指令寄存器IR：用来存放从存储器中取出的待执行的指令。 ●指令译码器ID：对指令寄存器中的指令进行“翻译”以确定进行什么操作； ●时序控制器：产生计算机工作中所要的各种时序信号； ●微操作控制部件：用于产生与各条指令相对应的微操作。
微型计算机原理与接口技术(第二版) 第2章 Intel 微处理器
2.1.7 8086的总线操作及时序
一台微机在运行过程中，需要CPU执行 许多操作，8086CPU的操作主要有以下几类：
➢ 系统复位与启动操作 ➢ 总线读/写操作 ➢ 中断操作 ➢ 最小模式下的总线保持请求/响应操作 ➢ 最大模式下的总线请求/允许/释放操作
2.1.7 8086的总线操作及时序
1．系统复位与启动操作
2.1.1 8086微处理器的主要特性
数据总线：16位 地址总线：20位 内存空间：CPU可直接寻址1MB内存空间，分段管理内存 端口地址线：16位 指令系统：90多条指令 寻址方式：7种基本寻址方式 时钟频率：4.77MHz、8MHz和10MHz三种 中断功能：内部中断、外部中断，256级中断 工作模式：单处理器工作模式、多处理器工作模式 流水线工作方式：取指令、执行指令并行进行 兼容性：与8080、8085兼容
分物为理若8地0干8址6个系与段统逻，把辑要1地M求B址：的：内存空间
① 每段在的80容86量系不统超中过，64每KB个存储 ②单元段内都起可始以地用址两必种须地能址被表16示整：除
物各理段地的址功（能2因0具位体）用：途内而存定， 可附加分中段为信。代息码存段储、的数实据际段地、址堆。栈段、 逻段辑内地起址始（单段元基地址址的:偏高移16地位 （低址4）位为（01）6 位称）为段：基允址许，在段程内 各个序单中元编距排首的单地元址的。位移量称为
偏移地址。
2.1.6 8086的存储器组织及I/O组织
1．8086的存储器组织
➢ 分段技术
16位段基址 16位偏移地址 16位段基址 0000
地址加法器 20位物理地址
例：逻80辑86地指址令1系23统4H中:0给00出2H的 转地换址为码物为理16地位址，：C1P2U34内2H部存