计算机组成原理 第三章系统总线 第六节总线通讯控制
《计算机组成原理》第6章:总线

《计算机组成原理》第6章:总线第6章:总线6.1 总线概述总线的定义总线是⼀组能为多个部件分时共享的公共信息传送线路。
分时和共享是总线的两个特点。
分时是指同⼀时刻只允许有⼀个部件向总线发送信息,如果系统中有多个部件,则它们只能分时地向总线发送信息。
共享是指总线上可以挂接多个部件,各个部件之间交换的信息都可以通过这组路线分时共享,在某⼀时刻只允许有⼀个部件向总线发送信息,但多个部件可以同时从总线上接收相同的信息。
总线设备总线上所连接的设备,按其对总线有⽆控制功能可分为主设备和从设备。
1) 主设备:指获得总线控制权的设备。
2) 从设备:总线的从设备是指被主设备访问的设备,只能响应从主设备发来的各种总线命令。
总线特性总线特性是指机械特性(尺⼨、形状)、电⽓特性(传输⽅向和有效电平范围)、功能特性(每根传输线的功能)和时间特性。
总线的猝发传输⽅式⼀个总线周期内传输存储地址连续的多个数据字的总线传输⽅式叫猝发传送。
总线的分类按总线功能划分:1) ⽚内总线:芯⽚内部的总线,是CPU芯⽚内部寄存器与寄存器之间、寄存器与ALU之间的公共连接线。
2) 系统总线:是计算机系统内各功能部件(CPU、主存、I/O接⼝)之间相互连接的总线。
按系统总线传输信息内容的不同分为:a) 数据总线:⽤来传输各功能部件之间的数据信息,是双向传输总线,其位数与机器字长、存储字长有关。
b) 地址总线:⽤来指出数据总线上的源数据或⽬的数据所在的主存单元或I/O端⼝的地址,是单向传输总线,地址总线的位数与内存地址空间的⼤⼩有关。
c) 控制总线:控制信息,包括CPU送出的控制命令和主存(或外设)返回CPU的反馈信号。
各功能部件通过数据总线连接形成的数据传输路径称为数据通路。
数据通路表⽰数据流经的路径,⽽数据总线是承载的媒介。
3) 通信总线:⽤于计算机系统之间或计算机系统与其他系统(如远程通信设备、测试设备)之间信息传送的总线,通信总线也称为外部总线。
计算机组成原理第三章

• 通信总线
–是指计算机系统之间或计算机 系统与其他系统(如控制仪表 等)之间的通信传输线。 –IDE、SCSI、USB、RS-232
通信总线
系统总线按传输信息不同分类
据总线是双向的
3.2
• 数据总线 ( DB ): 用来传输各功能部件之间的数据,数
数据总线的条数称为数据总线宽度。比如,16位总线,指其 数据总线为16根。
数据传输率 (总线带宽):即单位时间内总线上传输数据的 位数,用MB/s(每秒多少兆字节)表示。 例:总线工作频率33MHz,总线宽度32位,则标准传输 率= 33×32/8=132MB/s。 总线复用:通常地址总线与数据总线在物理上是分开的两种 总线。为提高总线的利用率,将地址总线和数据总线共用一组 物理线,在某一时刻该总线传输地址信号,另一时刻传输数据 信号或命令信号。
3. 总线通信的四种方式
(1)同步通信
3.5
通信双方由统一时标控制数据传送称为同
步通信。
时标通常由CPU的总线控制部件发出,送
到总线上的所有部件;也可以由每个部件各自
的时序发生器发出,但是必须有总线控制部件
发出的时钟信号对它们进行同步。
同步式数据输入传输
T2时刻发出读命令;从 总线上两个部件完 模块按照所指定的地址 T4 时刻开始输入设备不再 CPU 在 T3 时 刻 开 始 , 成一次完整而可靠 和命令进行一系列内部 一直维持到 向数据总线上传送数据, 的传输时间 主模块在 T1时刻 动作,必须在 T3时刻前 T4时刻, 撤消它对数据总线的驱动, 可以从数据线上获取 发出地址信息 找到CPU所需的数据, 从 T4 起,数据总线呈浮空 信息并送到其内部寄 并送到数据总线上 状态 存器中
计算机组成原理课后答案第三章系统总线

第3章系统总线1. 什么是总线?总线传输有何特点?为了减轻总线负载,总线上的部件应具备什么特点?P41答:总线是连接多个部件共享的信息传输线,是各部件共享的传输介质。
总线传输的特点是:某一时刻,只允许有一个部件向总线发送信息,而多个部件可以同时从总线上接受相同的信息。
为了减轻总线负载,总线上的部件应通过三态驱动缓冲电路与总线连通。
2.总线如何分类?什么是系统总线?系统总线又分为几类,它们各有何作用,是单向的,还是双向的,他们与机器字长、存储字长、存储单元有何关系?答:总线的分类:(1)按数据传送方式分:并行传输总线和串行传输总线;(2)按总线的使用范围分:计算机总线、测控总线、网络通信总线等;(3)按连接部件分:片内总线、系统总线和通信总线。
系统总线是指CPU、主存、I/O设备(通过I/O接口)各大部件之间的信息传输线。
按系统总线传输信息不同,可分为3类:数据总线、地址总线和控制总线。
(1)数据总线:数据总线是用来传输个功能部件之间的数据信息,它是双向传输总线,其位数与机器字长、存储字长有关,一般为8位、16位或32位。
(2)地址总线:地址总线主要是用来指出数据总线上的源数据或目的数据在主存单元的地址或I/O设备的地址,地址总线上的代码是用来指明CPU欲访问的存储单元或I/O端口的地址,由CPU输出,是单向的,地址线的位数与存储单元的个数有关,如地址线有20根,则对应的存储单元个数为220。
(3)控制总线:控制总线是用来发出各种控制信号的传输线,其传输是单向的。
3.常用的总线结构有几种?不同的总线结构对计算机的性能有什么影响?举例说明。
答:总线结构通常有单总线结构和多总线结构。
(1)单总线结构是将CPU、主存、I/O设备都挂在一组总线上,允许I/O 设备之间、I/O设备与CPU之间或I/O设备与主存之间直接交换信息。
这种4.为什么要设置总线判优控制?常见的集中式总线控制有几种?各有何特点?哪种方式响应时间最快?哪种方式对电路故障最敏感?答:总线判优控制解决多个部件同时申请总线时的使用权分配问题;常见的集中式总线控制有三种:链式查询、计数器定时查询、独立请求;特点:链式查询方式连线简单,易于扩充,对电路故障最敏感;计数器定时查询方式优先级设置较灵活,对故障不敏感,连线及控制过程较复杂;独立请求方式速度最快,但硬件器件用量大,连线多,成本较高。
计算机组成原理第三章--系统总线

2. VL-BUS局部总线结构 局部总线结构
系统总线
CPU 主存控制器 存储器 局部总线 控制器 标准总线 控制器
VL BUS
33 MHz的32位数据通路 的32位数据通路
SCSIⅡ Ⅱ 控制器
ISA EISA …
图文传真
多媒体
高速局域网
高性能图形
8 MHz的16位数据通路 的16位数据通路
– 简化系统设计 – 简化系统结构,提高系统可靠性 – 便于系统的扩充和更新
总线标准 20世纪70年代人们开始研究如何使用总 线标准,在总线的统一标准下,完成系 统设计、模块制作
目前流行的总线标准有以下几种: ISA 采用独立于cpu的时钟,没有支持总线仲裁 的硬件逻辑,所有的数据传送必须通过 cpu或dma EISA 从cpu中分离出了总线控制权,可以进行成 块的数据传输
– 总线是构成计算机系统的互联机构,是多个系统功能部件
之间进行数据传送的公共通路。借助于总线连接,计算机 在各系统功能部件之间实现地址、数据和控制信息的交换, 并在争用资源的基础上进行工作。
–总线可分为以下几类: 内部总线:CPU内部连接各寄存器及运算器 部件之间的总线。
系统总线:外部总线。CPU和计算机系统中 其他高速功能部件相互连接的总线。 I/O总线:中低速I/O设备相互连接的总线。
DMA总线 DMA总线
高速外设 设备1 设备 … 设备n 设备
3. 三总线结构的又一形式
局部总线
CPU 主存 局部I/O控制器 局部 控制器 Cache
系统总线
局域网
SCSI
扩展总线接口
Modem
串行接口
扩展总线
4. 四总线结构
主存
CPU SCSI
计算机组成原理部分答案

计算机组成原理部分答案1. 什么是总线判优?为什么需要总线判优?答:总线判优就是当总线上各个主设备同时要求占用总线时,通过总线控制器,按一定的优先等级顺序确定某个主设备可以占用总线。
因为总线传输的特点就是在某一时刻,只允许一个部件向总线发送信息,如果有两个以上的部件同时向总线发送信息,势必导致信号冲突传输无效,故需用判优来解决。
1. 什么是总线通信控制?为什么需要总线通信控制?答:总线通信主要解决双方如何获知传输开始和传输结束,以及通信双方如何协调配合。
因为总线时众多部件共享的,在传送时间上只能用分时方式来解决,所以通信双方必须按某种约定的方式进行通信。
1. 什么是总线标准?为什么要制定总线标准?答:总线标准是国际公布或推荐的互联各个模块的标准,这个标准为各模块互联提供一个标准界面(接口),这个界面对两端的模块都是透明的,即界面的任一方只需根据总线标准的要求来完成自身一方接口的功能,而不必考虑对方与界面的接口方式。
制定总线标准使系统设计简化,便于模块生产批量化,确保其性能稳定,质量可靠,实现可移化,便于维护等,较好的解决了系统、模块、设备与总线之间不适应、不通用及不匹配等问题。
1.计算机中采用总线结构有何优点?答:计算机中采用总线结构便于故障诊断与维护,便于模块化结果设计和简化系统设计,便于系统扩展和升级,便于生产各种兼容的软、硬件。
1. 串行传输和并行传输有何区别?各应用于什么场合?答:串行传输是指数据在一条线路上按位依次进行传输,线路成本低,但速度慢,适合于远距离的数据传输。
并行传输是每个数据位都有一条独立的传输线,所有的数据位同时传输,其传输速度快、成本高,适应于近距离、高速传输的场合。
1. 存储芯片内的地址译码有几种方式?试分析它们各自的特点及应用场合。
答:存储芯片内的地址译码有两种方式,一种是线选法,适用于地址线较少的芯片。
其特点是地址信号只须经过一个方向的译码就可以选中某一存储单元的所有位。
计算机组成原理——第三章系统总线

计算机组成原理——第三章系统总线3.1 总线的基本概念1. 为什么要⽤总线计算机系统五⼤部件之间的互连⽅式有两种:分散连接——各部件之间使⽤单独的连线总线连接——各部件连到⼀组公共信息传输线上早期的计算机⼤多采⽤分散连接⽅式,内部连线⼗分复杂,尤其当I/O与存储器交换信息时都需要经过运算器,使运算器停⽌运算,严重影响CPU的⼯作效率。
2. 什么是总线总线是连接各个部件的信息传输线,是各个部件共享的传输介质3. 总线上的信息传送串⾏并⾏3.2 总线的分类1. ⽚内总线芯⽚内部的总线CPU芯⽚内部寄存器之间寄存器与算逻单元ALU之间2. 系统总线计算机各部件(CPU、主存、I/O设备)之间的信息传输线按系统总线传输信息不同分为:数据总线——传输各功能部件之间的数据信息双向与机器字长、存储字长有关数据总线宽度——数据总线的位数地址总线——⽤来指出数据总线上的源数据或⽬的数据在主存单元的地址或I/O设备的地址单向(由CPU输出)与存储地址、I/O地址有关地址线位数(2n)与存储单元的个数(n)有关控制总线——⽤来发出各种控制信号的传输线出——中断请求、总线请求⼊——存储器读/写、总线允许、中断确认常见控制信号:时钟:⽤来同步各种操作复位:初始化所有部件总线请求:表⽰某部件需获得总线使⽤权总线允许:表⽰需要获得总线使⽤权的部件已获得了控制权中断请求:表⽰某部件提出中断申请中断响应:表⽰中断请求已被接收存储器写:将数据总线上的数据写⾄存储器的指定地址单元内存储器读:将指定存储单元中的数据读到数据总线上I/O读:从指定的I/O端⼝将数据读到数据总线上I/O写:将数据总线上的数据输出到指定的I/O端⼝内传输响应:表⽰数据已被接收,或已将数据送⾄数据总线上3. 通信总线⽤于计算机系统之间或计算机系统与其它系统(控制仪器、移动通信等)之间的通信通信⽅式:串⾏通信数据在单条1位宽的传输线上,⼀位⼀位地按顺序分时传送。
计算机组成原理唐朔飞PPT 第3章 系统总线教材

ISA EISA …
图文传真
多媒体
高速局域网
高性能图形
8 MHz的16位数据通路
调制解调器
…
3.4 总线结构
3. PCI 总线结构
系统总线
CPU 存储器
PCI 桥
标准总线 33 MHz的32位数据通路 控制器
8 MHz的16位数据通路
PCI 总线
SCSIⅡ 控制器 高性能图形
ISA EISA
图文传真 调制解调器
3.3 总线特性及性能指标
总线标准 ISA(工业标准结构) EISA (扩充、开放) VESA(VL-BUS) (视频电子标准协会) 数据线 16 32 32 总线时钟 8 MHz(独立) 8 MHz(独立) 33 MHz(CPU) 带宽 16 MBps 33 MBps 133 MBps
PCI (外围部件互连)
1. 面向 CPU 的双总线结构框图
中央处理 器 CPU
I/O总线
M 总 线
主存储器 M.M
I/O接口
I/O接口
…
I/O接口
外部 设备1
外部 设备2
…
外部 设备n
3.1 总线的基本概念
2. 单总线结构框图
单总线(系统总线)
I/O接口
I/O接口
…
I/O接口
CPU
M.M
外部 设备1 外部 设备2 … 外部 设备n
BUS
3.3 总线特性及性能指标
二、总线特性
1. 机械特性 2. 电气特性
尺寸 形状
传输方向 和有效的 电平 范围 每根传输线的 功能 信号的 时序 关系
3. 功能特性
4. 时间特性
地址 数据 控制
计算机组成原理第三章

3.3
PC/AT(ISA)总线
1. 16位数据线 2. 24位地址线可直接寻址的内存容量为16MB 3. I/O地址空间为0100H~03FFH 4. 最高时钟频率为8MHz 5. 最大稳态传输速率为16MB/s 6. 具有中断功能、DMA通道功能 7. 不支持总线仲裁
3.3
EISA总线
随着32位的80386处理器的推出,ISA总线已 经不能满足PC技术的发展需要,于是产生了 EISA总线。EISA总线在信号定义与物理电气连 接上完全与ISA总线兼容。其特点: 1. 具有32位的数据线,支持8位、16位或32位的 数据存取,支持数据突发式传输。 2. 在8MHz时钟频率下处理32位数据,带宽提高 了一倍,达到33MB/s 3. 地址总线扩充到32位 4. 具有即插即用功能 5. 主要应用在32位微处理器组成的微型计算机系 统中。
分离式通信特点
3.5
1. 各模块有权申请占用总线 2. 采用同步方式通信,不等对方回答 3. 各模块准备数据时,不占用总线 4. 总线被占用时,无空闲 充分发挥了总线的有效占用
I/O接口1 … I/O接口n
4. 独立请求方式
总
线
控
制
BG0
部
BR0
BG1 BR1
BG-总线同意 BR-总线请求
BGn BRn
3.5
数据线 地址线
件
I/O接口0 I/O接口1 … I/O接口n
排队器
二、总线通信控制
3.5
1. 目的 解决通信双方 协调配合 问题
2. 总线传输周期
申请分配阶段 主模块申请,总线仲裁决定
寻址阶段
主模块向从模块 给出地址 和 命令
传数阶段
主模块和从模块 交换数据
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
第六节总线通讯控制(总线定时)
总线完成一次传输,分四个阶段:
总线裁决:决定哪个主控设备使用总线
寻址阶段:主控设备送出要访问的主存或设备的地址,同时送出有关命令(读或写等),启动从设备
数据传输阶段:主、从设备间进行数据交换
结束阶段:有关信息在总线上撤销,让出总线使用权
总线通信控制的目的:
解决主、从设备如何获知传输开始和传输结束,以及通信双方如何协调进行数据通信。
有四种通信方式:
同步、异步、半同步、分离式通信
同步通信控制
控制线中有一个时钟信号线,挂接在总线上的所有设备都从这个公共的时钟线上获得定时信号,一定频率的时钟信号定义了等间隔的时间段,这个固定的时间段为一个时钟周期,也称总线周期。
每种总线操作都有一个确定的通信协议(规定在每个时钟周期内交换哪些信息)。
例如,在处理器-主存总线上执行存储器读操作,其协议为:在第1个时钟周期发送地址和存储器读命令,然后存储器被要求在第5个时钟将数据放到总线上。
优点:速度快,并且接口逻辑很少(因为协议简单)。
缺点:①总线上的每个设备必须以同样的时钟速率进行工作。
②由于时钟偏移问题,同步总线不能很长.
同步定时方式(读操作)示意图
异步通信控制
非时钟定时,没有一个公共的时钟标准。
因此,能够连接带宽范围很大的各种设备。
总线能够加长而不用担心时钟偏移问题。
采用握手协议(应答方式)。
由一系列步骤组成,只有当双方都同意时,发送者或接收者才会进入到下一步,协议通过一对附加的“握手”信号线(Ready、Ack)来实现。
异步通信有非互锁、半互锁和全互锁三种方式
优点:灵活,可挂接各种具有不同工作速度的设备。
缺点:①对噪声较敏感。
②接口逻辑较复杂。
异步通信方式
三条控制线
ReadReq:读请求,告诉从设备进行读操作地址信息同时送到地址/数据线上
DataRdy:数据就绪,从设备已准备好数据,主设备可取数据同时送到地址/数据线上
Ack:回答信号线,表示已收到对方的请求信号
该图描述的是读操作的过程,写操作也类似
半同步通信控制
为解决异步通信方式对噪声敏感的问题,一般在异步总线中引入时钟信号,就绪和应答等定时信号都在时钟的上升沿有效,这样信号的有效时间限制在时钟到达的时刻,而不受其他时间的信号干扰。
这种通信方式称为半同步通信方式。
(例如:Wait 信号、TRDY和IRDY信号等)
半同步方式结合了同步和异步的优点。
既保持了“所有信号都由时钟定时”的特点,又允许“不同速度设备共存于总线”。
半同步定时方式(读操作)示意图
分离式通信控制
•基本思想:将一个传输操作事务分成两个子过程。
在第一个子过程中,主控设备A在获得总线使用权后,将请求的事务类型(即总线命令)、地址以及其他有关信息(如标识主控设备身份的编号等)发送到总线上,从设备B记录下这些信息。
主控设备发完这些信息后便立即释放总线,这样其他设备便可使用总
线。
在第二个子过程中,从设备B收到主控设备A发来的信息后,就按照其请求的命令进行相应的操作,当准备好主控设备所需的数据后,从设备B便请求使用总线,一旦获得使用权,则从设备B就将主控设备A的编号及所需的数据等送到总线上,这样主控设备A便可接收数据。
•优点:提高整个系统的总有效带宽。
•缺点:控制相当复杂,开销大。
分离事务通信过程
同步和异步总线的最大带宽比较
举例:假定同步总线的时钟周期为50ns,每次总线传输花1个时钟周期,异步总线每次握手需要40ns,两种总线的数据都是32位宽,存储器的取数时间为200ns。
要求求出从该存储器中读出一个字时两种总线的数据传输率。
分析如下:同步总线所需的步骤和时间为:
(1)发送地址和读命令到存储器:50ns
(2)存储器读数据:200ns
(3)传送数据到设备:50ns
所以总时间为300ns。
因而产生的数据传输率为4B/300ns,即:13.3MB/s。
同步和异步总线的最大带宽比较
异步总线的步骤和时间:
第1步为:40ns;
第2、3、4步为:Max(3x40ns,200ns)=200ns;
(第2、3、4步都和存储器访问时间重叠)
第5、6、7步为:3x40ns=120ns。
总时间为360ns,故数据传输率为4B/360ns=11.1MB/s
由此可知:同步总线仅比异步快大约20%。
要获得这样的速度,异步总线上的设备和存储器系统必须足够快,以使每次在40ns内能完成一个子过程。