两位计数器电路设计
基于数字电路两位计数器的设计与实现的实验原理(一)
基于数字电路两位计数器的设计与实现的实验原理(一)基于数字电路两位计数器的设计与实现的实验1. 引言计数器是数字电路中常见的组件，用于记录和显示特定计数方式的信息。
本实验旨在通过设计和实现一个基于数字电路的两位计数器，来加深对数字电路原理的理解和应用能力。
2. 数字电路基础知识回顾在进行计数器设计之前，我们首先回顾一些数字电路的基础知识。
数字电路由逻辑门组成，其中最常见的逻辑门有与门、或门和非门。
通过逻辑门的组合，可以实现各种不同的逻辑功能，比如与门用于实现逻辑与运算，或门用于实现逻辑或运算。
3. 两位计数器的设计原理两位计数器是一种能够计数到99的计数器。
它由两个单独的一位计数器组成，每个一位计数器都能够计数到9。
当一个一位计数器计满9时，它的进位信号会触发下一个一位计数器，使其自动加1。
4. 实验设计与实现步骤下面是基于数字电路的两位计数器的设计与实现步骤：4.1 设计逻辑电路图首先，根据两位计数器的设计原理，我们可以画出相应的逻辑电路图。
逻辑电路图应包含两个一位计数器，以及进位触发器。
4.2 确定引脚连接方式在设计逻辑电路图时，还需要确定各个元件的引脚连接方式。
这些连接方式可能影响计数器的计数方式和功能。
4.3 确定输入和输出在设计计数器时，还需要确定输入和输出的信号。
输入信号通常包括时钟信号和复位信号，而输出信号则是计数器的计数结果。
4.4 制作原型电路板根据逻辑电路图和引脚连接方式，我们可以制作原型电路板。
原型电路板用于测试计数器的功能和性能。
4.5 进行实验验证使用原型电路板进行实验验证，观察计数器的计数过程和结果，确保计数器按照设计预期工作。
5. 实验结果与分析在完成实验验证后，我们可以对实验结果进行分析。
比如，观察计数器的计数方式、计数速度和计数范围等指标，以评估计数器的性能。
6. 结论与展望本实验通过设计和实现基于数字电路的两位计数器，加深了对数字电路原理的理解和应用能力。
通过对实验结果的分析，我们可以得出结论并展望未来可能的改进方向。
两片74ls192组成两位十进制减法计数器真值表
两片74ls192组成两位十进制减法计数器真值表两片74ls192组成两位十进制减法计数器,可以用于计算机编程和电子电路设计中。
74ls192是一款2x24位的动态存储器,可以在192位时钟周期内读写,具有高吞吐量和低延迟的特点。
在两位十进制减法计数器中,需要将输入的两位二进制数减去所需的减法值,并将结果存储在计数器的二进制位中。
为了实现这一功能,可以使用两片74ls192来实现一个简单的两位十进制减法计数器。
下面是两片74ls192组成的两位十进制减法计数器真值表的扩展:| 计数器 | 输入 | 减法值 | 真值表 || ---- | ---- | ---- | ---- || 1 | 10 | 0 | 00000000 || 2 | 11 | 1000 | 00000011 || 3 | 12 | 001000 | 00000010 || 4 | 13 | 101000 | 00000011 || 5 | 14 | 010010 | 00000010 || 6 | 15 | 001101 | 00000010 || 7 | 16 | 101100 | 00000011 || 8 | 17 | 011100 | 00000010 || 9 | 18 | 110101 | 00000011 || 10 | 19 | 101110 | 00000010 || 11 | 20 | 011011 | 00000010 || 12 | 21 | 101011 | 00000011 || 13 | 22 | 010010 | 00000010 || 14 | 23 | 001101 | 00000010 || 15 | 24 | 101101 | 00000011 || 16 | 25 | 011001 | 00000010 || 17 | 26 | 101100 | 00000011 || 18 | 27 | 011011 | 00000010 || 19 | 28 | 101111 | 00000011 || 20 | 29 | 011100 | 00000010 || 21 | 30 | 101011 | 00000011 || 22 | 31 | 011101 | 00000010 || 23 | 32 | 110101 | 00000011 || 24 | 33 | 011100 | 00000010 || 25 | 34 | 101100 | 00000011 || 26 | 35 | 011011 | 00000010 || 27 | 36 | 101101 | 00000011 || 28 | 37 | 011001 | 00000010 || 29 | 38 | 101100 | 00000011 || 30 | 39 | 011011 | 00000010 || 31 | 40 | 110101 | 00000011 |通过使用两片74ls192,我们可以实现一个复杂的两位十进制减法计数器,从而在计算机编程和电子电路设计中发挥重要的作用。
数字电路计数器设计
数字电路计数器设计数字电路计数器是计算机中常见的一个重要模块，用于计数、记步等应用场景。
本文将介绍数字电路计数器的设计方法，包括基本设计原理、电路结构以及应用案例等内容。
一、基本设计原理数字电路计数器是一种组合逻辑电路，可以将输入的脉冲信号进行计数，并输出对应的计数结果。
常见的计数器有二进制计数器和十进制计数器等。
1. 二进制计数器二进制计数器是一种常见的计数器，在数字系统中使用较为广泛。
它的组成由多个触发器构成，触发器按照特定的顺序连接，形成计数器的环形结构。
当触发器接收到来自时钟信号的脉冲时，计数器的数值就会加1，然后继续传递给下一个触发器。
当计数器的数值达到最大值时，再次接收到时钟信号后，计数器将复位为初始值。
2. 十进制计数器十进制计数器是一种特殊的计数器，用于十进制数字的计数。
它的设计原理与二进制计数器相似，但是在输出端需要进行十进制的译码，将计数结果转换为相应的十进制数字。
二、电路结构设计根据数字电路计数器的设计原理，我们可以构建一个简单的四位二进制计数器的电路结构，具体如下：1. 触发器触发器是计数器的基本单元，用于存储和传递计数值。
我们选择JK触发器作为计数器的触发器单元，因为JK触发器具有较好的特性，可以实现较好的计数功能。
2. 时钟信号时钟信号是触发器计数的时序基准，常用的时钟信号有正脉冲和负脉冲信号。
我们可以通过外部引入时钟源，使计数器在每个时钟信号的作用下进行计数。
3. 译码器译码器用于将计数器的计数结果转换为相应的输出信号。
在二进制计数器中，我们可以通过数值比较器进行译码，将每个计数值与预设的门限值进行比较，并输出对应的结果。
三、应用案例数字电路计数器在很多实际应用场景中都有广泛的应用。
以下是其中的一个应用案例：假设有一个灯光控制系统，系统中有8盏灯，可以通过按键进行控制。
要求按下按键时，灯光依次进行倒计时，最后一盏灯亮起后，再按下按键时，灯光依次恢复原来的状态。
该应用可以使用四位二进制计数器进行实现。
如何设计简单的计数器电路
如何设计简单的计数器电路在数字电子电路中，计数器是一种常见而重要的电路元件，它能够实现对输入脉冲信号进行计数和展示。
本文将介绍如何设计一个简单的计数器电路。
设计简单的计数器电路可以分为两个步骤：选择适当的计数器类型和设计逻辑电路。
一、选择适当的计数器类型在选择计数器类型时，需要考虑计数器的位数和计数模式。
根据计数器的位数，可以选择4位、8位或更多位的计数器。
根据计数模式，可以选择二进制计数，BCD（二进制编码十进制）计数，或其他计数方式。
以4位二进制计数器为例，设计一个可以从0到15计数的计数器。
二、设计逻辑电路为了实现从0到15的计数，我们可以使用四个JK触发器和适当的逻辑门来构建计数器电路。
首先，将四个JK触发器连接成一个级联结构，即将一个触发器的输出引脚连接到下一个触发器的时钟输入引脚，以此类推。
同时，将第一个触发器的时钟输入引脚连接到输入脉冲信号源。
接下来，需要设置逻辑门来控制计数器的复位和使能。
当计数器达到15时，需要将其复位为0，即重新开始计数。
我们可以使用与门来实现这一功能，将四个触发器的输出引脚连接到与门的输入引脚，当四个引脚全部为高电平时，输出高电平信号，将其作为复位信号。
另外，为了使计数器能够正常工作，还需要设置使能信号。
我们可以使用使能控制器来实现这一功能，将输入脉冲信号和复位信号分别连接到使能控制器的输入引脚，使能控制器的输出引脚连接到四个JK 触发器的使能输入引脚。
通过上述设计，我们就可以获得一个简单的4位计数器电路。
当输入脉冲信号源提供脉冲时，计数器将递增一个单位；当计数器达到15时，将被复位为0，并重新开始计数。
设计计数器电路时，需要注意以下几点：1. 选用适当的计数器类型和位数，根据实际需求确定。
2. 熟悉JK触发器的工作原理和真值表，确保触发器的连线正确。
3. 理解逻辑门的功能，如与门、或门等。
4. 考虑计数器的复位和使能功能，确保计数器能够正常工作。
总结：设计一个简单的计数器电路需要选择适当的计数器类型和设计逻辑电路。
如何设计一个计数电路
如何设计一个计数电路计数电路是电子领域中常见的一种电路，用于实现对输入信号进行计数的功能。
在数字电子技术的应用中，计数电路广泛应用于各种计数器、频率测量仪器、时序控制器等设备。
下面将介绍如何设计一个计数电路的步骤。
一、确定计数器类型在设计计数电路之前，首先需要确定计数器的类型。
常见的计数器包括二进制计数器、十进制计数器、BCD计数器等。
根据实际需求和设计要求，选择适合的计数器类型。
二、确定计数范围接下来需要确定计数器的计数范围。
计数范围决定了计数器所能计数的最大值和最小值。
根据实际需求和设计要求，确定计数器的计数范围。
三、确定计数方式计数电路有两种常见的计数方式，分别是同步计数和异步计数。
同步计数是指多位计数器的所有位同时变化，而异步计数是指多位计数器的各位独立变化。
根据实际需求和设计要求，确定计数器的计数方式。
四、确定时钟源计数电路需要一个时钟信号来控制计数器的计数动作。
确定计数电路所需的时钟源，可以是外部信号源，也可以是计数器内部产生的时钟信号。
根据实际需求和设计要求，确定计数电路的时钟源。
五、设计计数电路根据前面确定的计数器类型、计数范围、计数方式和时钟源，开始设计计数电路。
可以使用逻辑门电路、触发器、计数器芯片等元件来实现计数电路的功能。
根据实际需求和设计要求，选择适当的元件并进行连线，完成计数电路的设计。
六、测试和验证完成计数电路的设计后，需要进行测试和验证。
通过给计数电路提供输入信号，观察计数电路的输出是否符合设计要求。
如果存在问题，及时进行修改和调试，直至计数电路正常运行。
总结：设计一个计数电路需要经过确定计数器类型、计数范围、计数方式和时钟源等步骤。
根据实际需求和设计要求，选择适合的元件和连线方式，完成计数电路的设计。
在设计过程中，需要进行测试和验证，确保计数电路的正常运行。
通过合理的设计和精确的调试，可以实现一个性能稳定、可靠的计数电路。
两位数码管显示电路
EDA设计论文题目学院专业班级学生姓名指导教师2016年 1 月10 日目录摘要 (3)Abstract (4)第1章绪论 (5)1.1 概述 (5)1.2 设计的目的 (5)1.3 设计的基本内容 (1)第2章 EDA、Verilog HDL简介 (2)2.1 EDA技术 (2)2.1.1 EDA技术的概念 (2)2.1.2 EDA技术的特点 (2)2.1.3 EDA设计流程 (2)2.2 硬件描述语言（Verilog HDL） (7)2.2.1 Verilog HDL简介 (3)2.2.2 Verilog HDL语言的特点 (3)第3章两位数码管的动态显示电路的设计过程 (4)3.1 系统需求分析 (4)3.2 设计原理 (4)3.3 MAXII晶体管说明 (5)3.4 编写代码 (6)3.5 管脚分配 (8)第4章系统仿真 (9)结论 (10)参考文献 (11)附录 (12)致谢 (13)\摘要在信息时代的今天，单片机技术应用越来越广泛，涉及各行各业，也渗透到人们的日常生活之中，如洗衣机、空调、冰箱等的控制系统，就可以用单片机实现。
为了让人们很直观的了解相关设备当前的工作状态，很多时候需要将当前的时间、温度、工作程序等状态通过数码管显示出来，这就涉及到单片机的数码管显示技术。
在实际应用中，单片机的数码管显示，正确、高效应用数码管显示技术设计成功与否的一个关键问题之一。
本文介绍了通过学习版开设计两位数码管的显示十六进制数。
采用汇编进行编程，可以实现从00到FF的十六进制数的循环显示。
在Quartus Ⅱ软件平台上，完成了两位数码管的显示电路的设计。
采用Verilog HDL硬件描述语言描述两位数码管的显示电路，完成对电路的功能仿真。
关键词：两位数码管的显示 Quartus Ⅱ状态机循环AbstractIn the information age today, SCM technology is applied more and more widely, involved in all walks of life, but also penetrate into people's daily life, such as washing machines, air conditioners, refrigerators and other control system, you can with MCU. In order to let people very intuitive understanding of the relevant equipment current state, most of the time to the current time, temperature, and work procedures state through the digital tube display, which involves the MCU digital tube display technology. In practical application, the digital tube display of single chip microcomputer is generally used in dynamic display mode, and it is one of the key problems in the design of dynamic display technology with correct and high efficiency. This paper introduces the dynamic display of the two bit digital tube through the learning version of the sixteen digit number. Assembly for programming, can be achieved from 1 to F sixteen decimal number of automatic display. On Quartus II software platform, the design of dynamic display circuit of two bit digital tube is completed. The HDL Verilog hardware description language is used to describe the dynamic display circuit of two bit digital tube, and the function simulation of the circuit iscompleted.Keywords: Dynamic display of multi bit digital tube Quartus Ⅱ State machine Circulat第1章绪论1.1 概述数码管是一类显示屏通过对其不同的管脚输入相对的电流，会使其发亮，从而显示出数字能够显示时间、日期、温度等所有可用数字表示的参数。
二进制计数器电路设计教学方法思考
回
８ ２【 ２ ０ １ ３ ． ５】
关键词 ： 二进 制计数器 ； 同步； 异步； 加法 ； 减法 ； 触发器
二进制计数器是各种计数器的基 础 ，职高学生 在设 计二进 器 的特性方程为 ： Ｑ ＝ Ｔ Ｑ ＂ ＋ Ｔ Ｑ ｎ ， 当Ｔ ＿ １ 时， Ｑ 州＝ Ｑ ， Ｉ 当每个触发器具有计数功能后 ，接下来解决如何进行连 线 计摆脱畏难情绪 ， 我们把 二进制计数器 电路设计进行归纳 ， 以触 的问题 。 对职高学生来 说 ， 只能一步一步来分析。 本人推行的方
酲Ｑ Ｉ ． Ｑ Ｉ 广 ｑ ｌ ｌ
（ ３ ） 设计成 同步的工作方式。同样 ， Ｑ ２ 触发器也 为计数型触发器 ， 所以
Ｑ ２ 的状态方程可以写成 ： Ｑ Ｉ ＝ Ｑ “ ，
综 上所述 ， 三个触 发器均 为计数型触发 器 ， 所 以可 以用 Ｔ ’
路设计的规律 ， 从 而详细描述如何 快速设计二进制加 法、 减法计
数 器 电路 。
啦
因为 Ｊ Ｋ触 发器的特性方程 为 ： Ｑ － Ｊ Ｑ ｎ ＋ ＫＱ － ． ，只要 Ｊ ＝ Ｋ ＝ Ｉ 时， Ｑ 叶 － ＝ Ｑ ｎ ； Ｄ触发器 的特性方程为 ： Ｑ ＝ Ｄ， 只要 Ｄ ＝ Ｑ ｎ ； Ｔ触发
一
、
理论要点
ｑ ｌ
ａＩ
Ｑ Ｉ
统计输入 脉冲个数 的功能称为计数 ，能实现计数操作 的电
路称为计 数器。计数器在数字 电路 中有着广泛应用 ，除用于计 数， 还 可用 于分频 、 定时、 测量等电路。计数器种类很 多 ， 按计数 的进制不 同 ， 可 分为二进制计数器 、 十进 制计 数器 以及 Ｎ 进制 计数器 。 按触发器的翻转先后 次序分类 ， 可以把计数器分 为同步
太原理工大学EDA实验报告-2位十进制加法器
实验报告课程名称：EDA技术与FPGA应用设计课设题目：2位十进制计数器实验地点：信息学院楼CPLD实验室专业班级：学号：学生姓名：指导教师：张文爱2016年4月1日实验二2位十进制计数器一、实验目的1．熟悉ispDesignEXPERT System、QuartusII的原理图设计流程的全过程。
2．学习简单时序电路的设计方法。
3．学习EDA设计的仿真和硬件测试方法。
二、实验原理2位十进制计数器参考原理图如图1所示，也可以采用其他元件实现。
图1.用74LS390设计一个有时钟使能的2位十进制计数器三、实验任务（1）设计2位十进制计数器电路。
（2）在EDA环境中输入原理图。
（3）对计数器进行仿真分析、引脚锁定、硬件测试。
四、实验步骤1、设计电路原理图设计含有时钟使能及进位扩展输出的十进制计数器。
可以选用双十进制计数器74LS390或者十进制计数器74LS160和其他一些辅助元件来完成。
2、计数器电路的实现。
绘制过程中应特别注意图形设计规则中信号标号和总线的表达方式。
若将一根细线变成一粗线显示的总线，可以先单机使其变红，再选Option选项中的Line Style；若在某线上加信号标号，也应该点击该线某处使其变成红色，然后键入标号名称，标有相同标号的线段可视为连接线段，不必直接连接。
总线可以以标号方式进行连接。
3、编程测试。
五、实验结果图2.用74LS390设计一个有时钟使能的2位十进制计数器六、实验感想通过本次实验学会了简单时序电路的设计方法。
学会了使用QuartusII软件调用元器件库进行原理图设计的方法和设计流程。
这次实验让我学会了用FPGA设计电路并且学会了FPGA的设计过程和实现方法。
提高了动手能力，加深了对所学知识的理解。
这次EDA实验，提高了动手能力，加深了对所学知识的理解。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
课题二：两位计数器电路设计（选做）一．设计目的本文通过对两位计数器电路的分析、仿真，阐述了计数器电路的一些设计方法，并论证了计数器电路的实现原理及过程。
文中还使用了Hspice电路设计仿真软件，这样能让读者更直观的了解计数器电路的工作原理及组成结构。
对数字电子技术课程中计数器有新的认识。
对Hspice软件使用进一步的掌握。
二．设计原理计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D触发器及JK触发器等。
计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数，以便顺序取出下一条指令，在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计数等等。
计数器的种类很多，按时钟脉冲输入方式的不同，可分为同步计数器和异步计数器；按进位体制的不同，可分为二进制计数器和非二进制计数器；按计数过程中数字增减趋势的不同，可分为加计数器、减计数器和可逆计数器。
二进制异步减计数器(1)n位二进制异步计数器由n个处于计数工作状态(对于D 触发器，使Di=Qin；对于JK 触发器,使Ji=Ki=1) 的触发器组成。
各触发器之间的连接方式由加、减计数方式及触发器的触发方式决定。
对于加计数器,若用上升沿触发的触发器组成，则应将低位触发器的Q 端与相邻高一位触发器的时钟脉冲输入端相连（即进位信号应从触发器的Q 端引出）；若用下降沿触发的触发器组成,则应将低位触发器的Q 端与相邻高一位触发器的时钟脉冲输入端连接。
对于减计数器，各触发器的连接方式则相反。
(2)在二进制异步计数器中，高位触发器的状态翻转必须在低一位触发器产生进位信号（加计数）或借位信号（减计数）之后才能实现。
故又称这种类型的计数器为串行计数器。
也正因为如此，异步计数器的工作速度较低。
二进制同步计数器为了提高计数速度，可采用同步计数器，其特点是，计数脉冲同时接于各位触发器的时钟脉冲输入端，当计数脉冲到来时，各触发器同时被触发,应该翻转的触发器是同时翻转的，没有各级延迟时间的积累问题。
同步计数器也可称为并行计数器。
二进制同步加计数器各位触发器的时钟脉冲输入端接同一计数脉冲CP ，各触发器的驱动方程分别为J0=K0=1、J1=K1=Q0、J2=K2=Q0Q1、J3=K3=Q0Q1Q2 。
在同步计数器中，由于计数脉冲CP 同时作用于各个触发器，所有触发器的翻转是同时进行的，都比计数脉冲CP 的作用时间滞后一个tpd ,因此其工作速度一般要比异步计数器高。
应当指出的是，同步计数器的电路结构较异步计数器复杂，需要增加一些输入控制电路，因而其工作速度也要受这些控制电路的传输延迟时间的限制。
二进制同步可逆计数器实际应用中，有时要求一个计数器即能作加计数又能作减计数。
同时兼有加和减两种计数功能的计数器称为可逆计数器。
四位二进制同步可逆计数器是在前面介绍的四位二进制同步加和减计数器的基础上，增加一控制电路构成的。
当加/减控制信号X=1时，FF1－FF3中的各J、K 端分别与低位各触发器的Q 端接通，进行加计数；当X=0时，各J、K 端分别与低位各触发器的Q 端接通，进行减计数，实现了可逆计数器的功能。
本次设计是两位计数器实验原理图如下图所示：两位二进制同步加法计数器电路由2个上升沿触发的D触发器组成，具有以下特点:每个D触发器输入端接该触发器Q 端信号，因而Q n＋1＝Q n，即各D触发器均处于计数状态;计数脉冲加到最低位触发器的C端，每个触发器的Q 端信号接到相邻高位的C端。
假设各触发器均处于0态，根据电路结构特点以及D触发器工作特性，不难得到其状态图和时序图。
状态图如下所示：由状态图可以清楚地看到，从初始状态00开始，每输入一个计数脉冲，计数器的状态按二进制递增（加1），输入第4个计数脉冲后，计数器又回到00状态。
因此它是四位二进制加法计数器，也称模八（M=8）加法计数器。
三．设计步骤本次设计原理图有两个D触发器、一个异或门、一个非门、一个与非门之间相互连接组成的两位二进制加法计数器。
1、子电路设计D触发器：网表文件：.OPTIONS LIST NODE POST.TRAN 200P 20NV1 1 0 5VdcM9 5 2 7 7 NCH L=1U W=80UM1 1 1 3 3 NCH L=1U W=20UM10 7 8 0 0 NCH L=1U W=80UM2 1 1 4 4 NCH L=1U W=20UM3 1 1 5 5 NCH L=1U W=20UM4 3 2 0 0 NCH L=1U W=80UM5 4 3 6 6 NCH L=1U W=80UV2 2 0 PULSE .2 4.8 2N 1N 1N 5N 20NV3 8 0 5VdcM6 6 8 0 0 NCH L=1U W=80UM7 4 5 0 0 NCH L=1U W=80UM8 5 4 0 0 NCH L=1U W=80UC1 4 0 .75PC2 5 0 .75P.MODEL NCH NMOS LEVEL=1.END原理图如下所示：仿真波形如下图：异或门：网表文件：XOR Circuit.OPTIONS LIST NODE POST.TRAN 200P 20NM1 1 1 4 4 NCH L=1U W=20UV2 2 0 PULSE .2 4.8 0N 1N 1N 5N 20NM2 1 1 5 5 NCH L=1U W=20UV3 3 0 PULSE .2 4.8 0N 1N 1N 5N 20NM3 1 1 6 6 NCH L=1U W=20UM4 4 2 0 0 NCH L=1U W=20UM5 5 3 0 0 NCH L=1U W=20UM6 8 2 0 0 NCH L=1U W=20UM7 6 3 8 8 NCH L=1U W=20UM8 7 4 0 0 NCH L=1U W=20UM9 6 5 7 7 NCH L=1U W=20UV1 1 0 5Vdc.MODEL NCH NMOS LEVEL=1.END原理图如下所示：仿真波形如下图：非门：网表文件：NOT Circuit.OPTIONS LIST NODE POST.TRAN 200P 20NM1 3 2 1 1 PCH L=1U W=20UM2 3 2 0 0 NCH L=1U W=20UV1 1 0 5V2 2 0 PULSE .2 4.8 2N 1N 1N 5N 20N.MODEL PCH PMOS LEVEL=1.MODEL NCH NMOS LEVEL=1.END原理图如下所示：仿真波形如下所示：与非门：网表文件：mos nand.OPTIONS LIST NODE POST.TRAN 200P 200NM1 4 2 5 5 NCH L=1U W=40UM2 5 3 0 0 NCH L=1U W=40UM3 4 2 1 1 PCH L=1U W=40UV2 2 0 PULSE .2 4.8 2N 1N 1N 20N 50N M4 4 3 1 1 PCH L=1U W=40UV3 3 0 PULSE .2 4.8 2N 1N 1N 20N 50NV1 1 0 5Vdc.MODEL PCH PMOS LEVEL=1.MODEL NCH NMOS LEVEL=1.END原理图如下所示：仿真波形如下所示：2、写两位计数器网表文件运用Hspice软件子程序调用语句来实现两位二进制计数器。
网表文件如下：CN2B.OPTIONS LIST NODE POST.TRAN 200P 200N.global V1.SUBCKT KXOR 2 3 5V1 1 0 5VDCM1 1 1 4 4 NCH L=1U W=20UM2 1 1 5 5 NCH L=1U W=20UM3 1 1 6 6 NCH L=1U W=20UM4 4 2 0 0 NCH L=1U W=20UM5 5 3 0 0 NCH L=1U W=20UM6 8 2 0 0 NCH L=1U W=20UM7 6 3 8 8 NCH L=1U W=20UM8 7 4 0 0 NCH L=1U W=20UM9 6 5 7 7 NCH L=1U W=20U.ENDS KXOR.SUBCKT KNOT 5 6V1 1 0 5VDCM1 3 2 1 1 PCH L=1U W=20UM2 3 2 0 0 NCH L=1U W=20U.ENDS KNOT.SUBCKT KNAND2 7 4 8V1 1 0 5VDCM1 4 2 5 5 NCH L=1U W=20U M2 5 3 0 0 NCH L=1U W=20U M3 4 2 1 1 PCH L=1U W=20U M4 4 3 1 1 PCH L=1U W=20U.ENDS KNAND2.SUBCKT KDFF 6 1 7V1 1 0 5VDCM9 5 2 7 7 NCH L=1U W=80U M1 1 1 3 3 NCH L=1U W=20U M10 7 8 0 0 NCH L=1U W=80U M2 1 1 4 4 NCH L=1U W=20U M3 1 1 5 5 NCH L=1U W=20U M4 3 2 0 0 NCH L=1U W=80U M5 4 3 6 6 NCH L=1U W=80U M6 6 8 0 0 NCH L=1U W=80U M7 4 5 0 0 NCH L=1U W=80U M8 5 4 0 0 NCH L=1U W=80U.ENDS KDFF.XXOR 2 3 5 KXOR.XNOT 5 6 KNOT.XDFF 6 1 7 KDFF.XDFF1 5 1 4 KDFF.XNAND 7 4 8 KNAND2.XNOT 8 9 KNOTV2 1 0 PULSE .2 4.8 0N 0N 0N 10N 20NC1 7 0 1PC2 4 0 1PC3 8 0 1P.MODEL PCH PMOS LEVEL=1.MODEL NCH NMOS LEVEL=1.END3、打开网表文件与仿真进入Hspice软件点击open打开上面的网表文件，仿真，仿真波形如下所示：○1时钟信号波形:○2Q1输出波形：○3Q0输出波形：四．心得体会通过这次的Hspice实习，是我初步掌握了这门软件使用方法和电路图设计的流程，也体会到了很多的乐趣，也激发了我对电子行业及其产品的兴趣。
这次实习得到了同学们的许多帮助，也是我深深体会到集体的力量，团队合作的重要性，集体互助是多么的重要，让我知道了学习需要互相帮助，在在互助中大家互相提高。