第2章微处理器与总线
合集下载
第2章-8086微处理器part2
8086 CPU在最小模式中引脚定义
M/#IO：Memory/Input & Output，三态输出
存储器或I／O端口访问信号 。指示8086的访问对象，发 给MEM或I/O接口。 M／# IO为高电平时，表示 当前CPU正在访问存储器；
M／# IO 为低电平时，表 示当前CPU正在访问I／O端 口
数据驱动器数据流向控制信 号，输出，三态。
在8086系统中，通常采用 74LS245、8286或8287作 为数据总线的驱动器，用 DT/#R信号来控制数据驱动 器的数据传送方向。 当DT/#R＝1时，进行数据 发送； 当DT/#R＝0时，进行数据 接收。
8086 CPU在最小模式中引脚定义
READY：准备就绪信号 由外部输入，高电平有效 ，表示CPU访问的存储器 或I／O端口己准备好传送 数据。 当READY无效时，要求 CPU插入一个或多个等待 周期Tw，直到READY信 号有效为止。
S3 0 1 0 1
当前正在使用的段寄存器 ES SS CS或未使用任何段寄存器 DS
8086 CPU在最小模式中引脚定义
#BHE/S7：高8位总线允许（Bus High Enable）
T1：指示高8位数据总线上的数据 是否有效 （#BHE:AD0）配合：00时读写字 ，01时读写奇地址字节，10时读写 偶地址字节 其他T周期：输出状态信号S7（S7 始终为逻辑1，未定义） DMA方式下，该引脚为高阻态。
最大模式引脚信号（续）
LOCK# ：总线封锁（优先权锁定） 三态输出，低电平有效。 LOCK有效时表示CPU不允许其它总线主控者占用 总线。 ห้องสมุดไป่ตู้ 这个信号由软件设置。 • 当在指令前加上LOCK前缀时，则在执行这条 指令期间LOCK保持有效，即在此指令执行期 间，CPU封锁其它主控者使用总线。 在保持响应期间，LOCK#为高阻态。
第二章微型计算机基础知识
第二章 微型计算机基础知识
教学目标：
1.了解基本的逻辑电路和逻辑代数。 2. 掌握微机中基本部件的符号及性能。 3.掌握总线的基本概念、作用及使用。 4.掌握控制字的概念及用法。 5. 掌握依照控制字读写存储器的过程。 6.掌握微机系统的组成与分类 7.掌握微机的外部结构和基本工作原理
教学重点： 1. 掌握微机中基本部件的符号及性能。 2.掌握总线的基本概念、作用及使用。 3.掌握控制字的概念及用法。 4. 掌握依照控制字读写存储器的过程。 5.掌握微机的外部结构和基本工作原理 教学难点： 1.总线的基本概念、作用及使用 2.掌握控制字的概念及用法。 3.掌握依照控制字读写存储器的过程。
1.功能强 2.可靠性强 3.价格低 4.适应性强
5.周期短、见效快
6.体积小、重量轻、耗电省
7.维护方便
四、微型计算机的性能指标 衡量一台微机性能的优劣，主要由它的 系统结构、硬件组成、系统总线、外部设 备以及软件配置等因素来决定。具体体现 在以下几个主要技术指标上。 1.字长 微机的字长是指微处理器内部一次可以 并行处理二进制代码的位数。它与微处理 器内部寄存器以及CPU内部数据总线宽度 一致，字长越长，所表示的数据精度就越 高。
（2）第二个控制字是： CpEpLmEr =0001 即Er=1，令ROM放出数据。 也就是说，当Er为高电平，R0中的8位 数据就被送到W总线上去。这样的动作 不需等待 时钟脉冲的同步讯号。 （3）第三个控制字是： CpEpLmEr=1000 即Cp=1，这是命令PC加1,所以PC=0001 这是在取数周期完了时，要求PC进一步 ，以便为下一条指令准备条件。
六、存储器的符号
1.只读存储器(ROM) 只存储固定程序的存储器,一旦写入 后,一般不能改变。即不能再写入新的 字节，而只能从中“读”出其所存储的内 容。 (1)通用的写法是m×nROM
教学目标：
1.了解基本的逻辑电路和逻辑代数。 2. 掌握微机中基本部件的符号及性能。 3.掌握总线的基本概念、作用及使用。 4.掌握控制字的概念及用法。 5. 掌握依照控制字读写存储器的过程。 6.掌握微机系统的组成与分类 7.掌握微机的外部结构和基本工作原理
教学重点： 1. 掌握微机中基本部件的符号及性能。 2.掌握总线的基本概念、作用及使用。 3.掌握控制字的概念及用法。 4. 掌握依照控制字读写存储器的过程。 5.掌握微机的外部结构和基本工作原理 教学难点： 1.总线的基本概念、作用及使用 2.掌握控制字的概念及用法。 3.掌握依照控制字读写存储器的过程。
1.功能强 2.可靠性强 3.价格低 4.适应性强
5.周期短、见效快
6.体积小、重量轻、耗电省
7.维护方便
四、微型计算机的性能指标 衡量一台微机性能的优劣，主要由它的 系统结构、硬件组成、系统总线、外部设 备以及软件配置等因素来决定。具体体现 在以下几个主要技术指标上。 1.字长 微机的字长是指微处理器内部一次可以 并行处理二进制代码的位数。它与微处理 器内部寄存器以及CPU内部数据总线宽度 一致，字长越长，所表示的数据精度就越 高。
（2）第二个控制字是： CpEpLmEr =0001 即Er=1，令ROM放出数据。 也就是说，当Er为高电平，R0中的8位 数据就被送到W总线上去。这样的动作 不需等待 时钟脉冲的同步讯号。 （3）第三个控制字是： CpEpLmEr=1000 即Cp=1，这是命令PC加1,所以PC=0001 这是在取数周期完了时，要求PC进一步 ，以便为下一条指令准备条件。
六、存储器的符号
1.只读存储器(ROM) 只存储固定程序的存储器,一旦写入 后,一般不能改变。即不能再写入新的 字节，而只能从中“读”出其所存储的内 容。 (1)通用的写法是m×nROM
第2章微型计算机硬件系统-PPT精选文档
15
第2章 微型计算机硬件系统
第一代：8086和8088
时间
1978～1981年
1978年-- 8086
16位微处理器 寄存器和数据总线均为16位 地址总线为20位 设置了6字节的指令预取队列
1979年– 8088
外部数据总线为8位 设置了4字节的指令预取队列。
芯片组产品：
Intel芯片(如865、915、945、955、975系列等） VIA（威盛，中国台湾） nVIDIA（美国） ATI（加拿大） AMD（美国）
9
第2章 微型计算机硬件系统
2.1 微型计算机的主要性能指标
基本字长
指参与运算的数的基本长度，用二进制数位的长度来衡量
决定着寄存器、加法器、数据总线等部件的位数，直接影响着硬件 的代价
主存容量
以字节为单位来计算
1B=8bit
1KB=1024B
1MB=1024KB 1GB=1024MB
运算速度
用每秒能执行的指令条数来表示
单位—MIPS (Million Instructions Per Second, 每 秒百万条指令)
28
内存储器(简称内存或主存) 存取速度快 成本高、容量相对较小
直接与CPU连接，CPU(指令)可以 对内存中的指令及数据进行读、写 操作
属于挥发性存储器(volatile)，用 于临时存放正在运行的程序和数据
第2章 微型计算机硬件系统
2.3.1 存储器的结构
三级存储结构
（1）高速缓冲存储器 （2）主存储器 （3）外存储器
第2章 微型计算机硬件系统
台式PC机(立式)的主机箱
微机原理第2章课后答案
第2章8086微处理器及其系统教材习题解答1. 8086 CPU 由哪两部分构成，它们的主要功能是什么?在执行指令期间,EU 能直接访问存储器吗，为什么?【解】8086CPU由执行部件（EU）和总线接口部件（BIU）两部分组成。
执行部件由内部寄存器组、算术逻辑运算单元（ALU）与标志寄存器（FR）及内部控制逻辑等三部分组成。
寄存器用于存储操作数和中间结果；算术逻辑单元完成16位或8位算术逻辑运算，运算结果送上ALU内部数据总线，同时在标志寄存器中建立相应的标志；内部控制逻辑电路的主要功能是从指令队列缓冲器中取出指令，对指令进行译码，并产生各种控制信号，控制各部件的协同工作以完成指令的执行过程。
总线接口部件（BIU）负责CPU与存储器、I/O设备之间传送数据、地址、状态及控制信息。
每当EU部件要执行一条指令时，它就从指令队列头部取出指令，后续指令自动向前推进。
EU要花几个时钟周期执行指令，指令执行中若需要访问内存或I/O设备，EU就向BIU 申请总线周期，若BIU总线空闲，则立即响应，若BIU正在取一条指令，则待取指令操作完成后再响应EU的总线请求。
2. 8086CPU与传统的计算机相比在执行指令方面有什么不同？这样的设计思想有什么优点？【解】8086 CPU与传统的计算机相比增加了指令队列缓冲器，从而实现了执行部件（EU）与总线接口(BIU)部件的并行工作，因而提高了8086系统的效率。
3. 8086 CPU 中有哪些寄存器，各有什么用途？【解】8086共有8个16位的内部寄存器，分为两组：①通用数据寄存器。
四个通用数据寄存器AX、BX、CX、DX均可用作16位寄存器也可用作8位寄存器。
用作8位寄存器时分别记为AH、AL、BH、BL、CH、CL、DH、DL。
AX（AH、AL）累加器。
有些指令约定以AX（或AL）为源或目的寄存器。
实际上大多数情况下，8086的所有通用寄存器均可充当累加器。
BX（BH、BL）基址寄存器。
【教学课件】第2章 8086微处理器
控制 电路
局部总线 接口
SYSB/RESB
1
20
2
19
3
18
4
17
5
8289 16
6
15
7
14
8
13
9
12
10
11
INIT
BCLK BREQ BPRN BPRO BUSY CBRQ
总线仲裁 信号
AEN
V CC S1 S0 CLK
LOCK
CRQLCK ANYRQST
AEN CBRQ BUSY
2021/8/17
DEN CEN
INTA IORC AIOWC IOWC
2021/8/17
23
2．总线仲裁控制器8289
仲裁电路
状态
S2
信号
S1
S0
状态 译码器
多路总线 接口
控制 输入
LOCK CLK
CRQLCK
RESB ANYRQST
IOB
S2 IOB
RESB BCLK INIT BREQ BPRO BPRN
GND
数据总线
2021/8/17
S0
S1
S2
INTR R Q / G T0
R Q / G T1
8288 总线控制器
IN T A
8259A 及有关电路
控制总线 中 断 请 求
22
1．总线控制器8288
状态
S2
信号
S1
S0
状态 译码器
控制 输入
CLK
AEN CEN IOB
控制 电路
命令 信号 发生器
控制信号 发生器
2.3.1 最小模式和最大模式的概念
微机原理 第02章
• 则其对应的物理地址为BC777H 。
存储器单元的地址
物理地址 12340H 67H 逻辑地址（段+偏移） 1234H:0000H
12341H
12342H 12343H 12344H
67H
67H 67H 67H
1234H:0001H
1234H:0002H 1234H:0003H 1234H:0004H
AH AL BH BL CH CL DH DL SP BP
DI SI
(图2-2) 数据寄存器
地址寄存器
总线 控制 逻辑 电路
外 总 线
运算寄存器 ALU 标志
执行部分 控制电路
1 2 3 4
指令队列缓冲器 4个字节 总线接口单元 （BIU）
执行单元 （EU）
指令预取
取指令1 执行指令1 取指令2 执行指令2 取指令3 执行指令3
存储器的分段管理
• 8086/8088将1MB存储器空间分成若干个逻辑段 来管理。每个段最大限制为64KB。 • 采用逻辑地址(段地址：偏移地址)的形式来表达 段中每个存储器单元的20位物理地址。 • 段地址和偏移地址都是16位二进制数。
段地址
• 段地址说明该逻辑段在内存中的起始位置，即该 段中的第一个内存单元的物理地址。 • 段地址必须是模16地址，即××××0H的形式， 故可采用16位二进制数据表示，保存在段寄存器 (CS,DS,ES,SS)中。
低地址
AL ... 操作码 05H ... 指 令 代 码 段
例： MOV AL, 05H
指令执行后: (AL)=05H
05H
高地址
低地址
例：MOV AX, 3064H
指令执行后: (AX)=3064H
存储器单元的地址
物理地址 12340H 67H 逻辑地址（段+偏移） 1234H:0000H
12341H
12342H 12343H 12344H
67H
67H 67H 67H
1234H:0001H
1234H:0002H 1234H:0003H 1234H:0004H
AH AL BH BL CH CL DH DL SP BP
DI SI
(图2-2) 数据寄存器
地址寄存器
总线 控制 逻辑 电路
外 总 线
运算寄存器 ALU 标志
执行部分 控制电路
1 2 3 4
指令队列缓冲器 4个字节 总线接口单元 （BIU）
执行单元 （EU）
指令预取
取指令1 执行指令1 取指令2 执行指令2 取指令3 执行指令3
存储器的分段管理
• 8086/8088将1MB存储器空间分成若干个逻辑段 来管理。每个段最大限制为64KB。 • 采用逻辑地址(段地址：偏移地址)的形式来表达 段中每个存储器单元的20位物理地址。 • 段地址和偏移地址都是16位二进制数。
段地址
• 段地址说明该逻辑段在内存中的起始位置，即该 段中的第一个内存单元的物理地址。 • 段地址必须是模16地址，即××××0H的形式， 故可采用16位二进制数据表示，保存在段寄存器 (CS,DS,ES,SS)中。
低地址
AL ... 操作码 05H ... 指 令 代 码 段
例： MOV AL, 05H
指令执行后: (AL)=05H
05H
高地址
低地址
例：MOV AX, 3064H
指令执行后: (AX)=3064H
第二章 8086微处理器
第二章8086/8088微处理器及其系统结构内容提要：1．8086微处理器结构：CPU内部结构：总线接口部件BIU，执行部件EU；CPU寄存器结构：通用寄存器，段寄存器，标志寄存器，指令指针寄存器；CPU引脚及其功能：公用引脚，最小模式控制信号引脚，最大模式控制信号引脚。
2．8086微机系统存储器结构：存储器地址空间与数据存储格式；存储器组成；存储器分段。
3．8086微机系统I/O结构4．8086最小/最大模式系统总线的形成5．8086CPU时序6．最小模式系统中8086CPU的读/写总线周期7．微处理器的发展学习目标1．掌握CPU寄存器结构、作用、CPU引脚功能、存储器分段与物理地址形成、最小/最大模式的概念和系统组建、系统总线形成；2．理解存储器读/写时序；3．了解微处理器的发展。
难点：1．引脚功能，最小/最大模式系统形成；2．存储器读/写时序。
学时：8问题：为什么选择8088/8086？•简单、容易理解掌握•与目前流行的P3、P4向下兼容，形成x86体系•16位CPU目前仍在大量应用思考题1、比较8086CPU与8086CPU的异同之处。
2、8086CPU从功能上分为几部分?各部分由什么组成?各部分的功能是什么?3、CPU的运算功能是由ALU实现的，8086CPU中有几个ALU?是多少位的ALU?起什么作用?4、8086CPU有哪些寄存器?各有什么用途?标志寄存器的各标志位在什么情况下置位?5、8086CPU内哪些寄存器可以和I/O端口打交道，它们各有什么作用?6、8086系统中的物理地址是如何得到的?假如CS=2400H，IP=2l00H，其物理地址是多少?思考题1.从时序的观点分析8088完成一次存储器读操作的过程？2.什么是8088的最大、最小模式？3.在最小模式中，8088如何产生其三总线？4.在最大模式中，为什么要使用总线控制器？思考题1.试述最小模式下读/写总线周期的主要区别。
第二章-8086微处理器
答案：A
思考题
8086/8088的状态标志有 A)3 B)4 C)5 答案：D 个。 D)6
思考题
8086/8088的控制标志有 A)3 B)4 C)5 答案：A 个。 D)6
三、引脚信号和功能（图2-5 ）
8086总线周期的概念： 为了取得指令或传送数据，就需要CPU的总线接 口单元（BIU）执行一个总线周期。 一个最基本的总线周期由4个时钟周期组成。 习惯上将4个时钟周期分别称为4个状态，即T1状 态、T2状态、T3状态和T4状态。 图2-17
2.方向标志DF（Direction Flag） 用于串操作指令中的地址增量修改（DF ＝0）还是减量修改（DF＝1）。 STD使DF＝1 CLD使DF＝0
（三）标志寄存器－控制标志（续）
3.跟踪标志TF（Trap Flag） 若TF＝1，则CPU按跟踪方式（单步方式） 执行程序，否则将正常执行程序。
思考题
指令队列的作用是 A)暂存操作数地址 。 B)暂存操作数
C)暂存指令地址
D)暂存预取指令 答案：D
思考题
8086的指令队列的长度是 A)4个 B)5个 C)6个 D)8个 字节。
答案： C
思考题
8088的指令队列的长度是 A)4个 B)5个 C)6个 D)8个 字节。
答案：A
思考题
第二章 8086/8088微处理器
8086/8088微处理器的结构 8086/8088典型时序分析
简 介
8086：16位微处理器 数据总线宽度16位：可以处理8位或16位数据 地址总线宽度20位：可直接寻址1MB存储单元和 64KB的I/O端口 8088：准16位处理器 内部寄存器及内部操作均为16位，外部数据总线8位 8088与8086指令系统完全相同，芯片内部逻辑结构、芯片引 脚有个别差异。 设计8088的目的主要是为了与Intel原有的8位外围接口芯片 直接兼容
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
采用并行流水线工作方式
—— 通过设置指令预取队列实现
CPU内 部结构
对内存空间实行分段管理
—— 将内存分为4个段并设置地址段寄存器，以实
现对1MB空间的寻址
支持多处理器系统
存储器 寻址部
分
工作模
式
第2章微处理器与总线
19
8088CPU的两种工作模式
8088可工作于两种模式下
最小模式 最大模式
最小模式为单处理器模式，控制信号较少， 一般可不必接总线控制器。
最大模式为多处理器模式，控制信号较多， 须通过总线控制器与总线相连。
第2章微处理器与总线
20
最小模式下的连接示意图
时钟发 生器
ALE 8088 CPU
• •
地址 锁存
数据 收发
地址总线 数据总线 控制总线
第2章微处理器与总线
21
最大模式下的连接示意图
BUS 忙碌
执行 指令1
取指令2
分析 指令2
忙碌
执行 指令2
第2章微处理器与总线
17
并行工作方式
8088CPU采用并行工作方式
EUCPU
取指令1
分析 指令1
取指令2
执行 指令1
分析 指令2
取指令2
执行 指令2
分析 指令2
BIU 忙碌
忙碌 忙碌 忙碌
第2章微处理器与总线
执行
指令2
忙碌
18
4. 8088/8086 CPU的特点
运算器由算术逻辑单元（ALU）、通用或专用寄存 器组及内部总线组成。
功能
算术运算和逻辑运算
提供操作数和暂存中间结果及结果特征的寄存器及 数据传送通道。
第2章微处理器与总线
7
CPU内部总线
在CPU内部用于传送数据和指令的传送通道称 为CPU内部总线
运算器的结构根据其内部总线数量的不同分为 3种
第2章微处理器与总线
25
8088CPU的引线及功能
外部特性表现在其引脚信号上，学习
时请特别关注以下几个方面指：引 脚 信 号 的 定 义 、 作 用 ；
⑴ 引脚的功能
通常采用英文单词或其缩 写表示
⑵ 信号的流向 ⑶ 有效电平
信号从芯片向外输出， 还是从外部输入芯片，
⑷ 三态能力
或者是双向的
输出正常的低电平、高 电平外，还可以输出高 阻的第三态
微处理器的功能； 微处理器的基本组成。
第2章微处理器与总线
4
微处理器的功能
是计算机系统的核心 根据指令实现各种相应的运算 实现数据的暂存 实现与存储器和接口的信息通信 …….
第2章微处理器与总线
5
微处理器的一般构成
运算器 控制器 内部寄存器组
第2章微处理器与总线
6
运算器
组成
起作用的逻辑电平 高、低电平有效上 升、下降边沿有效
第2章：1. 最小模式下的引脚信号
AD0 ~ AD15（Address/Data） 地址/数据分时复用引脚
传送数据：双向、三态 传送地址：单向，三态
在访问存储器或外设的总线操作周期中，这 些引脚在第一个时钟周期输出存储器或I/O 端口的低16位地址A15 ~ A0 其他时间用于传送16位数据D15 ~ D0 在DMA方式时，这些信号线处于浮空（第 三态）
第2章微处理器与总线
10
§2.2 8088微处理器
第2章微处理器与总线
11
主要内容：
8088/8086CPU的特点 8088CPU外部引线及功能； 8088CPU的内部结构和特点； 各内部寄存器的功能； 8088的工作时序。
第2章微处理器与总线
12
一、8088/8086CPU的特点
了解：
第2章
微处理器与总线
第2章微处理器与总线
1
主要内容：
微处理器的一般构成及工作原理； 8088微处理器的特点、引线及结构； 总线的一般概念； *80386微处理器的特点及结构； *Pentium 4微处理器中的新技术。
第2章微处理器与总线
2
§2.1 微型机概述
第2章微处理器与总线
3
了解：
LOCK * (WR *
S2*
(M / IO *
S1*
(DT / R *
S0 *
(DEN * )
QS0(ALE)
QS1(INTA)
TEST*
READY
RESET
第2章微处理器与总线
24
二、8088CPU的引线及功能
分类学习这40个引脚（总线）信号 1. 数据和地址引脚 2. 读写控制引脚 3. 中断请求和响应引脚 4. 总线请求和响应引脚 5. 其它引脚
读取操作数
执行指令
存放结果
第2章微处理器与总线
15
3. 串行和并行方式的指令流水线
串行工作方式： 控制器和运算器交替工作，按顺序完成 上述指令执行过程。
并行工作方式： 运算器和控制器可同时工作。
第2章微处理器与总线
16
串行工作方式
8088以前的CPU采用串行工作方式：
CPU 取指令1
分析 指令1
程序与指令 指令执行的一般过程 指令的串行执行与并行流水线执行 8088/8086CPU的主要特点
第2章微处理器与总线
13
1. 程序和指令
程序：
具有一定功能的指令的有序集合
指令：
由人向计算机发出的、能够为计算机所识别的命令。
第2章微处理器与总线
14
2. 指令执行的一般过程
取指令
指令译码
时钟发 生器
ALE
8088 CPU
地址 锁存
数据 收发
地址总线 数据总线
总线 控制器
第2章微处理器与总线
控制总线
22
两种工作模式的选择方式
8088是工作在最小还是最大模式由MN/MX端状 态决定。MN/MX=0工作于最大模式，反之工作 于最小模式
第2章微处理器与总线
23
GND
两种组态利用MN/MX* AD14
36
6
35
7 8086 34
8
33
9
32
10
31
11
30
12
29
13
28
14
27
15
26
16
25
17
24
18
23
19
22
20
21
VCC
AD15 A16 / S3 A17 / S4 A18 / S5 A19 / S6 BHE*/S7
MN / MX*
RD*
RQ0*/ GT0* (HO
RQ1* /GT1* (HLD
单总线 双总线 三总线
第2章微处理器与总线
8
控制器
1.指令控制
取出指令，分析指令，传送必要的操作数，存放结果。
2.时序控制
指令的执行是在时钟信号的严格控制下进行的。
3.操作控制
有效的完成个条指令的操作过程。
第2章微处理器与总线
9
控制器
控制器的内部主要有以下几部分组成:
程序计数器(PC) 指令寄存器(IR) 指令译码器(ID) 时序控制部件 微操作控制部件
AD13
引脚区别
AD12
AD11
MN/MX*接高电平为最小组
AD10 AD9
态模式
AD8
AD7
MN/MX*接低电平为最大组 AD6
态模式
AD5 AD4
AD3
两种组态下的内部操作并 AD2
AD1
没有区别
AD0
NMI
IBM PC/XT采用最大组态 INTR CLK
GND
1
40
2
39
3
38
4
37
5Hale Waihona Puke